(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0012】
詳細な説明
本開示は、磁気積層体(たとえばスピントルクメモリ(STRAM)セル、RRAMセル、およびその他の抵抗センスメモリセル(RSMセル)ならびに読取センサ)を対象と
する。この構造体はピンド強磁性基準層を有する。この層は、単一層またはSAF3重層であり、強磁性自由層よりも大きく強磁性自由層を超えて延在する。このような構造体によって、ピンド基準層と自由層との間の層間結合を、基準層と自由層が同じ大きさであるセル構造と比較して、減じることができる。加えて、強磁性層の端部における短絡の問題は回避される。これら構造体によって、高いトンネリング磁気抵抗(TMR)が得られる。TMRが高いことで、これらメモリセルを取入れたメモリアレイの読取能力および書込能力が改善される。
【0013】
ある実施の形態では、磁気セルは、自由層から分離されるが基準層と物理的に接触する環状の反強磁性ピニング層を含む。他の実施の形態では、磁気セルは非対称SAF3重層を含む。
【0014】
以下の説明において添付の一組の図面を参照する。これら図面は、本明細書の一部を構成するとともに、特定の実施の形態をいくつか例示する。これ以外の実施の形態が意図されており本開示の範囲または精神から外れることなくなされ得ることが理解されるはずである。したがって、以下の詳細な説明は限定の意味で捉えられるべきではない。本明細書に示されるどのような定義も説明も、本明細書で頻繁に使用されるいくつかの用語の理解を容易にすることを目的としており、本開示の範囲を限定することを意味しない。
【0015】
特に指定しない限り、明細書および特許請求の範囲で使用される、特徴の大きさ、量、および物理的特性を表わすすべての数値は、すべての例において「約」という用語によって修正されるものとして理解されるはずである。したがって、特にこれに反する指定がない限り、明細書および添付の特許請求の範囲に記載の数値パラメータは、当業者が本明細書に開示されている教示を利用して得ようとする所望の特性に応じて変化し得る概数である。
【0016】
本明細書および添付の特許請求の範囲で使用される単数を示す表現は、内容が明らかにそれを否定しない限り、複数の対象物を有する実施の形態を包含する。本明細書および添付の特許請求の範囲で使用される「または」という用語は一般的に、内容が明らかにそれを否定しない限り、その意味に「および/または」が含まれるものとして用いられる。
【0017】
なお、「上部」、「下部」、「〜よりも上に」、「〜よりも下に」などの用語が本開示で使用されることがある。これら用語は、構造体の位置または向きを限定するものとして解釈されてはならず、構造体間の空間的な関係を示すものとして使用されているはずである。
【0018】
本開示はそれほど限定的ではないが、本開示および本発明のさまざまな側面は、図面および以下に示す例に関する説明を通して認識されるであろう。
【0019】
図1Aは、軟強磁性自由層12Aと、強磁性基準(すなわちピンド)層14Aとを含む磁気セル10Aの概略断面図である。強磁性自由層12Aおよび強磁性基準層14Aは、酸化物バリア層13Aまたは非磁性トンネルバリアによって隔てられている。なお、明確にするためにシードまたはキャップ層といった他の層は描かれていないが技術的な必要が生じれば含まれる可能性がある。
【0020】
基準層14Aは、自由層12Aよりも大きく、かつ、少なくとも1方向、多くの場合は互いに逆の少なくとも2つの方向において強磁性自由層12Aの端部を超えて延在している。円形またはほぼ円形のセルの場合、各層(たとえば自由層12A、基準層14Aなど)は、中心点および外径を有する。ある実施の形態では、基準層14Aの直径は自由層12Aの直径よりも大きいため、基準層14Aはすべての方向において自由層12Aを超え
て延在する。
【0021】
強磁性層12A、14Aは、たとえばFe、Co、またはNiといった任意の有用な強磁性(FM)材料、およびNiFeおよびCoFeといったこれらの合金からなるものでもよい。CoFeBといった3元合金は特に有用であろう。なぜなら、3元合金はスピン電流の切換にとって望ましい低いモーメントおよび高い分極率を有するからである。自由層12Aおよび基準層14Aのうちいずれかまたはいずれも、単一の強磁性層であっても合成反強磁性(SAF)結合構造体、すなわち、2つの強磁性サブ層がRuまたはCuといった金属スペーサで隔てられサブ層の磁化の向きが逆方向であることで正味磁化をもたらすものであってもよい。強磁性自由層12Aの磁化の向きは強磁性基準層14Aの磁化の向きよりも簡単に切換えることができる。バリア層13Aは、たとえば酸化物材料(例としてAl
2O
3、TiO
xまたはMgO)といった電気絶縁材料からなるものであってもよい。他の適切な材料を使用することもできる。任意で、バリア層13Aを、プロセスの実現可能性および装置の信頼性に応じて自由層12Aまたは基準層14Aとともにパターニングしてもよい。
【0022】
第1のまたは下部電極18Aは強磁性基準層14Aと電気的に接触しており、第2のまたは上部電極19Aは強磁性自由層12Aと電気的に接触している。電極18A、19Aは、強磁性層12A、14Aを、層12A、14Aを通して読取および書込電流を与える制御回路に電気的に接続する。
【0023】
少なくとも自由層12Aを径方向において囲んでいるのは、電気絶縁性を有する分離層16Aである。この実施の形態では、分離層16Aは、自由層12Aとバリア層13Aと上部電極19Aとを囲む。分離層16Aは、厚みが約2〜30nmであり、酸化物および窒化物といった電気絶縁材料で形成される。分離層16Aに適した材料の例は、Si
3N
4、SiO
2、SiO
xN
y、SiOCN、Ta
2O
5、Al
2O
3、MgO、およびその他Kが低い誘電体を含む。その他の実施の形態では、分離層16Aは自由層12Aと上部電極19Aとを囲む。
【0024】
磁気セル10Aの抵抗は、強磁性層12A、14Aの磁化ベクトルの相対的な向きまたは磁化の向きによって決まる。強磁性基準層14Aの磁化方向はあらかじめ定められた方向に固定される(pinned)のに対し、強磁性自由層12Aの磁化方向はスピントルクの影響を受けて自在に回転する。強磁性基準層14Aは、たとえば、PtMn、IrMnおよびその他といった反強磁性整列材料との交換バイアスを利用することによって、固定され(pinned)てもよい。
【0025】
磁気メモリセル10Aは、自由層12Aの磁化の向きが基準層14Aの磁化の向きと同一方向(平行)であるとき、低抵抗状態である。逆に、磁気メモリセルは、自由層12Aの磁化の向きが基準層14Aの磁化の向きと反対方向(反平行)であるとき、高抵抗状態である。スピントランスファーによる磁気セル10Aの抵抗状態の切換えすなわちデータ状態の切換えは、磁気セル10Aの磁性層を通る電流がスピン分極しスピントルクを自由層12Aに与えることによって生じる。十分なスピントルクが自由層12Aに与えられると、自由層12Aの磁化の向きを互いに逆の2つの方向の間で切換えることができ、これにより、磁気セル10Aを低抵抗状態と高抵抗状態との間で切換えることができる。
【0026】
磁気メモリセル10Aの自由層12Aおよび基準層14Aの磁化の向きは、これらの層の面の中、すなわち「面内」にある。
図1Bはこれに代わる磁気メモリセルの実施の形態を示しており、この磁気メモリセルの自由層およびピンド層の磁化の向きは、これらの層の面に対して垂直である、すなわち「面外」である。
【0027】
図1Aの磁気セル10Aと同様、
図1Bの磁気セル10Bは、酸化物バリア層13Bまたは非磁性トンネルバリアによって隔てられた軟強磁性自由層12Bと強磁性基準(すなわちピンド)層14Bとを有する。第1のまたは下部電極18Bは強磁性基準層14Bと電気的に接触しており、第2のまたは上部電極19Bは強磁性自由層12Bと電気的に接触している。電極18B、19Bは、強磁性層12B、14Bを、層12B、14Bを通して読取および書込電流を与える制御回路に電気的に接続する。径方向の電気絶縁分離層16Bは、少なくとも自由層12Aと上部電極19Bとを囲んでいる。セル10Bのさまざまな要素は、層12B、14Bの磁化の向きが層の面の中ではなく層の拡がりに対して垂直な向きである点を除いて、上記セル10Aの要素と同様である。
【0028】
自由層12Bおよび基準層14B各々には、
図1Bに示される、対応付けられた磁化の向きがある。ある実施の形態では、磁気セル10Bは、自由層12Bの磁化の向きが基準層14Bの磁化の向きと同一方向(平行)である場合に低抵抗状態である。他の実施の形態では、磁気セル10Bは、自由層12Bの磁化の向きが基準層14Bの磁化の向きと反対方向(反平行)である場合に高抵抗状態である。
【0029】
図1Aのセル10Aと同様、スピントランスファーによる磁気セル10Bの抵抗状態の切換えすなわちデータ状態の切換えは、磁気セル10Bの磁性層を通る電流がスピン分極しスピントルクを自由層12Bに与えることによって生じる。十分なスピントルクが自由層12Bに与えられると、自由層12Bの磁化の向きを互いに逆の2つの方向の間で切換えることができ、これにより、磁気セル10Bを低抵抗状態と高抵抗状態との間で切換えることができる。
【0030】
示されているメモリセル10A、10Bいずれにおいても、自由層12A、12Bの磁化の向きは定まっていない。上記のように、磁気メモリセルは、自由層12A、12Bの磁化の向きが基準層14A、14Bの磁化の向きと同一方向であるときに低抵抗状態である。逆に、磁気メモリセルは、自由層12A、12Bの磁化の向きが基準層14A、14Bの磁化の向きと反対方向であるときに高抵抗状態である。ある実施の形態では、低抵抗状態がデータ状態「0」であり高抵抗状態がデータ状態「1」であるが、他の実施の形態では低抵抗状態が「1」で高抵抗状態が「0」である。
【0031】
図1Aおよび
図1Bのメモリセル10A、10Bの磁気積層体を、いくつかの修正を加えてハードディスクドライブの磁気読取センサとして使用することもできる。このような用途では、自由層12A、12Bは隣接する記録媒体上に記憶された磁性状態の影響を受け、電流がこの積層体を流れたときに、媒体内における磁化の向きを検出できる。
【0032】
図2は、導電性素子を介して半導体トランジスタ22に電気的に結合されたメモリ素子21を含む例示としてのメモリユニット20の概略図である。メモリ素子21は本明細書に記載のメモリセルのうちいずれであってもよい。トランジスタ22は、ドープされた領域(たとえばnドープ領域として示される)と、ドープ領域の間にあるチャネル領域(pドープされたチャネル領域として示される)とを有する半導体基板25を含む。トランジスタ22はゲート26を含み、ゲート26は、ワード線WLに電気的に結合され、選択を可能にするとともに、電流がソース線SLからメモリ素子21およびビット線BLに流れるようにする。プログラマブルメタライゼーションメモリユニット20のアレイを、半導体製造技術を利用してワード線およびビット線とともに半導体基板上に形成することができる。
図1Aのメモリセル10Aも
図1Bのメモリセル10Bも、それぞれの上部電極19A、19Bを介してビット線BLに接続されるものとして示されている。
【0033】
図3は、強磁性自由層よりも大きくこの自由層を超えて延在するピンドSAF3重層基準層を有するメモリセルの第1の実施の形態を示す。この実施の形態は、自由層から分離
されているが基準層と物理的に接触している反強磁性ピニング層を含む。この反強磁性ピニング層は、ある実施の形態では環状である。具体的には、メモリセル30は、バリア層33によって隔てられた軟強磁性自由層32とSAF3重層基準(すなわちピンド)層34とを有する。バリア層33は、ある実施の形態では酸化物バリア層であり、他の実施の形態では非磁性トンネルバリアでもよい。1つの実施の形態において、3重層34は、Ruの層で隔てられた強磁性材料(たとえばCoFeB)からなる2つの層で構成され、バリア層33はMgOで構成される。第1のまたは下部電極38は3重層34と電気的に接触しており、第2のまたは上部電極39は強磁性自由層32と電気的に接触している。電気絶縁分離層36は、自由層32および上部電極39を囲んでいる。セル30のさまざまな要素は、特に記載している事項を除いて上記セル10A、10Bの要素と同様である。
【0034】
メモリセル30はまた、上部電極39よりも上に位置するハードマスク37を含む。ある実施の形態では、ハードマスク37は導電性であり上部電極39と一体化されているかまたは上部電極39に置き換わるものである。メモリセル30はまた、バリア層33、自由層32、および上部電極39の積層体を径方向において囲みこれらから分離層36によって電気的に絶縁されている反強磁性ピニング層35を含む。示されている実施の形態では、分離層36の一部が露出してピニング層35で囲まれていない。自由層32は物理的にも電気的にもピニング層35から分離されている。ピニング層35は、3重層34と、その延在領域(すなわち3重層34の外径近く)で物理的に接触し、SAF3重層34を固定(pinning)する。
【0035】
メモリセル30の場合、SAF3重層34は自由層32よりも大きく自由層32を超えて延在している。すなわち、3重層34の外径は自由層32の外径よりも大きい。3重層34はまた、バリア層33よりも大きくバリア層33を超えて延在しており、バリア層33は、自由層32よりも大きく自由層32を超えて延在している。3重層34、バリア33、および自由層32はそれぞれの中心を揃えて積層される。
【0036】
このメモリセル積層構造体を作るプロセスフローが
図4A〜
図4Jに示される。まず、
図4Aでは、下部電極48、SAF3重層44、バリア層43、自由層42、および上部電極49を形成する適切な材料からなる積層体を成膜する。この段階で、高温熱アニールを実施することにより、バリア層43(たとえばMgOバリア層)におけるエピタキシャル形成、ならびに、強磁性自由層42およびSAF3重層44の結晶化を生じさせる。
図4Bでは、ハードマスク47を上部電極49の上に成膜した後パターニングする。その後、ミリングおよびエッチングにより、自由層42をパターニングし、このエッチングをバリア層43で停止させる。
図4Cでは、保護層46、たとえば窒化シリコンを成膜して
図4Bの積層体を覆う。
図4Cの構造体のミリングおよびエッチングの後、
図4DではSAF3重層44の延在領域を露出させるが、バリア層43は保護分離層46で覆われたままである。
【0037】
その後、
図4Eでは、反強磁性ピニング層45を、
図4Dの構造体の上に、SAF3重層44の露出した領域と接触するように成膜する。ある実施の形態では、反強磁性ピニング層45を成膜する前に、非常に薄い強磁性層を
図4Dの構造体の上に成膜してピニング効果を強化してもよい。次に、
図4Fでは、ミリングを行なって反強磁性ピニング層45をトリミングすることにより、ハードマスク47と反強磁性ピニング層45との間を、物理的、電気的、および磁気的に分離する。ある実施の形態では、たとえば、ピニング層45が絶縁体(たとえばNiO)の場合、この分離は不要である。しかしながら、多くのピニング材料は金属およびMnの合金であるため、この分離が望ましい。
【0038】
図4Gでは、積層体全体を、強い外部面内磁界が存在する中で、温度を引き上げてアニールする。ピニング層45の中にMnがあれば、このアニールはMnの拡散が制御される
温度範囲の中で行なう必要がある。この磁界は、SAF3重層44の磁化を磁界方向において整列させるとともに、(反強磁性ピニング層45と接触している)3重層44の上部強磁性層の交換バイアス(pinning)を引き起こす。磁界中アニールが終了したとき、結
果として得られたSAF3重層44は反強磁性層45によって固定されている(pinned)。
【0039】
このメモリセルは、
図4Hで誘電体材料40を成膜して構造体を包むことによって完成する。この誘電体材料40を
図4Iで研磨して表面を平坦にし、
図4Jで上部電極49およびハードマスク47の上にビット線BLを設けてパターニングする。
【0040】
図5は、メモリセルの別の実施の形態を示し、このメモリセルは、強磁性自由層よりも大きくこの層を超えて延在するピンド基準層を有するとともに、環状のピニング層を有する。具体的には、メモリセル50は、酸化物バリア層53または非磁性トンネルバリアによって隔てられた軟強磁性自由層52と単層基準(すなわちピンド)層54とを有する。第1のまたは下部電極58は基準層54と電気的に接触しており、第2のまたは上部電極59は強磁性自由層52と電気的に接触している。ハードマスク57は上部電極59よりも上に位置する。径方向の電気絶縁分離層56は、自由層52、ハードマスク57、および上部電極59を囲んでいる。反強磁性ピニング層55は、分離層56ならびにバリア層53、自由層52、上部電極59、およびハードマスク57の積層体の少なくとも一部を径方向において囲んでいる。セル50のさまざまな要素は、特に記載している事項を除いて上記セル10A、10B、30の要素と同様である。
【0041】
メモリセル50のこの実施の形態において、基準層54はバリア層53よりも大きくバリア層53を超えて延在しており、バリア層53は自由層52よりも大きく自由層52を超えて延在している。基準層54、バリア層53、および自由層52はそれぞれの中心を揃えて積層される。
【0042】
図6は、メモリセルの別の実施の形態を示し、このメモリセルはピンド基準層を有し、このピンド基準層は、強磁性自由層よりも大きくこの層を超えて延在するとともに、ピニング層の代わりに非対称SAF3重層を有する。具体的には、メモリセル60は、酸化物バリア層63または非磁性トンネルバリアによって隔てられた軟強磁性自由層62とSAF3重層基準(すなわちピンド)層64とを有する。第1のまたは下部電極68は3重層64と電気的に接触しており、第2のまたは上部電極69は強磁性自由層62と電気的に接触している。ハードマスク67は上部電極69よりも上に位置する。径方向の電気絶縁分離層66は、自由層62、ハードマスク67、および上部電極69を囲んでいる。セル60のさまざまな要素は、特に記載している事項を除いて上記セル10A、10B、30、50の要素と同様である。
【0043】
図3のメモリセル30および
図5のセル50と異なり、メモリセル60には固定(pinning)のための反強磁性層はない。正確には、3重層64(第1の強磁性層64Aと金属
スペーサ64Bと第2の強磁性層64Cとで構成される)は、物理的な厚みが非対称、またはその強磁性層間で保磁力が非対称である。すなわち、強磁性層64Aおよび64Cは、物理的な厚みが異なっているか、または保磁力が異なっている。
図6では、層64Aは層64Cよりも物理的に厚いものとして示されている。3重層64の磁化の構成および向きは、磁場の設定後に定められる。セル60に反強磁性ピニング層を設けずに、3重層64の形状を、熱活性化に対して形状異方性が生じるように設計する。
【0044】
図7は、メモリセルの別の実施の形態を示し、このメモリセルは、強磁性自由層よりも大きくこの層を超えて延在するピンド基準層を有するとともに、環状ピニング層を有する。具体的には、メモリセル70は、酸化物バリア層73または非磁性トンネルバリアによ
って隔てられた軟強磁性自由層72とSAF3重層基準(すなわちピンド)層74とを有する。第1のまたは下部電極78は3重層74と電気的に接触しており、第2のまたは上部電極79は強磁性自由層72と電気的に接触している。ハードマスク77は上部電極79よりも上に位置する。径方向の電気絶縁分離層76は、自由層72、ハードマスク77、および上部電極79を囲んでいる。セル70のさまざまな要素は、特に記載している事項を除いて上記セル10A、10B、30、50、60の要素と同様である。
【0045】
メモリセル70は、自由層72、バリア層73、および3重層74の積層体よりも下に位置するピニング層75を含む。この実施の形態では、ピニング層75は、下部電極78の外周部分に位置する環状のリングであり、3重層74と物理的に接触しかつ交換結合される。この実施の形態では、ピニング層75の中心は自由層72、バリア層73および3重層74の積層体に位置し、ピニング層75はこの積層体と垂直方向において重なり合わないまたは交わらない。
【0046】
メモリセル70を作るプロセスフローが
図8A〜
図8Hに示される。まず、
図8Aでは、最終的に下部電極を形成する金属層80を成膜する。金属層80は、マスキングおよびパターニング(たとえばミリング)されて
図8Bの下部電極88を形成する。
図8Cでは、下部電極88の周りに反強磁性材料をリング形状に成膜し研磨してピニング層85を形成する。
図8Dでは、下部電極88およびピニング層85の上に、SAF3重層84、バリア層83、自由層82、および上部電極89を順次形成する。この工程において、ピニング層85/下部電極88、積層体のSAF3重層84、バリア層83、自由層82、および上部電極89のさまざまな層の直径は同一である。
図8Eにおいて、自由層82および上部電極89をハードマスク87でマスキングしてパターニングし、SAF3重層84およびバリア層83よりも大きさが小さくなるようにする。
【0047】
図8Fでは、分離材料86を成膜して
図8Eの構造体を覆って包む。この分離材料86を、任意でミリングした後誘電体材料で覆い、これを
図8Gで研磨することによりハードマスク87および分離材料86の表面を平坦にする。
図8Hで上部電極89およびハードマスク87の上にビット線BLを設けてパターニングする。
【0048】
図7のメモリセル70に代えて、単一のピンド基準層を有するものが
図9に示される。
図9のメモリセル90は、酸化物バリア層93または非磁性トンネルバリアによって隔てられた軟強磁性自由層92と単層基準(すなわちピンド)層94とを有する。第1のまたは下部電極98は層94と電気的に接触しており、第2のまたは上部電極99は自由層92と電気的に接触している。ハードマスク97は上部電極99よりも上に位置する。径方向の電気絶縁分離層96は、自由層92、ハードマスク97、および上部電極99を囲んでいる。環状のピニング層95は、自由層92、バリア層93、および層94の積層体よりも下に位置する。セル90のさまざまな要素は、特に記載している事項を除いて上記セル10A、10B、30、50、60、70の要素と同様である。
【0049】
上記磁気セルのうちいずれかまたはすべてを含む、本開示の構造体は、化学蒸着(CVD)、物理蒸着(PVD)、および原子層堆積(ALD)といった薄膜技術によって製造してもよい。材料の除去は、ミリングを含むエッチング、イオンビームミリング、ウェットエッチングなどによって行なってもよい。
【0050】
このように、磁気積層体設計の実施の形態が開示される。上記実現例およびその他の実現例は以下の請求項の範囲に含まれる。当業者は、本開示を、開示された実施の形態以外の実施の形態によって実施できることを理解するであろう。開示された実施の形態は限定ではなく例示を目的として示されており、本発明は以下の請求項によってしか限定されない。