特許 6193529 同期整流式スイッチングコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6193529

(24)【登録日】2017年8月18日

(45)【発行日】2017年9月6日

(54)【発明の名称】同期整流式スイッチングコンバータ

(51)【国際特許分類】

   H02M 3/28 20060101AFI20170828BHJP

【ＦＩ】

   H02M3/28 C

【請求項の数】4

【全頁数】10

(21)【出願番号】特願2017-507334(P2017-507334)

(86)(22)【出願日】2015年11月24日

(86)【国際出願番号】JP2015082823

(87)【国際公開番号】WO2016151943

(87)【国際公開日】20160929

【審査請求日】2017年6月29日

(31)【優先権主張番号】特願2015-64363(P2015-64363)

(32)【優先日】2015年3月26日

(33)【優先権主張国】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】000144393

【氏名又は名称】株式会社三社電機製作所

(74)【代理人】

【識別番号】110000970

【氏名又は名称】特許業務法人 楓国際特許事務所

(72)【発明者】

【氏名】川端 龍哉

(72)【発明者】

【氏名】小田 悠介

【審査官】 麻生 哲朗

(56)【参考文献】

【文献】 特開２０１４−２３６５９６（ＪＰ，Ａ）

【文献】 特開２００４−８０９１５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

トランスと、このトランスの一次側に接続され直流電源をスイッチングするスイッチング回路と、前記トランスの二次側に直列的に接続される整流側ＦＥＴ素子と並列的に接続される還流側ＦＥＴ素子とからなる同期整流素子を含む同期整流回路と、この同期整流回路の出力側に接続されるリアクトル及びコンデンサからなる平滑回路と、前記リアクトル電流の検出センサと、前記検出センサの検出値に基づいて前記スイッチング回路と前記整流側ＦＥＴ素子及び還流側ＦＥＴ素子とをサンプルタイミング毎にオンオフ制御する制御回路と、を備える同期整流式スイッチングコンバータにおいて、
前記制御回路は、
前記検出センサの検出値と所定の閾値とを比較して、前記検出値が前記閾値以下になったときに前記同期整流素子の動作を停止するためのゲートブロック信号を出力するゲートブロック手段と、
前記検出センサの検出値に基づいて前記リアクトル電流の減少が一定以上であることを検出したとき、前記ゲートブロック手段で前記検出センサの今回サンプルの検出値と前記所定の閾値とを比較する時に、それらのいずれかを、前記検出センサの検出値の履歴を参照して補正する補正手段とを備えることを特徴とする、同期整流式スイッチングコンバータ。

【請求項2】

前記補正手段は、前記今回サンプルの検出値と前記前回サンプルの検出値との偏差が一定値以上のとき、前記偏差を用いて前記今回の検出値を補正し、前記ゲートブロック手段は、前記補正された今回サンプルの検出値と前記所定の閾値を比較する請求項１記載の同期整流式スイッチングコンバータ。

【請求項3】

前記補正手段は、前記今回サンプルの検出値と前記前回サンプルの検出値との偏差が一定値以上のとき、前記偏差を用いて前記所定の閾値を変更する補正し、前記ゲートブロック手段は、前記今回サンプルの検出値と前記補正された閾値を比較する請求項１記載の同期整流式スイッチングコンバータ。

【請求項4】

前記補正手段は、前記今回サンプルの検出値と前記前回サンプルの検出値との偏差を、該偏差に一定の係数を乗算した値にする、請求項２または３に記載の同期整流式スイッチングコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、トランス二次側に整流素子としてＦＥＴを用いた同期整流式スイッチングコンバータ、特にその制御回路に関する。

【背景技術】

【0002】

トランスの一次側にスイッチング回路を接続し、二次側に整流回路を接続したスイッチングコンバータの中に、整流回路としてＦＥＴを用いた同期整流回路式のものがある。この同期整流式のスイッチングコンバータでは、ＦＥＴのＯＮ抵抗がダイオードの導通抵抗に比べて低いため、熱損失が少なくなり効率が向上する利点がある。

【0003】

図１は、この同期整流式スイッチングコンバータの概略回路図である。

【0004】

トランスＴｒの一次側にはＦＥＴ素子Ｑ１、Ｑ２を含むスイッチング回路（例えば２石フォワードスイッチング回路）が接続され、二次側には２つのＦＥＴ素子Ｑ３、Ｑ４が接続されている。第１のＦＥＴ素子Ｑ３は整流側のＦＥＴ素子であり、第２のＦＥＴ素子Ｑ４は還流側のＦＥＴ素子である。この第１、第２のＦＥＴ素子Ｑ３、Ｑ４が従来のダイオードに代わってオン、オフすることで負荷側に電力を供給する。これらのＦＥＴ素子Ｑ３、Ｑ４の負荷側には、リアクトルＬ，コンデンサＣからなる平滑回路が接続され、リアクトルＬには直列にリアクトル電流検出センサＳＨが接続され、この電流検出センサＳＨの出力が制御部に帰還される。上記出力は定電流制御のためにＦＥＴ素子Ｑ１、Ｑ２のオンオフタイミングを決定するのに用いられ、また、同期整流のためにＦＥＴ素子Ｑ３、Ｑ４のオンオフタイミングを決定するのに用いられる。

【0005】

図２は、上記コンバータの一部タイミングチャートを示している。

【0006】

Ｖ（Ｑ３）は、ＦＥＴ素子Ｑ３の両端電圧、Ｖ（Ｑ４）は、ＦＥＴ素子Ｑ４の両端電圧、Ｉは、リアクトルＬに流れるリアクトル電流である。

【0007】

負荷が一定の大きさである時は、トランスＴｒの二次側に正の電圧が生じると、Ｔｒの二次側→リアクトルＬ→コンデンサＣ→ＦＥＴ素子Ｑ３→Ｔｒの二次側に電流が流れる。また、トランスＴｒの二次側に負の電圧が生じると、リアクトルＬ→コンデンサＣ→ＦＥＴ素子Ｑ４→リアクトルＬに還流電流が流れる。ＦＥＴ素子Ｑ３、Ｑ４は、上記の電流サイクルに同期してオンオフ制御される。ＦＥＴ素子Ｑ３、Ｑ４がオンする時は、そのオン抵抗がダイオード導通抵抗に比して小さいことから、損失が小さくなり、その結果効率が向上する。

【0008】

リアクトル電流はスイッチングによるリップルを含んだ図２に示すような波形となるが、図２のＰで示すように、負荷が軽負荷ないし無負荷状態になりリアクトル電流は減少していきゼロ付近になると、リアクトル電流が、プラス方向やマイナス方向の極性が変化する、不連続な電流となる。このとき、リアクトル電流がマイナスになるタイミングで、すなわち、リアクトルＬ→ＦＥＴ素子Ｑ４→コンデンサＣ→リアクトルＬと電流が流れるタイミングでＦＥＴ素子Ｑ４がオフすると、リアクトルＬの蓄積エネルギーによってＦＥＴ素子Ｑ４の両端に過大なサージ電圧Ｖｓが発生し、ＦＥＴ素子Ｑ４の破壊に至ることがある。

【0009】

そこで、従来の同期整流式スイッチングコンバータは、リアクトルＬ→ＦＥＴ素子Ｑ４→コンデンサＣ→リアクトルＬと電流が流れないように、この経路にダイオードを直列接続したものが提案されている（特許文献１）。この回路であれば、リアクトルＬ→ＦＥＴ素子Ｑ４→コンデンサＣ→リアクトルＬと電流が流れないために、上記の問題が解消する。

【先行技術文献】

【特許文献】

【0010】

【特許文献1】特開平１１−１４６６５０号公報

【発明の概要】

【発明が解決しようとする課題】

【0011】

しかしながら、上記の先行例のように、リアクトル電流が還流側ＦＥＴ素子を介して逆方向に流れないようにダイオードを接続する回路では、ダイオードでの損失が無視できなくなり、ＦＥＴ素子Ｑ３、Ｑ４を使用することによる効率を上げるためのメリットを相殺してしまうことになる。

【0012】

この発明の目的は、高効率を維持しつつ、急激な負荷変動が発生した場合の軽負荷時や無負荷時にＦＥＴ素子にサージ電圧が発生しない同期整流式スイッチングコンバータを提供することにある。

【課題を解決するための手段】

【0013】

この発明の同期整流式スイッチングコンバータは、トランスと、このトランスの一次側に接続され直流電源をスイッチングするスイッチング回路と、前記トランスの二次側に直列的に接続される整流側ＦＥＴ素子と並列的に接続される還流側ＦＥＴ素子とからなる同期整流素子を含む同期整流回路と、この同期整流回路の出力側に接続されるリアクトル及びコンデンサからなる平滑回路と、前記リアクトル電流の検出センサと、前記検出センサの検出値に基づいて前記スイッチング回路と前記整流側ＦＥＴ素子及び還流側ＦＥＴ素子とをサンプルタイミング毎にオンオフ制御する制御回路と、を備える同期整流式スイッチングコンバータであり、
この発明における前記制御回路は、
前記検出センサの検出値と所定の閾値とを比較して、前記検出値が前記閾値以下になったときに前記同期整流素子の動作を停止するためのゲートブロック信号を出力するゲートブロック手段と、
前記検出センサの検出値に基づいて前記リアクトル電流の減少が一定以上であることを検出したとき、前記ゲートブロック手段で前記検出センサの今回サンプルの検出値と前記所定の閾値とを比較する時に、それらのいずれかを、前記検出センサの検出値の履歴を参照して補正する補正手段とを備えることを特徴とする。

【0014】

補正手段が前記検出センサの検出値を補正する場合は、前記ゲートブロック手段は、前記補正手段で補正した検出値と前記閾値とを比較する。また、補正手段が所定の閾値を補正する場合は、前記ゲートブロック手段は、前記補正手段で補正した閾値と前記今回サンプルの検出値とを比較する。

【0015】

ゲートブロック信号は、同期整流素子の動作を強制的に停止する役目をし、検出センサの検出値または、補正手段で補正した検出値が所定の閾値を下回ったことを検出した場合にただちに出力される信号である。軽負荷又は無負荷状態になったときに、リアクトル電流が逆方向、すなわち、リアクトル→還流側ＦＥＴ素子（ＦＥＴ素子Ｑ４）→コンデンサ→リアクトルの方向に流れるのを防ぐための信号で、制御部から同期整流素子のゲートに出力される。リアクトル電流が逆方向に流れそうになると、ゲートブロック信号を出して同期整流素子の動作を強制的に停止し、過大なサージ電圧によって還流側ＦＥＴ素子が破壊に至るのを防止する。

【0016】

本発明では、上記制御部はデジタル処理のサンプルタイミング毎に制御を行うが、前記補正手段は、リアクトル電流の今回サンプルの検出値を、前回サンプルの検出値を含む履歴を参照して補正する。又は、閾値を補正する。この補正は、検出センサを含むフィードバック系の一次遅れを保障するためのものであって、今回サンプル検出値と閾値との差を実際の値（差）に近づけることになる。このため、リアクトル電流の急激な減少時においては、補正された検出値がより早いタイミングで閾値を超えることとなり、補正をしない場合に比較してゲートブロック信号がより早く出る。

【0017】

ゲートブロック信号がより早く出ることにより、同期整流素子の動作停止タイミングも早まるため、リアクトル電流が減少していきゼロ付近になる前に同期整流素子の動作を停止することができる。その結果、リアクトル電流が還流側ＦＥＴ素子を介して逆方向に流れることはなくなり、還流側ＦＥＴ素子（ＦＥＴ素子Ｑ４）に過大なサージ電圧Ｖｓが印加されることを防ぐことが出来る。なお、今回サンプルの検出値を補正することに代えて、閾値を補正するようにしても良い。

【0018】

なお、閾値を高い値に固定してゲートブロック信号がより早く発生するようにしても、還流側ＦＥＴ素子（ＦＥＴ素子Ｑ４）に過大なサージ電圧Ｖｓが印加されることを防ぐことが可能であるが、このようにすると、リアクトル電流減少時の電流変化の傾きにかかわらず一律な制御となるため、スイッチングコンバータの全出力電流範囲に対して、同期整流出来る出力電流範囲が小さくなり、効率を上げるという見地から望ましいとは言えない。この発明では、閾値を高い値に設定しなくても、過大なサージ電圧Ｖｓの発生を防止できる利点がある。

【発明の効果】

【0019】

この発明では、コンバータの高効率化と、還流側ＦＥＴ素子の破壊防止を実現出来る。

【図面の簡単な説明】

【0020】

【図1】従来の同期整流式スイッチングコンバータの回路図

【図2】上記コンバータの一部タイミングチャート

【図3】この発明の実施形態の同期整流式スイッチングコンバータの回路図

【図4】上記コンバータのゲート信号Ｇ１〜Ｇ４のオンオフタイミング

【図5】上記コンバータの一部タイミングチャート

【発明を実施するための形態】

【0021】

図３は、この発明の実施形態である同期整流式スイッチングコンバータの回路図である。

【0022】

トランスＴｒの一次側にはＦＥＴ素子Ｑ１、Ｑ２を含む２石フォワードスイッチング回路２が接続され、二次側には２つのＦＥＴ素子Ｑ３、Ｑ４からなる同期整流回路３が接続されている。同期整流回路３の第１のＦＥＴ素子Ｑ３は整流側のＦＥＴ素子であり、第２のＦＥＴ素子Ｑ４は還流側のＦＥＴ素子である。この第１、第２のＦＥＴ素子Ｑ３、Ｑ４が従来のダイオードに代わってオン、オフすることで負荷側に整流した電力を供給する。これらのＦＥＴ素子Ｑ３、Ｑ４の負荷側には、リアクトルＬ，コンデンサＣからなる平滑回路が接続され、リアクトルＬには直列にリアクトル電流の電流検出センサＳＨが接続され、この電流検出センサＳＨの出力が制御部１に帰還される。電流検出センサＳＨの出力は定電流制御と同期整流をするために、ＦＥＴ素子Ｑ１〜Ｑ４のオンオフタイミングを決定するのに用いられる。

【0023】

制御部１は、リアクトル電流の大きさと電流方向を検出するリアクトル電流検出回路１０と、ＦＥＴ素子Ｑ１、Ｑ２を含むスイッチング回路２に対してゲート駆動パルスＧ１、Ｇ２を供給する一次側ゲート駆動回路１１と、ＦＥＴ素子Ｑ３、Ｑ４からなる同期整流回路３に対してゲート駆動パルスＧ３、Ｇ４を供給する同期整流ゲート駆動回路１２と、リアクトル電流検出値に基づいて、コンバータの定電流制御、および、同期整流回路３の同期整流制御や動作停止制御を行うＣＰＵ１３とを備えている。また、ゲート駆動パルスＧ３、Ｇ４はゲート回路１４を介して出力されるようになっており、後述のゲートブロック信号ＧＢが生成されると、このゲート回路１４でゲート駆動パルスＧ３、Ｇ４をオフする。

【0024】

図４は、上記コンバータのＦＥＴ素子Ｑ１〜Ｑ４のゲート信号Ｇ１〜Ｇ４、ゲートブロック信号ＧＢのオンオフタイミングを示している。また、図５は、上記コンバータの一部タイミングチャートを示している。Ｖ（Ｑ３）は、ＦＥＴ素子Ｑ３の両端電圧、Ｖ（Ｑ４）は、ＦＥＴ素子Ｑ４の両端電圧、Dは、リアクトルＬに流れるリアクトル電流を一定のサンプリング期間で検出した検出値で、そのサンプリングごとの検出値を直線で補間した軌跡とする（リアクトル電流自体は図２に示すようなリップルを含むものとなっている）。また、Ｓは、ＦＥＴ素子Ｑ３、Ｑ４の動作を停止させるためのゲートブロック信号ＧＢを出力する時の閾値である。

【0025】

ＦＥＴ素子Ｑ１、Ｑ２は、一次側ゲート駆動回路１１からのゲート駆動信号Ｇ１、Ｇ２によって、同一タイミングでオンオフ駆動される。ＣＰＵ１３は、リアクトル電流検出値を監視し、リアクトル電流が定電流となるようにＰＷＭ制御されたゲート駆動信号Ｇ１、Ｇ２を出力する。また、ＦＥＴ素子Ｑ３、Ｑ４には、ゲート駆動信号Ｇ１、Ｇ２に同期して、ゲート駆動信号Ｇ３、Ｇ４がそれぞれ供給される。

【0026】

次に動作を説明する。

【0027】

負荷が一定の大きさである時は、一次側のスイッチング素子のＦＥＴ素子Ｑ１、Ｑ２がオンしてトランスＴｒの二次側に正の電圧が生じると、Ｔｒの二次側→リアクトルＬ→コンデンサＣ→ＦＥＴ素子Ｑ３→Ｔｒの二次側、の経路で電流が流れる。正の電圧時にリアクトル電流がこの方向に流れる期間（整流電流期間）をＣＰＵ１３が判定して、ゲート駆動信号Ｇ３をオンする。また、トランスＴｒの二次側に負の電圧が生じると、リアクトルＬの蓄積エネルギーに基づいて、リアクトルＬ→コンデンサＣ（Ｃ１、Ｃ２）→ＦＥＴ素子Ｑ４→リアクトルＬ、の経路に還流電流が流れる。この還流電流が流れる期間（還流電流期間）をＣＰＵ１３が判定して、ゲート駆動信号Ｇ４をオンする。このサイクルを繰り返しながら、定電流となるようにＦＥＴ素子Ｑ１、Ｑ２のオンオフが制御され、且つ、同期整流が行われるようＦＥＴ素子Ｑ３、Ｑ４のオンオフが制御され、トランスＴｒ一次側から入力するエネルギーが高効率で負荷に供給される。

【0028】

以上の回路では、ＦＥＴ素子Ｑ３、Ｑ４がオンする時の導通抵抗がダイオード導通抵抗に比して小さいことから、ＦＥＴ素子Ｑ３、Ｑ４に代えて単にダイオードを接続したダイオード整流回路に比して損失が小さくなり、その結果効率が向上する。

【0029】

なお、各ゲート駆動信号Ｇ１（Ｇ２）、Ｇ３、Ｇ４信号間には、図４に示すようにデッドタイムｄｔが設けられ、各ＦＥＴ素子が同時オンすることを防いでいる。

【0030】

また、リアクトル電流検出センサＳＨから出力される検出信号は、ＣＰＵによって検出される。そこで、その検出値を、今回の検出値ａ（ｎ）、前回の検出値ａ（ｎ−１）とすると、それらのサンプリング毎の検出値の偏差δを算出する。ａ（ｎ）＜ａ（ｎ−１）となっている場合に（リアクトル電流の減少時）、今回のサンプル検出値と前回のサンプル検出値の差を示す偏差δ（絶対値）が一定値以下か否かを判定する。偏差δが一定値より小さい場合は、リアクトルの平均電流が緩やかに減少している場合であり、その場合には、今回のサンプル検出値ａ（ｎ）をそのまま閾値Ｓと比較し、今回の検出値ａ（ｎ）が閾値Ｓ以下になったとき、ゲートブロック信号ＧＢによりＦＥＴ素子Ｑ４をオフにする。このようにして、リアクトル電流が不連続となる負の還流電流が流れる前に同期整流素子を停止させることができる。このように、緩やかなリアクトル電流の減少に対しては、最新の検出値である今回のサンプル検出値ａ（ｎ）をそのまま閾値Ｓと比較しゲートブロック信号の出力可否を判定するため、過敏にトランスＴｒの二次側の同期整流回路を停止して、効率向上を妨げてしまうことがない。なお、閾値Ｓは図２で示すリアクトル電流のリップル成分の幅以上の値に設定されることが一般的である。

【0031】

次に、負荷が急激に軽くなったり、無負荷状態になったときの動作を説明する。

【0032】

図５に示すように、負荷が軽負荷又は無負荷状態に変動すると、リアクトル電流検出値はＤ１に示すように急速にゼロに近づいていくが、このとき、制御回路全体は以下の挙動をする。

【0033】

図５において、Ｄ２はリアクトル電流検出値の実際の変化を表し、Ｄ１はＣＰＵ１３で検出したリアクトル電流の検出値の変化を示す。つまり、リアクトル電流検出センサＳＨやリアクトル電流検出回路１０には、信号処理のための一次遅れが存在するため、Ｄ１はこの遅れを要因として、Ｄ２よりも時間的に遅れた特性となっている。この遅れのため、ＣＰＵ１３はＤ１に基づいてゲート駆動信号Ｇ３、Ｇ４のオンオフ制御を行っている。リアクトル電流の検出は所定のサンプル周期ごとに行われているが、負荷が徐々に変化してリアクトル電流が緩やかに減少した場合には、その変化が小さいために、リアクトル電流の検出値Dはリアクトル電流の平均値をほぼ正確に検出することができる。

【0034】

このような状況で、図２の従来のコンバータの動作説明で問題としてあげたように、リアクトル電流Ｉが図のように急激に低下したとき、Ｄ１に基づいてゲート駆動信号Ｇ３、Ｇ４のオンオフ制御を行うと、ＣＰＵ１３でのサンプル検出値ａ４のタイミングｔ１にてゲートブロック信号ＧＢを出力することになる。すると、検出の遅れによりｔ１ではすでに負のリアクトル電流が流れているから（逆方向の還流電流が流れる）、この状態でゲートブロック信号ＧＢによりＦＥＴ素子Ｑ４をオフすると、ＦＥＴ素子Ｑ４の両端に過大なサージ電圧Ｖｓが発生するのを避けられない。これは、負荷変動時の制御に対して、リアクトル電流検出センサＳＨやリアクトル電流検出回路１０による制御系の一次遅れが、無視できない程度に大きいからである。

【0035】

なお、図５は時間軸を拡大して表現したもので、前述のリアクトル電流が緩やかに減少して閾値Ｓ以下になる場合は図５の状況と大きく異なる。つまり、その場合の検出値Dは図５の閾値Ｓの上をこれと平行に近い線として変化し、閾値Ｓを徐々に下回って、再び閾値Ｓの下を閾値Ｓと平行に近い線で変化するように表される。つまり、図５に前述の緩やかな変化を表現しようとすると、検出値Ｄが閾値Ｓと重なって表現されるほど、変化の時間軸が異なる。従って、緩やかなリアクトル電流の減少の場合には、サンプル検出値ａ（ｎ）が閾値Ｓを下回ったタイミングでＦＥＴＱ３およびＱ４をオフにすればよく、リアクトル電流が負の還流電流として流れる問題となる動作モードを回避できる。

【0036】

本実施態様のコンバータでは、リアクトル電流が急激に減少したことを検出したとき、ＣＰＵ１３に、リアクトル電流の検出値の補正手段を設けている。この補正はＣＰＵ１３の演算によって行うこととする。

【0037】

すなわち、図５において、今回サンプルタイミングのサンプル検出値をａ３とした場合、ａ２＞ａ３となっている場合において（リアクトル電流の減少時）、前回サンプル検出値ａ２との偏差δがある一定値以上であると、今回のサンプル検出値を補正する演算処理を行う。補正された検出値をｂ（ｎ）とすると、ｂ（ｎ）＝ａ（ｎ）−δで表され、この補正された検出値ｂ（ｎ）を用いて閾値との比較を行う。そこで、補正された検出値ｂ（ｎ）が閾値Ｓ以下になると、ゲートブロック信号を出力する。上述のように、偏差δの演算は毎サンプル期間ごとに行っており、その偏差δが一定値以上、すなわち、リアクトル電流の減少幅がある一定値以上となる変化を検出すると、ゲートブロック信号を出力するための補正演算を行う。

【0038】

図５では、ａ３とａ２の差である偏差δを演算し、偏差δが一定値以上か否かを判定する。偏差δが一定値以上のとき、ａ３をｂ３（＝ａ３−δ）に補正し、補正された検出値ｂ３と閾値Ｓとを比較する。そして、これが閾値以下になると、ゲートブロック信号ＧＢを発生してＦＥＴＱ３およびＱ４をオフにする。したがって、負のリアクトル電流が流れ始める時間ｔ１より前に、サンプル検出値ａ３のサンプルタイミングｔ２でゲートブロック信号ＧＢが出力されることとなり、トランスＴｒの二次側に負の還流電流が流れる前にＦＥＴ素子Ｑ３およびＱ４の動作を停止させることが出来る。

【0039】

検出値Ｄ１がより急峻な傾きとなると、偏差δがより大きくなるから、ゲートブロック信号ＧＢの発生タイミングがさらに早くなる。

【0040】

上記の例では、ａ３の補正値を演算するのに前回のサンプル検出値との偏差δを減算値として用いたが、偏差に係数を乗算し、例えば偏差δを×２にすることも出来る。このようにすれば、ゲートブロック信号ＧＢの発生タイミングをさらに早めにすることが出来、応答性が高まる。また、過去の複数のサンプル検出値の平均値との偏差を減算値としても良いし、Ｄ１の傾きに応じて、平均するための過去のサンプル数を変えても良い。その他、様々な履歴参照を行うことが可能である。なお、ゲートブロック信号ＧＢは、ＦＥＴ素子Ｑ３、Ｑ４の両方に出力して、どちらも動作を停止させることが必要である。どのような補正を行うかは、ＦＥＴ素子Ｑ４の両端に過大なサージ電圧Ｖｓが発生せず、且つ、補正制御が過敏とならないよう実験により決定するべきである。

【0041】

さらに、別の実施形態として、補正手段は、偏差δに基づいて閾値Ｓを補正するようにしても良い。図５に示す例では、ａ３−δの補正をするのに代えて、閾値ＳをＳ＋δと補正する。このように、閾値Ｓを動的に補正することも出来る。

【0042】

負荷が軽負荷又は無負荷状態から、通常の負荷に復帰すると、リアクトル電流が流れ始めるため、その大きさは閾値Ｓを超えるが、このとき、ゲートブロック信号ＧＢもオフするため、再び、ＦＥＴ素子Ｑ３、Ｑ４による整流動作が再開する。

【0043】

なお、閾値Ｓの値を高い固定値として設定することによっても、負荷状態が急変したときにゲートブロック信号ＧＢの発生タイミングを早く出来るが（例えばｔ１からｔ２に）、閾値Ｓを高い固定値に設定すると、リアクトル電流の減少時の変化が緩やかな時のゲートブロック信号ＧＢの発生タイミングが早すぎとなる。その結果、全体として同期整流出来る期間が短くなってしまい効率が低下する。これに対して、本実施形態では、リアクトル電流の減少時の変化の緩急に応じて、ゲートブロック信号ＧＢが発生するタイミングが動的に変化するから、全体として同期整流出来る領域または範囲が小さくなることはない。

【符号の説明】

【0044】

１−制御部
２−２石フォワードスイッチング回路
３−同期整流回路

【図1】

【図2】

【図3】

【図4】

【図5】