特許 6193910 インタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6193910

(24)【登録日】2017年8月18日

(45)【発行日】2017年9月6日

(54)【発明の名称】インタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステム

(51)【国際特許分類】

   G06F 13/362 20060101AFI20170828BHJP

   G06F 13/36 20060101ALI20170828BHJP

【ＦＩ】

   G06F13/362 510A

   G06F13/362 520B

   G06F13/362 510E

   G06F13/36 310F

   G06F13/36 320A

【請求項の数】3

【全頁数】11

(21)【出願番号】特願2015-76509(P2015-76509)

(22)【出願日】2015年4月3日

(65)【公開番号】特開2016-197316(P2016-197316A)

(43)【公開日】2016年11月24日

【審査請求日】2016年6月14日

(73)【特許権者】

【識別番号】390008235

【氏名又は名称】ファナック株式会社

(74)【代理人】

【識別番号】110001151

【氏名又は名称】あいわ特許業務法人

(72)【発明者】

【氏名】小松 孝彰

(72)【発明者】

【氏名】辻 真大

【審査官】 田上 隆一

(56)【参考文献】

【文献】 特開平０５−３１４０６１（ＪＰ，Ａ）

【文献】 特開２０１２−０４３１７１（ＪＰ，Ａ）

【文献】 特開平１０−１８７５９５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １３／３６２

Ｇ０６Ｆ １３／３６

(57)【特許請求の範囲】

【請求項1】

スプリットバスと第１のインタロックバスを接続するブリッジ回路を備えたバスシステムであって、
第１のブリッジ回路と、
第２のブリッジ回路と、
を備え、
前記第１のブリッジ回路は、前記スプリットバスの第１のチャネルと前記第１のインタロックバスを接続し、
前記第２のブリッジ回路は、前記スプリットバスの第２のチャネルと前記第１のインタロックバスを接続し、
前記スプリットバス側から前記第１のインタロックバス側へのアクセスは、前記第１のチャネルを通して、前記第１のブリッジ回路で処理し、
前記第１のインタロックバス側から前記スプリットバス側へのアクセスは、前記第２のチャネルを通して、前記第２のブリッジ回路で処理し、
前記第１のブリッジ回路は、前記スプリットバス側からのアクセス要求を受信するバッファを備え、
前記第１のインタロックバスは、前記第１のインタロックバスに接続された各バスマスタのバス使用権を調停する第１の調停回路を備え、
前記第１の調停回路は、前記バッファが保持しているアクセス要求の数に応じて、前記第１のブリッジ回路を除く前記第１のインタロックバスの各バスマスタのバス使用権を制限する、
ことを特徴とするインタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステム。

【請求項2】

前記第１のインタロックバスのバスマスタの少なくとも１つは、前記第１のインタロックバスと第２のインタロックバスを接続する第３のブリッジ回路であって、
前記第２のインタロックバスは、前記第２のインタロックバスの各バスマスタのバス使用権を調停する第２の調停回路を備え、
前期第３のブリッジ回路は、前記第１のインタロックバスから前記第２のインタロックバスへのアクセスと、前記第２のインタロックバスから前記第１のインタロックバスへのアクセスを処理し、
前記第２の調停回路は、前記バッファが保持しているアクセス要求の数に応じて、前記第３のブリッジ回路を除く前記第２のインタロックバスの各バスマスタのバス使用権を制限する、
ことを特徴とする請求項１に記載のインタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステム。

【請求項3】

前記第１の調停回路は、前記バッファが保持しているアクセス要求の数が第１の閾値を超えた場合に、前記第１のブリッジ回路を除く前記第１のインタロックバスの各バスマスタのバス使用権を制限し、前記バッファが保持しているアクセス要求の数が第２の閾値を下回った場合に、前記第１のインタロックバスの使用制限を解除し、
前記第２の調停回路は、前記バッファが保持しているアクセス要求の数が、第３の閾値を超えた場合に、前記第２のブリッジ回路を除く前記第２のインタロックバスの各バスマスタのバス使用権を制限し、前記バッファが保持しているアクセス要求の数が第４の閾値を下回った場合に、前記第２のインタロックバスの使用制限を解除し、
前記第２の閾値は前記第１の閾値以下であり、前記第４の閾値は前記第３の閾値以下である、
ことを特徴とする請求項２に記載のインタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、インタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステムに関する。

【背景技術】

【0002】

電子機器内部のチップ間バスやオンチップバスには、アクセス要求開始から応答完了までバスを占有するインタロックバスと、アクセス要求とそれに対する応答のあいだにバスを占有せず別のアクセスを実行可能なスプリットバスとがある。スプリットバスの例としてはＰＣＩ ＥｘｐｒｅｓｓやＡＭＢＡ ＡＸＩ、インタロックバスの例としてはＰＣＩバスやＡＭＢＡ ＡＰＢが挙げられる。このため、電子機器の内部にはインタロックバスとスプリットバスを接続するブリッジ回路が存在する場合がある。

【0003】

このようなブリッジ回路を用いて、例えばスプリットバスを介して２つのインタロックバスが接続される形態を考えると、一方のインタロックバスからスプリットバスを介して他方のインタロックバスへのアクセスがあり、同時にその逆のアクセスも起こると、インタロックバスはスプリットバスからのアクセスに応答できず、デッドロックが発生する。これを回避する手段として、インタロックバスをリトライし、スプリットバスからのアクセスを先に実行する方法が知られている（例えば、特許文献１〜４など）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００１−０６０１８１号公報

【特許文献2】特開平１０−０５５３４１号公報

【特許文献3】特開平０９−２１２４６９号公報

【特許文献4】特開平０９−２０４４０９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、インタロックバスがリトライをサポートしないバスである場合、従来技術を適用することができない。また、スプリットバスがアウトオブオーダ転送をサポートするバスであっても、スプリットバスに接続されるデバイスやＩＰコアは、保留中のアウトバウンドのアクセス要求が一定数を超えた状態では、インバウンドのリード要求に対して応答（リードデータ）を返せない場合がある。

【0006】

そこで本発明の目的は、リトライ不可能なインタロックバスとスプリットバスを接続するブリッジ回路において、バス競合時のデッドロックを回避するバスシステムを提供することである。

【課題を解決するための手段】

【0007】

本願の請求項１に係る発明は、スプリットバスと第１のインタロックバスを接続するブリッジ回路を備えたバスシステムであって、第１のブリッジ回路と、第２のブリッジ回路と、を備え、前記第１のブリッジ回路は、前記スプリットバスの第１のチャネルと前記第１のインタロックバスを接続し、前記第２のブリッジ回路は、前記スプリットバスの第２のチャネルと前記第１のインタロックバスを接続し、前記スプリットバス側から前記第１のインタロックバス側へのアクセスは、前記第１のチャネルを通して、前記第１のブリッジ回路で処理し、前記第１のインタロックバス側から前記スプリットバス側へのアクセスは、前記第２のチャネルを通して、前記第２のブリッジ回路で処理し、前記第１のブリッジ回路は、前記スプリットバス側からのアクセス要求を受信するバッファを備え、前記第１のインタロックバスは、前記第１のインタロックバスに接続された各バスマスタのバス使用権を調停する第１の調停回路を備え、前記第１の調停回路は、前記バッファが保持しているアクセス要求の数に応じて、前記第１のブリッジ回路を除く前記第１のインタロックバスの各バスマスタのバス使用権を制限する、ことを特徴とするインタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステムである。

【0009】

本願の請求項２に係る発明は、前記第１のインタロックバスのバスマスタの少なくとも１つは、前記第１のインタロックバスと第２のインタロックバスを接続する第３のブリッジ回路であって、前記第２のインタロックバスは、前記第２のインタロックバスの各バスマスタのバス使用権を調停する第２の調停回路を備え、前期第３のブリッジ回路は、前記第１のインタロックバスから前記第２のインタロックバスへのアクセスと、前記第２のインタロックバスから前記第１のインタロックバスへのアクセスを処理し、前記第２の調停回路は、前記バッファが保持しているアクセス要求の数に応じて、前記第３のブリッジ回路を除く前記第２のインタロックバスの各バスマスタのバス使用権を制限する、ことを特徴とする請求項１に記載のインタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステムである。

【0010】

本願の請求項３に係る発明は、前記第１の調停回路は、前記バッファが保持しているアクセス要求の数が第１の閾値を超えた場合に、前記第１のブリッジ回路を除く前記第１のインタロックバスの各バスマスタのバス使用権を制限し、前記バッファが保持しているアクセス要求の数が第２の閾値を下回った場合に、前記第１のインタロックバスの使用制限を解除し、前記第２の調停回路は、前記バッファが保持しているアクセス要求の数が、第３の閾値を超えた場合に、前記第２のブリッジ回路を除く前記第２のインタロックバスの各バスマスタのバス使用権を制限し、前記バッファが保持しているアクセス要求の数が第４の閾値を下回った場合に、前記第２のインタロックバスの使用制限を解除し、前記第２の閾値は前記第１の閾値以下であり、前記第４の閾値は前記第３の閾値以下である、ことを特徴とする請求項２に記載のインタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステムである。

【発明の効果】

【0011】

本発明の請求項１に係る発明によれば、リトライ不可能なインタロックバスとスプリットバスを接続するブリッジ回路において、バス競合時のデッドロックを回避することができ、また、バッファが保持しているアクセス要求の数に応じて第１のインタロックバスを調停することで、インタロックバスとスプリットバスの競合時のデッドロックを回避しつつ、バッファにたまったスプリットバス側からインタロックバスへのアクセス要求が第１のインタロックバス上で優先的に処理され、アクセス要求が過剰にバッファにたまることを防ぐことができる。

【0013】

更に、本発明の請求項２に係る発明によれば、第１のインタロックバスがさらに別の第２のインタロックバスと接続されている場合、第２の調停回路が第２のインタロックバスから第１のインタロックバスへのアクセスを制限することで、第１のインタロックバスの負荷を減らし、バッファにたまったスプリットバス側から第１のインタロックバス側へのアクセス要求が第１のインタロックバス上で優先的に処理され、アクセス要求が過剰にバッファにたまることを防ぐことができる。

【0014】

そして、本発明の請求項３に係る発明によれば、第１・第３の閾値を大きくすることで調停への介入を最小限に抑えつつ、第２・第４の閾値を小さくすることで、バッファにたまったスプリットバス側からインタロックバス側へのアクセス要求が第１のインタロックバス上で優先的に処理され、アクセス要求が過剰にバッファにたまることを防ぐことができる。

【図面の簡単な説明】

【0015】

【図1】本発明の実施の形態におけるバスシステムの回路構成を示す図である。

【図2】本発明の別の実施形態におけるバスシステムの第１の回路構成を示す図である。

【図3】本発明の別の実施形態におけるバスシステムの第２の回路構成を示す図である。

【発明を実施するための形態】

【0016】

以下、本発明の実施の形態を図面と共に説明する。
＜第１の実施形態＞
本発明の第１の実施形態として、内部バスがインタロックバスで構成されたデバイスを、プリント基板上のスプリットバスでＣＰＵなどの対向デバイスと接続するシステムにおいて、デバイス内部のインタロックバスにインタロックバスとスプリットバスをブリッジする２つのブリッジ回路を設けた構成を示す。

【0017】

図１は、本発明の一実施形態におけるバスシステムの回路構成を示す図である。
本実施形態のバスシステム１は、内部バスがインタロックバス２０で構成されたデバイス１０をプリント基板上のスプリットバス５０によりＣＰＵコア３１，ＤＭＡＣ３２などを備えた対向デバイス３０と接続して構成されており、デバイス１０内のインタロックバス２０には、該インタロックバス２０とスプリットバス５０とを接続する２つのブリッジ回路１１，１２が設けられている。

【0018】

第１のブリッジ回路１１は、スプリットバス５０の１つのチャネル（第１のチャネル）を介して対向デバイス３０に接続し、第２のブリッジ回路１２は、スプリットバスの別のチャネル（第２のチャネル）を介して対向デバイス３０に接続する。
そして、スプリットバス５０側からインタロックバス２０側へのアクセスは、第１のチャネルを通して、第１のブリッジ回路１１で処理し、インタロックバス２０側からスプリットバス５０側へのアクセスは、第２のチャネルを通して、第２のブリッジ回路１２で処理する。

【0019】

ここで、仮にブリッジ回路が対向デバイス３０とスプリットバス５０の１つのチャネルでしか接続されていない場合を考えると、インタロックバス２０側からスプリットバス５０側へのリード要求（または完了を保証するライト要求）が発生しているときに、スプリットバス５０側からインタロックバス２０側へのアクセス要求が頻発し、例えばスプリットバス５０の未完了トランザクション数（アウトスタンディング数）の上限に達した場合や、対向デバイス３０の送信バッファとブリッジ回路の受信バッファが埋まって空きがなくなった場合などに、スプリットバス５０側からインタロックバス２０側へのリード応答（またはライト完了通知）を返すことが出来なくなる。インタロックバス２０側からのリード（または完了を保証するライト）が完了しないと、スプリットバス５０側からのアクセス要求がインタロックバス２０に出ることができないため、バスのデッドロックが生じる。

【0020】

図１に示したバスシステム１の回路構成では、インタロックバス２０に２つのブリッジ回路１１，１２設け、対向デバイス３０とスプリットバス５０を２つのチャネルで接続し、スプリットバス５０側からインタロックバス２０側へのアクセスと、インタロックバス２０側からスプリットバス５０側へのアクセスを分離してそれぞれのブリッジ回路１１，１２で処理することにより、バス競合時のデッドロックを確実に回避することが出来る。

【0021】

ここでは、ブリッジ回路１１，１２と対向デバイス３０をスプリットバス５０の２つのチャネルで接続した例を示しているが、スプリットバス５０側からインタロックバス２０側へのアクセス、およびインタロックバス２０側からスプリットバス５０側へのアクセスを接続するチャネルはそれぞれ複数あってもよい。例えば、スプリットバス５０側からインタロックバス２０側へのアクセスを２つのチャネルで接続して、これに対してインタロックバス２０側のブリッジ回路を２つ用意して処理することが考えられる。この場合、チャネルの使い分けとして、アクセスの優先度で使用するチャネルを分ける使い方が考えられる。

【0022】

また図１では、内部バス２０がインタロックバスとして構成されたデバイス１０をプリント基板上のスプリットバス５０で対向デバイス３０と接続する例を示しているが、デバイス１０と対向デバイス３０とが分かれて構成されている必要はなく、一つのデバイスの内部が多段のバスで構成され、インタロックバスとスプリットバスと２つのブリッジ回路を含むバスシステム全体が１つのデバイス内に実装されているような場合も含まれる。

【0023】

また、上記の例ではデバイス内部バスがインタロックバスでデバイス間バスがスプリットバスであったが、その逆に、デバイス内部バスがスプリットバスでデバイス間バスがインタロックバスであってもよい。また、インタロックバスとスプリットバスがともにデバイス間バスで、ブリッジ回路のみがデバイス内部に実装される構造であってもよい。

【0024】

更に、ここでは対向デバイス３０と物理的に２つのチャネルで接続する場合を示しているが、対向デバイス３０が複数の論理チャネルを１つの物理チャネルで実現する機能をサポートしている場合には、この機能を使用することも出来る。このような機能の例としては、ＰＣＩ Ｅｘｐｒｅｓｓのバーチャルチャネルがある。ＰＣＩ Ｅｘｐｒｅｓｓは規格上は最大８チャネルのバーチャルチャネルをサポートし、実デバイスとしても複数のバーチャルチャネルを備える製品が存在している。この場合、物理的な接続は１つのチャネルとしつつ、複数のバーチャルチャネルを用いることにより、上記同様にバスの競合時のデッドロックを回避できる。

【0025】

＜第２の実施形態＞
本実施形態では、第１の実施形態に対して調停回路を加えた構成を示す。本実施形態におけるバスシステムの基本的構成は、第１の実施形態と同様に図１に示した構成を備えている。

【0026】

本実施形態において、第１のブリッジ回路１１は、前記スプリットバス５０側からのアクセス要求を受信するバッファを備えた構成とする。該バッファは、図１に示すように第１のブリッジ回路１１の構成要素であるＰＣＩｅ ＩＰコア１３のＲＸバッファを用いてもよいし、第１のブリッジ回路１１内に別のバッファとして設けてもよい。
また、第１のインタロックバス２０は、第１のインタロックバス２０に接続された各バスマスタのバス使用権を調停する第１の調停回路１７を備えた構成とする。そして、第１の調停回路１７は、バッファが保持しているアクセス要求の数に応じて、第１のブリッジ回路１１を除く第１のインタロックバス２０の各バスマスタのバス使用権を制限する。

【0027】

本実施形態の構成によれば、バッファが保持しているアクセス要求の数に応じてインタロックバス２０を第１の調停回路１７が調停することで、インタロックバス２０とスプリットバス５０の競合時のデッドロックを回避しつつ、バッファにたまったスプリットバス５０側からインタロックバス２０へのアクセス要求がインタロックバス２０上で優先的に処理され、アクセス要求が過剰にバッファにたまることを防ぐことができる。

【0028】

＜第３の実施形態＞
本実施形態では、第２の実施形態に対して更に別のインタロックバスと調停回路を加えた構成を示す。本実施形態におけるバスシステムの基本的構成は、第１の実施形態と同様に図１に示した構成を備えている。

【0029】

第１のインタロックバス２０のバスマスタの少なくとも１つが、第１のインタロックバス２０と別のインタロックバス５１を接続する第３のブリッジ回路１８である場合において、第２のインタロックバス５１は、第２のインタロックバス５１の各バスマスタのバス使用権を調停する第２の調停回路１９を備えた構成とする。

【0030】

第３のブリッジ回路１８は、第１のインタロックバス２０から第２のインタロックバス５１へのアクセスと、第２のインタロックバス５１から第１のインタロックバス２０へのアクセスを処理し、第２の調停回路１９は、バッファが保持しているアクセス要求の数に応じて、第３のブリッジ回路１８を除く第２のインタロックバス５１の各バスマスタのバス使用権を制限する。

【0031】

本実施形態の構成によれば、第１のインタロックバス２０がさらに別のインタロックバス５１と接続されている場合、第２の調停回路１９が第２のインタロックバス５１から第１のインタロックバス２０へのアクセスを制限することで、第１のインタロックバス２０の負荷を減らし、バッファにたまったスプリットバス５０側から第１のインタロックバス２０側へのアクセス要求が第１のインタロックバス２０上で優先的に処理され、アクセス要求が過剰にバッファにたまることを防ぐことができる。

【0032】

＜第４の実施形態＞
本実施形態では、第２，３の実施形態における調停回路のより詳細な動作を示す。本実施形態におけるバスシステムの基本的構成は、第１の実施形態と同様に図１に示した構成を備えている。

【0033】

本実施形態のバスシステム１では、第１の調停回路１７は、バッファが保持しているアクセス要求の数が第１の閾値を超えた場合に、第１のブリッジ回路１１を除く第１のインタロックバス２０の各バスマスタのバス使用権を制限し、バッファが保持しているアクセス要求の数が第１の閾値を下回った場合に、第１のインタロックバス２０の使用制限を解除するように制御する。

【0034】

また、第２の調停回路１９は、バッファが保持しているアクセス要求の数が、第３の閾値を超えた場合に、第３のブリッジ回路１８を除く第２のインタロックバス５１の各バスマスタのバス使用権を制限し、バッファが保持しているアクセス要求の数が第４の閾値を下回った場合に、第２のインタロックバスの使用制限を解除する。

【0035】

ここで、第２の閾値は、第１の閾値以下に設定する。閾値の値としては、第１のブリッジ回路１１のバッファ数にもよるが、例えばバッファ数がＮ＝１２８の場合には、第１の閾値はＰ＝３２（＜Ｎ）で、第２の閾値はＱ＝２（≦Ｐ）などとすればよい。
また、同様に第４の閾値は、第３の閾値以下に設定する。閾値の値としては、例えば第３の閾値はＵ＝３２（＜Ｎ）で、第４の閾値はＶ＝２（≦Ｕ）などとすればよい。
第１の調停回路１７または第２の調停回路１９の何れか一方にのみ、このような設定を適用することも出来るし、両方に適用してもよい。

【0036】

本実施形態の構成によれば、第１・第３の閾値を大きくすることで調停への介入を最小限に抑えつつ、第２・第４の閾値を小さくすることで、バッファにたまったスプリットバス５０側からインタロックバス２０側へのアクセス要求が第１のインタロックバス２０上で優先的に処理され、アクセス要求が過剰にバッファにたまることを防ぐことができる。

【0037】

＜その他の実施形態＞
これまで説明してきた第１〜４の実施形態以外にも、次のような別の実施形態によっても、本発明の課題を解決することが出来る。
図２は、本実施形態におけるバスシステムの簡易の回路構成図である。図２において、図１の回路構成図に対応する構成については同一の符号を付与している。

【0038】

本実施形態では、スプリットバス５０と第１のインタロックバス２０をブリッジするブリッジ回路１１に、インタロックバス２０側からスプリットバス５０側へのリード要求に対するリード応答とインタロックバス２０側からスプリットバス５０側へのリード要求が発生していない場合にスプリットバス５０側から発生するアクセス要求（ターゲットアドレスやライトデータ）を処理する第１の経路と、インタロックバス２０側からスプリットバス５０側へのリード要求が発生している場合にスプリットバス５０側から発生するアクセス要求を処理する第２の経路を設け、第１の経路と第２の経路をセレクタ回路２１により選択される構成としている。

【0039】

また、インタロックバス２０側からスプリットバス５０側へのリード要求が発生している場合にスプリットバス５０側から発生するアクセス要求を退避するバッファを第２の経路に設ける。バッファのサイズＮとしては、１回のリード応答待ちでバッファに退避されるアクセス要求数の最大数に対して２倍以上とすることが望ましく、システム構成にも依存するが、例えば１２８とする。

【0040】

本実施形態のバスシステム１において、インタロックバス２０からスプリットバス５０へのリード要求があった場合、スプリットバス５０からの応答（リードデータ）を受信するまで、スプリットバス５０から受け取ったアクセス要求を第２の経路上に設けられたバッファに退避する。スプリットバス５０側のデバイスまたはＩＰコアから見ると、アクセス要求がバッファに退避されると、そのアクセス要求はスプリットバス５０上では完了したことになり、保留状態とはならない。このため、スプリットバス５０側のデバイスまたはＩＰコアは、リード要求を受けると応答（リードデータ）を返すことができる。ブリッジ回路１１は、スプリットバスからの応答を受信して、これをインタロックバス２０に返し、インタロックバス２０が解放されてから、バッファに退避していたスプリットバス５０からのアクセス要求に従ってインタロックバス２０にアクセスする。

【0041】

また、図２に示すように、インタロックバス２０に接続されている複数のバスマスタからのバス使用要求を調停する第１の調停回路１７を設ける。第１の調停回路１７は、バッファに退避されたスプリットバス５０側からのアクセス要求の数に応じて、インタロックバス２０側からのアクセスを制限し、インタロックバス２０側へのアクセスを優先するように、インタロックバス２０の調停を行う。

【0042】

更に、図３に示すように、第１のインタロックバス２０とデバイス外部の第２のインタロックバス５１を接続する第３のブリッジ回路１８が存在する構成において、第２のインタロックバス５１の使用を調停する第２の調停回路１９を設ける。第２の調停回路１９は、バッファに退避されたスプリットバス５０側からのアクセス要求の数に応じて、第２のインタロックバス５１からの第１のインタロックバス２０へのアクセスを制限し、第１のインタロックバス２０の占有率を低減させるよう調停を行う。

【0043】

このような構成を備えたバスシステム１では、第１の調停回路１７は、ブリッジ回路１１内の第２の経路上に設けられたバッファに退避されたアクセス要求の数が、予め定められた第１の閾値を超えた場合に、第１のブリッジ回路１１を除く第１のインタロックバス２０の各バスマスタのバス使用権を制限し、ブリッジ回路内の第２の経路上に設けられたバッファに退避されたアクセス要求の数が予め定められた第２の閾値よりも減少した場合には、第１のインタロックバス２０の使用制限を解除する。
第２の閾値は、第１の閾値よりも小さく設定する。例えば、第１の閾値はＰ＝３２（＜Ｎ）で、第２の閾値はＱ＝２（＜Ｐ）とする。

【0044】

同様に、第２の調停回路１９は、ブリッジ回路１１内の第２の経路上に設けられたバッファに退避されたアクセス要求の数が、予め定められた第３の閾値を超えた場合に、第３のブリッジ回路１８を除く第２のインタロックバス５１の各バスマスタのバス使用権を制限し、ブリッジ回路１１内のバッファに退避されたアクセス要求の数が予め定められた第４の閾値よりも減少した場合には、第２のインタロックバス５１の使用制限を解除する。
第４の閾値は、第３の閾値よりも小さく設定する。例えば、第３の閾値はＵ＝３２（＜Ｎ）で、第４の閾値はＶ＝２（＜Ｕ）とする。
第１の調停回路１７または第２の調停回路１９の何れか一方にのみ、このような設定を適用することも出来るし、両方に適用してもよい。

【0045】

以上、本発明の実施の形態について説明したが、本発明は上述した実施の形態の例のみに限定されることなく、適宜の変更を加えることにより様々な態様で実施することができる。

【符号の説明】

【0046】

１ バスシステム
１０ デバイス
１１ 第１のブリッジ回路
１２ 第２のブリッジ回路
１３，１４ ＰＣＩｅ ＩＰコア
１５，１６ ＩＰコア
１７ 第１の調停回路
１８ 第３のブリッジ回路
１９ 第２の調停回路
２０ 第１のインタロックバス
２１ セレクタ回路
３０ 対向デバイス
３１ ＣＰＵコア
３２ ＤＭＡＣ
３３，３４ ＰＣＩｅ ＩＰコア
４０ メモリ
５０ スプリットバス
５１ 第２のインタロックバス

【図1】

【図2】

【図3】