特許 6194106 エンタングル量子状態のためのエラー訂正

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6194106

(24)【登録日】2017年8月18日

(45)【発行日】2017年9月6日

(54)【発明の名称】エンタングル量子状態のためのエラー訂正

(51)【国際特許分類】

   H03M 13/19 20060101AFI20170828BHJP

【ＦＩ】

   H03M13/19

【請求項の数】10

【全頁数】28

(21)【出願番号】特願2016-518019(P2016-518019)

(86)(22)【出願日】2014年6月6日

(65)【公表番号】特表2016-521100(P2016-521100A)

(43)【公表日】2016年7月14日

(86)【国際出願番号】US2014041216

(87)【国際公開番号】WO2014197757

(87)【国際公開日】20141211

【審査請求日】2016年2月2日

(31)【優先権主張番号】13/912,654

(32)【優先日】2013年6月7日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】391030332

【氏名又は名称】アルカテル−ルーセント

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部 讓

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤 弘司

(74)【代理人】

【識別番号】100114915

【弁理士】

【氏名又は名称】三村 治彦

(74)【代理人】

【識別番号】100120363

【弁理士】

【氏名又は名称】久保田 智樹

(74)【代理人】

【識別番号】100125139

【弁理士】

【氏名又は名称】岡部 洋

(72)【発明者】

【氏名】アシクミン，アレクセイ

【審査官】 岡 裕之

(56)【参考文献】

【文献】 特開２００６−０９３９７６（ＪＰ，Ａ）

【文献】 特開２０１０−２３３０６６（ＪＰ，Ａ）

【文献】 特開２００５−１６０１０６（ＪＰ，Ａ）

【文献】 特表２０１６−５０４００２（ＪＰ，Ａ）

【文献】 吉田 雅一 他，量子誤り訂正符号を用いたエンタングルメント蒸留プロトコルの性能評価に関する検討，電子情報通信学会技術研究報告，２０１０年 ９月１４日，第110巻，第205号，pp.51-56，IT2010-42

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ １３／１９

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

量子スタビライザ・コードを使用して生成される符号化されたエンタングル量子ビット状態を記憶するように構成されたレジスタと、
前記符号化されたエンタングル量子ビット状態に対応するシンドローム値の組についての冗長測定を実行するように構成された測定回路であって、前記冗長測定は、低密度パリティ・チェック（ＬＤＰＣ）エラー訂正コードに基づいて実行される、測定回路と、
シンドローム値の前記組における測定エラーを訂正するために、前記ＬＤＰＣエラー訂正コードを適用するように構成されたデコーダと、
を備えている、装置。

【請求項2】

前記ＬＤＰＣエラー訂正コードは、低密度生成行列コードである、請求項１に記載の装置。

【請求項3】

前記ＬＤＰＣエラー訂正コードは、スパース・パリティ・ビット生成部分行列を有する、請求項１に記載の装置。

【請求項4】

前記ＬＤＰＣエラー訂正コードの転置されたパリティ・ビット生成部分行列の中のすべての行は、同じ一定の重みを有し、また、
前記転置されたパリティ・ビット生成部分行列は、前記ＬＤＰＣエラー訂正コードの二部グラフの可変ノードおよびチェック・ノードに対応するＥＸＩＴ関数が交差しないようにさせる列−重み分布を有する、請求項１に記載の装置。

【請求項5】

前記デコーダから受信されるシンドローム値に基づいて、前記符号化されたエンタングル量子ビット状態におけるエラーを訂正するように構成された状態回復回路をさらに備えており、
前記状態回復回路は、さらに、
シンドローム値の訂正された組に基づいて、前記符号化されたエンタングル量子ビット状態における起こりそうなエラーに対応するエラー・オペレータを決定し、また、
その中の前記起こりそうなエラーを訂正する方法において、前記エラー・オペレータに基づいて前記符号化されたエンタングル量子ビット状態を処理する、
ように構成されており、また、
前記装置は、複数の符号化されたエンタングル量子ビット状態を記憶するためのアレイをさらに備えており、
前記装置は、
前記アレイから前記レジスタへと選択された符号化されたエンタングル量子ビット状態を転送し、また、
前記エラー・オペレータに基づいて、前記選択されたエンタングル量子ビット状態を修正することに応じて、前記レジスタから前記アレイへと前記選択された符号化されたエンタングル量子ビット状態を転送する、
ように構成されている、請求項１に記載の装置。

【請求項6】

前記測定回路は、
各測定モジュールが、第１の二値ベクトルのうちのそれぞれ１つに基づいて、前記符号化されたエンタングル量子ビット状態のそれぞれのシンドローム値を測定するように構成されている、前記レジスタに結合された測定モジュールの第１の組と、
各測定モジュールが、第２の二値ベクトルのうちのそれぞれ１つに基づいて、前記符号化されたエンタングル量子ビット状態のそれぞれのパリティ値を測定するように構成されており、各パリティ値は、前記ＬＤＰＣエラー訂正コードによって規定されるように前記シンドローム値のうちのいくつかに関係づけられる、前記レジスタに結合された測定モジュールの第２の組と、
を備えている、請求項１に記載の装置。

【請求項7】

前記第１の組の中の前記測定モジュールは、対数尤度比（ＬＬＲ）値として前記それぞれのシンドローム値を生成するように構成されたそれぞれのソフト出力検出器を備えており、また、
前記第２の組の中の前記測定モジュールは、ＬＬＲ値として前記それぞれのパリティ値を生成するように構成されたそれぞれのソフト出力検出器を備えている、請求項６に記載の装置。

【請求項8】

前記デコーダは、前記ＬＤＰＣエラー訂正コードに対応するメッセージ・パッシング復号アルゴリズムを実行することにより、前記測定エラーを訂正するように構成されており、
前記メッセージ・パッシング復号アルゴリズムは、前記測定モジュールによって生成される前記ＬＬＲ値を使用して、初期化される、請求項７に記載の装置。

【請求項9】

前記測定回路の中の測定モジュールは、
前記レジスタに接続され、また前記符号化されたエンタングル量子ビット状態を基準マルチ量子ビット状態に結合することにより、前記基準マルチ量子ビット状態を処理するように構成された量子ゲートのシーケンスと、
量子ゲートの前記シーケンスによって実行される前記処理された基準マルチ量子ビット状態についての測定値から前記符号化されたエンタングル量子ビット状態のシンドローム値またはパリティ値を推定するように構成された論理回路と、
を備えており、
前記論理回路は、さらに、前記処理された基準マルチ量子ビット状態の個別の量子ビットについての測定値からそれぞれの二値シンドローム部分値、またはそれぞれの二値パリティ部分値を推定するように構成されており、また
前記回路は、前記シンドローム値または前記パリティ値を推定するために、前記二値シンドローム部分値または前記二値パリティ部分値を処理するように構成されたマルチ入力ＸＯＲゲートを備えている、請求項６に記載の装置。

【請求項10】

前記符号化されたエンタングル量子ビット状態は、前記冗長測定のために使用される前記ＬＤＰＣコードに比べて異なるＬＤＰＣコードである前記量子スタビライザ・コードを使用して生成される、請求項１に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

合衆国政府は、本発明における一括払いライセンスと、インテリジェンス先端研究プロジェクト活動（ＩＡＲＰＡ：Ｉｎｔｅｌｌｉｇｅｎｃｅ Ａｄｖａｎｃｅｄ Ｒｅｓｅａｒｃｈ Ｐｒｏｊｅｃｔｓ Ａｃｔｉｖｉｔｙ）によって授与される契約第Ｄ１１ＰＣ２０１６５号の条項により提供されるような妥当な条項に基づいて、特許所有者が他者に対してライセンスすることを必要とする、限られた状況における権利とを有する。

【0002】

本開示は、例えば、メモリ・システムにおいて使用され得るエラー訂正に関し、またより詳細には、排他的ではないが、ハードウェア処理におけるエラー訂正に関する。

【背景技術】

【0003】

本節は、本発明者（単数または複数）のより良き理解を容易にすることを助けることができる態様を導入している。それに応じて、本節の陳述は、この観点から読まれるべきであり、また何が先行技術にあり、または何が先行技術にはないかについての承認として理解されるべきではない。

【0004】

量子メモリは、量子状態を記憶し、また読み取るように構成されているデバイスである。そのようなデバイスは、例えば、量子ドット、固体の中の希土類イオン、ダイアモンドの中の窒素空孔中心、トラップされたイオン、低いフォトン・カウントを有する光パルス、分数量子ホール液体、または任意の他の適切な量子力学的システムに基づいたものとすることができる。いくつかのアプリケーションは、量子メモリに依存して、比較的長い時間にわたって、十分に忠実度の高い量子状態を記憶する。しかしながら、量子状態、または量子状態の集合体は、例えば、量子−ゲート・デバイスにおける非コヒーレンスおよび／または処理に起因して、比較的高いレートの忠実度の損失を示す可能性がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国仮特許出願第６１／７５２，６４６号

【特許文献2】米国特許第７，７３２，８０４号

【特許文献3】米国特許出願公開第２００４／００００６６６号

【特許文献4】米国特許出願公開第２０１３／０１０７６１７号

【特許文献5】米国特許第８，３２７，２１５号

【特許文献6】米国特許第７．８０５，６５４号

【特許文献7】米国特許第７，７９３，２０１号

【特許文献8】米国特許第７，６７６，７３４号

【特許文献9】米国特許第７，５１９，８９８号

【特許文献10】米国特許第７，３７３，５８１号

【特許文献11】米国特許第７，２５１，７６９号

【特許文献12】米国特許第７，７５１，４９１号

【非特許文献】

【0006】

【非特許文献1】インテリジェンス先端研究プロジェクト活動（ＩＡＲＰＡ：Ｉｎｔｅｌｌｉｇｅｎｃｅ Ａｄｖａｎｃｅｄ Ｒｅｓｅａｒｃｈ Ｐｒｏｊｅｃｔｓ Ａｃｔｉｖｉｔｙ）によって授与される契約第Ｄ１１ＰＣ２０１６５号

【非特許文献2】Ｆｒａｎｋ Ｇａｉｔａｎによる「Ｑｕａｎｔｕｍ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ ａｎｄ Ｆａｕｌｔ Ｔｏｌｅｒａｎｔ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｉｎｇ」という表題が付けられた書物、Ｔａｙｌｏｒ ＆ Ｆｒａｎｃｉｓ、２００８年

【非特許文献3】Ａ．Ｂａｒｅｎｃｏ他、「Ｅｌｅｍｅｎｔａｒｙ Ｇａｔｅｓ ｆｏｒ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔａｔｉｏｎ」、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ａ、１９９５年、５２巻、３４５７〜３４６７頁

【非特許文献4】Ｇｏｏｎｇ Ｃｈｅｎ他による書物、「ＱＵＡＮＴＵＭ ＣＯＭＰＵＴＩＮＧ ＤＥＶＩＣＥＳ：ＰＲＩＮＣＩＰＬＥＳ， ＤＥＳＩＧＮＳ， ＡＮＤ ＡＮＡＬＹＳＩＳ」、ＣＲＣ Ｐｒｅｓｓ、２００７年

【非特許文献5】Ｍ．ＮｉｅｌｓｅｎおよびＩ．Ｃｈｕａｎｇによる書物、「Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔａｔｉｏｎ ａｎｄ Ｑｕａｎｔｕｍ Ｉｎｆｏｒｍａｔｉｏｎ」、Ｃａｍｂｒｉｄｇｅ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ、２０００年

【発明の概要】

【課題を解決するための手段】

【0007】

量子スタビライザ・コードを使用して符号化された１つまたは複数のエンタングル（Ｅｎｔａｎｇｌｅｄ、もつれ）量子ビット状態をそれに記憶し、また読み取るように構成された量子ビット・アレイを備えているメモリ・システムの様々な実施形態が、本明細書において開示される。量子メモリ・システムは、エラーがその中で検出されるときに、量子ビット・アレイの中のエンタングル量子ビット状態を変更するように構成された量子状態リフレッシュ・モジュールをさらに備えている。量子状態リフレッシュ・モジュールは、量子スタビライザ・コードに対応するシンドローム値の組についての冗長測定を実行することにより、エラーを検出するように構成されており、冗長測定は、ブロック・エラー訂正コードに基づいている。一実施形態においては、ブロック・エラー訂正コードは、対応する二部グラフのＥＸＩＴ−関数分析を使用して構成される低密度生成行列コード、または低密度パリティ・チェック・コードである。

【0008】

一実施形態によれば、量子スタビライザ・コード（例えば、Ｑ）を使用して生成される符号化されたエンタングル量子ビット状態を記憶するように構成されたレジスタ（例えば、１３４）と、符号化されたエンタングル量子ビット状態に対応するシンドローム値の組についての冗長測定を実行するように構成された測定回路であって、冗長測定は、低密度パリティ・チェック（ＬＤＰＣ）エラー訂正コード（例えば、Ｃ）に基づいて実行される、測定回路（例えば、１４０、２００）と、シンドローム値の組における測定エラーを訂正するために、ＬＤＰＣエラー訂正コードを適用するように構成されたデコーダ（例えば、１３８）と、を備えている装置が、提供される。

【0009】

上記の装置のいくつかの実施形態においては、ＬＤＰＣエラー訂正コードは、低密度生成行列コードである。

【0010】

上記の装置のいずれかについてのいくつかの実施形態においては、符号化されたエンタングル量子ビット状態は、冗長測定のために使用されるＬＤＰＣコードと比較して異なるＬＤＰＣコードである量子スタビライザ・コードを使用して生成される。

【0011】

上記の装置のいずれかについてのいくつかの実施形態においては、ＬＤＰＣエラー訂正コードは、スパース・パリティ・ビット生成部分行列（ｓｐａｒｓｅ ｐａｒｉｔｙ−ｂｉｔ ｇｅｎｅｒａｔｏｒ ｓｕｂ−ｍａｔｒｉｘ）（例えば、Ｐ）を有する。

【0012】

上記の装置のいずれかについてのいくつかの実施形態においては、パリティ・ビット生成部分行列は、約１０％よりも小さい密度を有する。

【0013】

上記の装置のいずれかについてのいくつかの実施形態においては、パリティ・ビット生成部分行列は、約５％と、約１０％との間にある密度を有する。

【0014】

上記の装置のいずれかについてのいくつかの実施形態においては、ＬＤＰＣエラー訂正コードの転置されたパリティ・ビット生成部分行列（例えば、Ｐ^Ｔ）の中のすべての行は、同じ一定の重み（例えば、ｍ）を有する。

【0015】

上記の装置のいずれかについてのいくつかの実施形態においては、転置されたパリティ・ビット生成部分行列は、ＬＤＰＣエラー訂正コードの二部グラフの可変ノードおよびチェック・ノードに対応するＥＸＩＴ関数が、交差しないようにさせる列−重み分布を有する。

【0016】

上記の装置のいずれかについてのいくつかの実施形態においては、本装置は、デコーダから受信されるシンドローム値に基づいて、符号化されたエンタングル量子ビット状態におけるエラーを訂正するように構成された状態回復回路（例えば、１４８）をさらに備えている。

【0017】

上記の装置のいずれかについてのいくつかの実施形態においては、状態回復回路は、さらに、シンドローム値の訂正された組に基づいて、符号化されたエンタングル量子ビット状態における起こりそうなエラーに対応するエラー・オペレータ（例えば、Ｅ）を決定し、またその中の起こりそうなエラーを訂正する方法において、エラー・オペレータに基づいて符号化されたエンタングル量子ビット状態を処理するように構成されている。

【0018】

上記の装置のいずれかについてのいくつかの実施形態においては、本装置は、複数の符号化されたエンタングル量子ビット状態を記憶するためのアレイ（例えば、１１０）をさらに備えており、そこでは、本装置は、アレイからレジスタへと選択された符号化されたエンタングル量子ビット状態を転送し、またエラー・オペレータに基づいて、選択されたエンタングル量子ビット状態を修正することに応じて、レジスタからアレイへと選択された符号化されたエンタングル量子ビット状態を転送するように構成されている。

【0019】

上記の装置のいずれかについてのいくつかの実施形態においては、測定回路は、各測定モジュールが、第１の二値ベクトルのうちのそれぞれ１つに基づいて、符号化されたエンタングル量子ビット状態のそれぞれのシンドローム値（例えば、ｓ_ｉ、．．．、ｓ_ｒのうちの１つ）を測定するように構成されている、レジスタに結合された測定モジュールの第１の組（例えば、２１０_１〜２１０_４）と、各測定モジュールが、第２の二値ベクトル（例えば、ｆ_ｊ）のうちのそれぞれ１つに基づいて、符号化されたエンタングル量子ビット状態のそれぞれのパリティ値（例えば、ｐ_１、．．．、ｐ_Ｎ−ｒのうちの１つ）を測定するように構成されており、各パリティ値は、ＬＤＰＣエラー訂正コード（例えば、式（５））によって規定されるようにシンドローム値のうちのいくつかに関係づけられる、レジスタに結合された測定モジュールの第２の組（例えば、２１０_５〜２１０_１２）と、を備えている。

【0020】

上記の装置のいずれかについてのいくつかの実施形態においては、第１の組の中の測定モジュールは、対数尤度比（ＬＬＲ：ｌｏｇ−ｌｉｋｅｌｉｈｏｏｄ−ｒａｔｉｏ）値としてそれぞれのシンドローム値を生成するように構成されたそれぞれのソフト出力検出器（例えば、２１２）を備えており、また第２の組の中の測定モジュールは、ＬＬＲ値としてそれぞれのパリティ値を生成するように構成されたそれぞれのソフト出力検出器（例えば、２１２）を備えている。

【0021】

上記の装置のいずれかについてのいくつかの実施形態においては、デコーダは、ＬＤＰＣエラー訂正コードに対応するメッセージ・パッシング復号アルゴリズム（例えば、４００）を実行することにより、測定エラーを訂正するように構成されている。

【0022】

上記の装置のいずれかについてのいくつかの実施形態においては、前記メッセージ・パッシング復号アルゴリズムは、測定モジュール（例えば、４０２におけるような）によって生成されるＬＬＲ値を使用して、初期化される。

【0023】

上記の装置のいずれかについてのいくつかの実施形態においては、測定回路の中の測定モジュールは、レジスタに接続され、また符号化されたエンタングル量子ビット状態を基準マルチ量子ビット状態に結合することにより基準マルチ量子ビット状態を処理するように構成された量子ゲートのシーケンス（例えば、Ｍ、Ｈ）と、量子ゲートのシーケンスによって実行される処理された基準マルチ量子ビット状態についての測定値から符号化されたエンタングル量子ビット状態のシンドローム値またはパリティ値を推定するように構成された論理回路（例えば、２１２）とを備えている。

【0024】

上記の装置のいずれかについてのいくつかの実施形態においては、論理回路は、処理された基準マルチ量子ビット状態の個別の量子ビットについての測定値から、それぞれの二値シンドローム部分値、またはそれぞれの二値パリティ部分値を推定するように構成されており、またその回路は、シンドローム値またはパリティ値を推定するために、前記二値部分値を処理するように構成された多入力ＸＯＲゲートを備えている。

【0025】

上記の装置のいずれかについてのいくつかの実施形態においては、論理回路は、シンドローム値についての、またはパリティ値についてのソフト推定値を生成するように構成されたソフト出力検出器を備えている。

【0026】

本発明の様々な実施形態についての他の態様、特徴、および利点は、例として、以下の詳細な説明と、添付の図面とから、より完全に明らかになるであろう。

【図面の簡単な説明】

【0027】

【図1】本開示の一実施形態によるメモリ・システムのブロック図である。

【図2A】本開示の一実施形態による、図１のメモリ・システムの中で使用され得るシンドローム測定回路のブロック図である。

【図2B】本開示の一実施形態による、図１のメモリ・システムの中で使用され得るシンドローム測定回路のブロック図である。

【図2C】本開示の一実施形態による、図１のメモリ・システムの中で使用され得るシンドローム測定回路のブロック図である。

【図3】本開示の一実施形態による、図１のメモリ・システムの中で使用され得るメッセージ・パッシング復号アルゴリズムに対応する二部グラフを示す図である。

【図4】本開示の一実施形態による、図１のメモリ・システムの中で使用され得る復号方法のフローチャートを示す図である。

【図5】本開示の一実施形態による、図１のメモリ・システムのためのブロック・エラー訂正コードを構成する方法のフローチャートを示す図である。

【発明を実施するための形態】

【0028】

２０１３年、１月１５日に出願された米国仮特許出願第６１／７５２，６４６号は、その全体が参照により本明細書に組み込まれている。

【0029】

図１は、本開示の一実施形態によるメモリ・システム１００のブロック図を示すものである。メモリ・システム１００は、１つまたは複数の量子状態をそれに記憶するように構成された量子ビット・アレイ１１０を備えている。量子状態は、入出力（Ｉ／Ｏ：ｉｎｐｕｔ／ｏｕｔｐｕｔ）インターフェース１２０を経由して、量子ビット・アレイ１１０に書き込まれ、また量子ビット・アレイ１１０から読み出される可能性がある。メモリ・システム１００は、エラーを蓄積しないように量子ビット・アレイ１１０に記憶される量子状態を効果的に保護するように動作する量子ビット状態リフレッシュ（ＱＳＲ：ｑｕｂｉｔ−ｓｔａｔｅ−ｒｅｆｒｅｓｈ）モジュール１３０をさらに備えており、それによってメモリ・システム１００が、比較的長い時間にわたって比較的高い忠実度で量子状態を記憶することを可能にしている。

【0030】

本明細書において使用されるように、用語「量子ビット」は、２状態量子力学システムを備えているメモリ素子またはセルのことを意味している。適切な２状態量子力学システムの例は、それだけには限定されないが、（ｉ）１／２というスピンを有する粒子の２つのスピン状態と、（ｉｉ）原子の基底状態および励起状態と、（ｉｉｉ）単一のフォトンの２つの偏光状態と、（ｉｖ）ＦＱＨＥ（部分量子ホール効果）液滴のエッジ状態とを含む。量子ビット・アレイ１１０を実施するために使用され得る量子ビットの様々な追加の実施形態は、例えば、それら特許のすべてが、その全体が参照により本明細書に組み込まれている、米国特許第７，７３２，８０４号、ならびに米国特許出願公開第２００４／００００６６６号および第２０１３／０１０７６１７号の中で開示される。

【0031】

量子ビットの状態が測定され得る２つの状態は、基礎状態と称される。非エンタングル量子ビット状態は、基礎状態の線形重ね合わせである。マルチ量子ビット状態は、前者がエンタングルメント（Ｅｎｔａｎｇｌｅｍｅｎｔ，もつれ）を示すように形成され得る点で、古典的な多ビット状態とは異なる。エンタングル量子ビット状態は、単一の量子ビット基礎状態の簡単な積には分解されない可能性があるが、もっと正確に言えば、それは、単一の量子ビット基礎状態の異なる積の線形の組合せ、または重ね合わせとして表される可能性がある。ＱＳＲモジュール１３０は、その中で量子ビット状態におけるエラーを蓄積しないように量子ビット・アレイ１１０を効果的に保護するために、例えば、以下でさらに詳細に説明されるようにマルチ量子ビット状態のもつれた性質を使用するように構成されている。

【0032】

いくつかの実施形態によれば、量子ビット・アレイ１１０に記憶される各エンタングル量子ビット状態は、量子スタビライザ・コード、Ｑを使用して符号化される。長さｎと、次元ｋとの量子スタビライザ・コードＱは、複素空間Ｓ^Ｄの中の次元２^ｋの線形部分空間の上で、動作し、ここで、Ｄ＝２^ｎである。量子スタビライザ・コードＱの１つの表現は、基数（ｃａｒｄｉｎａｌｉｔｙ）｜Ｇ｜＝２^ｒ（ここで、ｒ＝ｎ−ｋ）のグループＧである。そのグループは、ｒ個のジェネレータを有しており、そこでは各ジェネレータは、おのおの２ｎビットの二値ベクトルｇ＝（ｇ_１，ｇ_２，．．．，ｇ_２ｎ−１，ｇ_２ｎ）である。本明細書においては、そのような２値ベクトルの２ｎビットは、ｎ個のビット対へとグループ分けされる。グループＧからの任意の２つのベクトルｇは、以下の制約条件、すなわち、
ｇ，ｇ’∈Ｇである場合、そのときにはｇ^＊ｇ’＝０
を満たし、式中で、^「＊」符号は、二値ベクトルｇおよびｇ’のシンプレクティック内積を示しており、このシンプレクティック内積は、ベクトルｇとｇ’との対応するビット対を混合している。例えば、以下の４つの二値ベクトルは、長さｎ＝５と、次元ｋ＝１との量子スタビライザ・コードＱを表すことができる。
ｇ_１＝（１０ ０１ ０１ １０ ００）
ｇ_２＝（１０ ００ １０ ０１ ０１）
ｇ_３＝（００ １０ ０１ ０１ １０）
ｇ_４＝（０１ １０ ００ １０ ０１） （１）

【0033】

ｗｔ（ｇ）と示されるベクトルｇの重みは、その中の非ゼロのビット対ｇ_２ｔ−１、ｇ_２ｔの数であり、ここで、ｔ＝１、．．．、ｎである。とりわけ、そのようなビットの対（ｇ_２ｔ−１，ｇ_２ｔ）は、ｇ_２ｔ−１とｇ_２ｔとのうちの少なくとも一方が、非ゼロである限りは、非ゼロであり、
ｗｔ（ｇ）＝｜｛ｇ_２ｔ−１，ｇ_２ｔ≠（０，０），ｔ＝１，．．．，ｎ｝｜ （２）
式中で、｜ｘ｜は、集合ｘの基数を示すものである。例えば、式（１）によって規定されるベクトルｇ_１の重みは、ｇ_１の中の５つのビット対のうちのただ１つが、００であるので、４（すなわち、ｗｔ（ｇ_１）＝４）である。

【0034】

ベクトルｇは、その重みｗｔ（ｇ）が、ベクトルの長さｎに比べて小さい（例えば、＜１０％）である場合、「スパース」ベクトルと称される。例えば、その重みｗｔ（ｇ）（＝３）が、その長さｎ（＝３３）よりもずっと小さいので、ベクトルｇ＝（００ ００ ００ ００ ００ ００ ００ １１ ００ ００ ００ ００ ００ ００ ００ ００ ００ ０１ ００ ００ ００ ００ ００ ００ ００ ００ ００ ０１ ００ ００ ００ ００ ００ ００）は、スパースである。グループＧが、ｒ個のスパース・ベクトルｇ_１，ｇ_２，．．．，ｇ_ｒから成る場合、そのときにはグループＧは、量子ＬＤＰＣ（低密度パリティ・チェック）コードを表す。いくつかの実施形態においては、メモリ・システム１００は、量子ＬＤＰＣコードを使用して生成されているエンタングル量子状態を記憶し、読み取り、また書き込むように構成されている。

【0035】

動作中に、ＱＳＲモジュール１３０は、量子ビット・アレイ１１０に記憶される異なるエンタングル量子状態を処理することを連続的に受けさせるように構成されている。異なるエンタングル量子状態に対応する量子ビットの組は、例えば、ラウンド・ロビン・シーケンスで、あらかじめ設定されたスケジュールに基づいて、一度に１つの組で、ＱＳＲモジュール１３０に対して転送されることもある。ＱＳＲモジュール１３０は、さらに、例えば、以下でさらに説明されるように、量子ビットのおのおのの受信された組がエラー訂正処理を受けるように構成されている。

【0036】

一実施形態においては、ＱＳＲモジュール１３０におけるエラー訂正処理は、（ｉ）エンタングル量子状態に対応する量子ビットの受信された組が、エラーを有するか否かを判定するステップと、（ｉｉ）エラーが検出される場合、そのときには検出されたエラーを訂正するように量子ビット状態を変更するステップとを実行する。今や、変更され、また推定されるようにエラー・フリー・エンタングル量子状態にある量子ビットの組は、量子ビット・アレイ１１０に対して転送して戻される。ＱＳＲモジュール１３０が、量子ビット状態にあるエラーを検出しない場合、そのときには対応するエンタングル量子状態は、エラー・フリーであるように推定され、また量子ビットの組は、量子ビット状態に対する変更なしに、量子ビット・アレイ１１０に対して転送して戻される可能性がある。

【0037】

一実施形態においては、ＱＳＲモジュール１３０は、図１に示されるように相互接続された量子ビット・バッファ１３４と、エラー検出回路１３８と、量子状態回復回路１４８とを備えている。量子ビット・バッファ１３４は、対応するエラー訂正処理の持続時間にわたって受信された量子ビットを保持するように構成された１つまたは複数の量子ビット・レジスタを備えている。エラー検出回路１３８は、エラー訂正処理についての上記で指定されたステップ（ｉ）を実施するように構成されている。量子状態回復回路１４８は、エラー訂正処理についての上記で指定されたステップ（ｉｉ）を実施するように、量子ビット・バッファ１３４において、エンタングル量子状態に作用するように構成されている。

【0038】

一実施形態においては、エラー検出回路１３８は、図１に示されるように、ＱＳＲモジュール１３０の中で、互いに結合され、また他の回路に結合されるシンドローム測定回路１４０と、デコーダ１４４とを含んでいる。

【0039】

シンドローム測定回路１４０は、シンドローム値の組の、量子ビット・バッファ１３４の中の符号化されたエンタングル量子状態についての冗長測定を実行するように構成された量子回路である。測定の下の符号化されたエンタングル量子状態は、量子スタビライザ・コードＱを使用して、最初に生成されている。この測定の結果は、Ｎ個の２進数値を含む二値ベクトルｖ＝（ｓ_１，．．．，ｓ_ｒ，ｐ_１，．．．，ｐ_Ｎ−ｒ）である。ベクトルｖの中の最初のｒ個の２進数値（ｓ_１，．．．，ｓ_ｒ）は、量子スタビライザ・コードＱに対応するシンドローム・ビット、例えば、シンドローム値を搬送する。ベクトルｖの中の次のＮ−ｒ個の２進数値（ｐ_１，．．．，ｐ_Ｎ−ｒ）は、シンドローム・ビットの測定において可能性のあるエラーに対して保護する助けを行うパリティ・ビットを搬送する。上記で既に示されるように、シンドローム測定回路１４０など、量子回路の中の量子ゲートは、比較的高い固有レベルのエラーを有しており、これは、誤りのあるシンドローム測定の確率が、それに応じて比較的高くなるようにさせる。それゆえに、シンドローム測定回路１４０は、ブロック・エラー訂正コードＣに従って、冗長測定を実行するように構成されている。この目的のために、シンドローム測定回路１４０は、２進数値ｓ_１、．．．、ｓ_ｒ、ｐ_１、．．．、ｐ_Ｎ−ｒのすべてが、正確に測定されるときに、生成された二値ベクトルｖが、ブロック・エラー訂正コードＣのコードワードであるようにさせる量子回路を含んでいる。本開示の一実施形態による、そのような量子回路の代表的な例は、図２Ａ〜２Ｃを参照して、以下でより詳細に説明される。

【0040】

シンドローム測定回路１４０によって生成されるベクトルｖが、ブロック・エラー訂正コードＣのコードワードである場合、そのときにはデコーダ１４４は、ベクトルｖを切り捨てて、パリティ値ｐ_１、．．．、ｐ_Ｎ−ｒを取り除き、また測定されたシンドローム値ｓ_１、．．．、ｓ_ｒを量子状態回復回路１４８に対して渡す。

【0041】

シンドローム測定回路１４０によって生成されるベクトルｖが、ブロック・エラー訂正コードＣの有効なコードワードではないことが決定される場合、そのときには２進数値ｓ_１、．．．、ｓ_ｒ、ｐ_１、．．．、ｐ_Ｎ−ｒは、正確に測定されていないものとして処理される。この場合には、デコーダ１４４は、測定されたベクトルｖに対応する最も可能性の高い有効なコードワードを決定するように、ブロック・エラー訂正コードＣに従って、測定されたベクトルｖを処理するように構成されている。本開示の一実施形態によるそのような処理の代表的な例は、図３および４を参照して以下で詳細に説明される。様々な代替的な実施形態によるそのような処理についての追加の例は、その全体が、参照により本明細書に組み込まれている本出願と同じ日付で出願され、また「ＳＹＮＤＲＯＭＥ ＯＦ ＤＥＧＲＡＤＥＤ ＱＵＡＮＴＵＭ ＲＥＤＵＮＤＡＮＣＹ ＣＯＤＥＤ ＳＴＡＴＥＳ」という名称の、Ａｌｅｘｅｉ Ａｓｈｉｋｈｍｉｎによる米国特許出願第１ｘ／ｘｘｘ，ｘｘｘ号、アトーニー・ドケット参照番号８１３４３７−ＵＳ−ＮＰの中で開示される。そのような処理の後に、デコーダ１４４は、決定された最も可能性の高いコードワードを切り捨て、またその対応する最も可能性の高いシンドローム値ｓ_１、．．．、ｓ_ｒを量子状態回復回路１４８に対して渡す。

【0042】

量子状態回復回路１４８は、デコーダ１４４から受信されるシンドローム値ｓ_１、．．．、ｓ_ｒを使用して、量子ビット・バッファ１３４に記憶されるエンタングル量子状態の中のエラーを（もしあれば）訂正する。より具体的には、デコーダ１４４から受信されるシンドローム値ｓ_１、．．．、ｓ_ｒが、すべてゼロである場合、そのときには量子ビット・バッファ１３４の中のエンタングル量子状態は、エラー・フリーであることが推定され、またエラー訂正は、量子状態回復回路１４８によってそれに対して実行されない。しかしながら、デコーダ１４４から受信されるシンドローム値ｓ_１、．．．、ｓ_ｒのうちのどれもがゼロでない場合、そのときには量子ビット・バッファ１３４の中のエンタングル量子状態は、エラーを有することが推定される。この場合には、量子状態回復回路１４８は、デコーダ１４４から受信されるシンドローム値ｓ_１、．．．、ｓ_ｒを使用して、対応する元のエンタングル量子状態が、これらのシンドローム値を戻したエンタングル量子状態へと変換されるようにさせている最も可能性の高いエラー・オペレータＥを決定する。Ｆｒａｎｋ Ｇａｉｔａｎによる「Ｑｕａｎｔｕｍ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ ａｎｄ Ｆａｕｌｔ Ｔｏｌｅｒａｎｔ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔｉｎｇ」という表題が付けられた書物、Ｔａｙｌｏｒ ＆ Ｆｒａｎｃｉｓ、２００８年は、本開示の一実施形態による量子状態回復回路１４８におけるこの決定のために使用され得る適切なアルゴリズムを開示している。Ｆｒａｎｋ Ｇａｉｔａｎによるこの書物は、その全体が参照により本明細書に組み込まれている。代替的な実施形態においては、量子スタビライザ・コードＱのシンドローム値ｓ_１、．．．、ｓ_ｒに基づいたエラー・オペレータＥの決定のための他の適切なアルゴリズムもまた、使用される可能性がある。

【0043】

一実施形態においては、エラー・オペレータＥは、正方複素値行列として表されることもある。エラー・オペレータＥに対応するエラーを訂正するために、量子状態回復回路１４８は、最初に、例えば、適切な従来の行列反転アルゴリズムを使用して、エラー・オペレータＥの逆元を見出すように構成されている。結果として生ずる逆行列は、Ｅ^−１と示される。Ｅ^−１に基づいて、次いで、量子状態回復回路１４８は、エラー・オペレータＥによって引き起こされるエラーを訂正する方法で、量子ビット・バッファ１３４の中に保持されるエンタングル量子状態を変更する刺激１５０を生成するように構成されている。エラー訂正が適切に実行される場合、そのときには量子ビット・バッファ１３４の中の訂正されたエンタングル量子状態は、すべてゼロのシンドロームを有する可能性が最も高いであろう。

【0044】

例証目的のために、またどのような暗に示される限定もなしに、いくつかの実施形態についての後続の説明は、以下の生成行列Ｇ（Ｃ）、すなわち、

【0045】

【数1】

を有するブロック・エラー訂正コードＣの一例を参照して与えられる。このブロック・エラー訂正コードは、ｒ＝４であり、またＮ＝１２であるコードの例である。このブロック・エラー訂正コードＣに対応するシンドローム測定回路１４０の一実施形態は、ベクトルｖ＝（ｓ_１，．．．，ｓ_４，ｐ_１，．．．，ｐ_８）を生成するように動作する。

【0046】

式（３）によって与えられるような、生成行列Ｇ（Ｃ）は、Ｇ（Ｃ）＝［Ｉ_４｜Ｐ］の形式を有しており、式中で、Ｉ_４は、４×４の恒等行列であり、またＰは、ブロック・エラー訂正コードＣに対応するｒ×（Ｎ−ｒ）二値行列であることに注意すべきである。行列Ｐは、以下では、パリティ・ビット生成部分行列と称される。この形式の生成行列Ｇ（Ｃ）に対応するパリティ・チェック行列、Ｈ（Ｃ）は、Ｈ（Ｃ）＝［Ｐ^Ｔ｜Ｉ_Ｎ−ｒ］の形式を有しており、式中で、Ｉ_Ｎ−ｒは、（Ｎ−ｒ）×（Ｎ−ｒ）恒等行列であり、またＰ^Ｔは、転置されたＰである。式（３）によって与えられる生成行列Ｇ（Ｃ）に対応するパリティ・チェック行列Ｈ（Ｃ）は、式（４）、すなわち、

【0047】

【数2】

によって与えられる。このパリティ・チェック行列Ｈ（Ｃ）は、シンドローム測定回路１４０によって生成されるベクトルｖのパリティ・ビットｐ_１、．．．、ｐ_８が、シンドローム・ビットｓ_１、．．．、ｓ_４との次の関係、すなわち、
ｐ_１＝ｓ_１＋ｓ_３
ｐ_２＝ｓ_２＋ｓ_３
ｐ_３＝ｓ_１＋ｓ_２
ｐ_４＝ｓ_１＋ｓ_２＋ｓ_４
ｐ_５＝ｓ_１＋ｓ_３＋ｓ_４
ｐ_６＝ｓ_３＋ｓ_４
ｐ_７＝ｓ_１＋ｓ_２＋ｓ_３＋ｓ_４
ｐ_８＝ｓ_２＋ｓ_４ （５）
を有するようにさせる。式（５）の中のすべての加算は、２を法として実行されることに注意すべきである。

【0048】

図２Ａ〜２Ｃは、本開示の一実施形態による、シンドローム測定回路１４０（図１）として使用され得るシンドローム測定回路２００のブロック図を示すものである。より詳細には、図２Ａは、シンドローム測定回路２００の全体的なブロック図を示すものである。図２Ｂは、シンドローム・ビットｓ_１の値を測定するように構成された回路２００の中のモジュール２１０_１のブロック図を示すものである。図２Ｃは、パリティ・ビットｐ_１の値を測定するように構成された回路２００の中のモジュール２１０_５のブロック図を示すものである。図２Ｂおよび２Ｃの中に示されるブロック図と、以下で提供される対応する説明とに基づいて、当業者なら、回路２００の中の残りの１０個のモジュール２１０のおのおのについてのブロック図を構成することができるであろう。シンドローム測定回路２００は、式（３）によって与えられる生成行列Ｇ（Ｃ）を有するブロック・エラー訂正コードＣに従って、測定を実行するように設計されている。

【0049】

図２Ａを参照すると、シンドローム測定回路２００は、量子ビットｑ_１〜ｑ_５の形で符号化されるエンタングル量子状態についてのシンドローム測定を実行するように構成されている。この測定は、ベクトルｖ＝（ｓ_１，．．．，ｓ_４，ｐ_１，．．．，ｐ_８）を生成することにより実行される。ベクトルｖの各成分は、測定モジュール２１０_１〜２１０_１２のうちの対応する１つによって生成され、そこでは、測定モジュール２１０_１〜２１０_４は、それぞれ、ベクトル成分ｓ_１〜ｓ_４を生成するように構成されており、また測定モジュール２１０_５〜２１０_１２は、それぞれ、ベクトル成分ｐ_１〜ｐ_８を生成するように構成されている。

【0050】

測定モジュール２１０_１〜２１０_４のおのおのは、量子ビットｑ_１〜ｑ_５のエンタングル量子状態についての測定を実行することによりシンドローム値ｓ_１〜ｓ_４のうちのそれぞれ１つを生成するように構成されており、この測定は、量子スタビライザ・コードＱを表す二値ベクトルｇのうちのそれぞれ１つに基づいたものである。図２Ａ〜２Ｃに示される実施形態では、これらの二値ベクトルは、式（１）によって与えられるベクトルｇ_１〜ｇ_４である。測定モジュール２１０_５〜２１０_１２のおのおのは、量子ビットｑ_１〜ｑ_５のエンタングル量子状態についての測定を実行することにより、パリティ値ｐ_１〜ｐ_８のうちのそれぞれ１つを生成するように構成されており、この測定は、二値ベクトルｆ_１〜ｆ_８のうちのそれぞれ１つに基づいている。二値ベクトルｆ_１〜ｆ_８は、二値ベクトルｇの対応する線形の組合せが量子スタビライザ・コードＱを表すように、ブロック・エラー訂正コードＣの中で実施されるパリティ・チェックに基づいて、生成される。例えば、式（３）によって与えられる生成行列Ｇ（Ｃ）を有するブロック・エラー訂正コードＣでは、二値ベクトルｆ_１〜ｆ_８は、次式、すなわち、
ｆ_１＝ｇ_１＋ｇ_３
ｆ_２＝ｇ_２＋ｇ_３
ｆ_３＝ｇ_１＋ｇ_２
ｆ_４＝ｇ_１＋ｇ_２＋ｇ_４
ｆ_５＝ｇ_１＋ｇ_３＋ｇ_４
ｆ_６＝ｇ_３＋ｇ_４
ｆ_７＝ｇ_１＋ｇ_２＋ｇ_３＋ｇ_４
ｆ_８＝ｇ_２＋ｇ_４ （６）
のように、式（６）によって表される。また式（５）と（６）との間の類似性にも注意すべきである。

【0051】

図２Ｂは、本開示の一実施形態による測定モジュール２１０_１のブロック図を示すものである。測定モジュール２１０_１は、ベクトルｖについてのシンドローム値を生成するように構成された測定モジュールの一例である。より詳細には、測定モジュール２１０_１は、上記で説明された量子スタビライザ・コードＱ（式（１）を参照）の二値ベクトルｇ_１＝（１０ ０１ ０１ １０ ００）によって規定される結合に基づいて、量子ビットｑ_１〜ｑ_５のエンタングル量子状態を補助的量子ビットの基準状態に結合することによって形成される状態を測定するように構成されている。補助的量子ビットは、当技術分野において知られているように、特定のあらかじめ選択された量子状態の中にあるように準備される基準量子ビットである。

【0052】

測定モジュール２１０_１は、すべてが図２Ｂに示されるように構成される、４つの量子アダマール・ゲートＨまたは

【0053】

【数3】

と、４つの量子ＣＮＯＴゲート

【0054】

【数4】

と、４つの量子測定ゲートＭとを備えている。当業者なら、量子アダマール・ゲートと、量子ＣＮＯＴゲートと、量子測定ゲートとは、ユニバーサル量子ゲートの組からの基本的量子ゲートであることを認識することになり、このユニバーサル量子ゲートの組は、量子回路の構成において従来から使用されている。そのような基本的量子ゲートの説明は、例えば、（ｉ）Ａ．Ｂａｒｅｎｃｏ他、「Ｅｌｅｍｅｎｔａｒｙ Ｇａｔｅｓ ｆｏｒ Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔａｔｉｏｎ」、Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ａ、１９９５年、５２巻、３４５７〜３４６７頁と、（ｉｉ）Ｇｏｏｎｇ Ｃｈｅｎ他による書物、「ＱＵＡＮＴＵＭ ＣＯＭＰＵＴＩＮＧ ＤＥＶＩＣＥＳ：ＰＲＩＮＣＩＰＬＥＳ， ＤＥＳＩＧＮＳ， ＡＮＤ ＡＮＡＬＹＳＩＳ」、ＣＲＣ Ｐｒｅｓｓ、２００７年と、（ｉｉｉ）Ｍ．ＮｉｅｌｓｅｎおよびＩ．Ｃｈｕａｎｇによる書物、「Ｑｕａｎｔｕｍ Ｃｏｍｐｕｔａｔｉｏｎ ａｎｄ Ｑｕａｎｔｕｍ Ｉｎｆｏｒｍａｔｉｏｎ」、Ｃａｍｂｒｉｄｇｅ Ｕｎｉｖｅｒｓｉｔｙ Ｐｒｅｓｓ、２０００年との中で見出される可能性があり、これらの文献のすべては、それらの全体が参照により本明細書に組み込まれている。量子アダマール・ゲートと、量子ＣＮＯＴゲートとの追加の説明は、例えば、Ｆｒａｎｋ Ｇａｉｔａｎによる上記で引用された書物と、Ａｌｅｘｅｉ Ａｓｈｉｋｈｍｉｎによる上記で引用された米国特許出願（アトーニー・ドケット参照番号８１３４３７−ＵＳ−ＮＰ）との中で見出される可能性がある。

【0055】

ｇ_１の中の第１のビット対は、１０である。それに応じて、測定モジュール２１０_１は、アダマール・ゲートと、ＣＮＯＴゲートとを経由して、量子ビットｑ_１と、補助的量子ビットとを結合するように構成されている。ｇ_１の中の第２のビット対は、０１である。それに応じて、測定モジュール２１０_１は、ＣＮＯＴゲートを経由して、量子ビットｑ_２と、補助的量子ビットとを結合するように構成されているが、アダマール・ゲートは使用されていない。ｇ_１の中の第３のビット対は、再び０１である。それに応じて、測定モジュール２１０_１は、量子ビットｑ_２のそれと類似した方法で、量子ビットｑ_３と、補助的量子ビットとを結合するように構成されている。ｇ_１の中の第４のビット対は、再び０１である。それに応じて、測定モジュール２１０_１は、量子ビットｑ_１のそれと類似した方法で、量子ビットｑ_４と、補助的量子ビットとを結合するように構成されている。ｇ_１の中の第５のビット対は、００である。それに応じて、測定モジュール２１０_１は、量子ビットｑ_５と、補助的量子ビットとを結合することはない。

【0056】

測定モジュール２１０_１の中の各量子測定ゲートＭは、（ｉ）その入力ポート（図２Ｂの中のゲートの左側に位置している）に対して適用される量子ビット状態を測定し、また（ｉｉ）その測定に基づいて、その出力ポート（図２Ｂの中のゲートの右側に位置している）において対応する電気出力信号２０８_ｉ（ｉ＝１、２、３、４）を生成するように構成されている。次いで、各量子測定ゲートＭは、電気出力信号２０８_１〜２０８_４を受信するように接続されたパリティ論理回路２１２に対して電気出力信号２０８_ｉを印加する。

【0057】

一実施形態においては、パリティ論理回路２１２は、信号２０８_１〜２０８_４のおのおのをスライスするように構成されており、それによってそれらのおのおのをそれぞれの２進数値（０または１）へと変換している。パリティ論理回路２１２は、さらに、（ｉ）信号２０８_１〜２０８_４から生成されるゼロの数が偶数である場合に２進数「０」を出力し、また（ｉｉ）信号２０８_１〜２０８_４から生成されるゼロの数が奇数である場合に２進数「１」を出力するように構成されている。事実上、パリティ論理回路２１２の後者の機能は、従来の４入力の排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ−ＯＲ）ゲートの機能と同じである。

【0058】

代替的な一実施形態においては、パリティ論理回路２１２は、ソフト出力検出器（図２Ｂの中には明示的に示されてはいない）を含んでいる。より詳細には、この実施形態においては、信号２０８_１〜２０８_４をシンドローム・ビットｓ_１についての「ハード」２進数値（０または１）へと変換する代わりに、パリティ論理回路２１２は、ソフト出力検出器を使用して、信号２０８_１〜２０８_４を、シンドローム・ビットｓ_１を表す対数尤度比（ＬＬＲ）の値へと変換する。可能性のある一実施形態においては、ＬＬＲ値は、（ｉ）シンドローム・ビットｓ_１のハード値に関する検出器の最良の推測を表す符号ビットと、（ｉｉ）ハード値の形で検出器の信頼度を表す１つまたは複数の大きさビットとを含む。例えば、パリティ論理回路２１２は、５ビットのＬＬＲ値を出力するように構成されていることもあり、ここでは、最上位ビットは、符号ビットであり、また４つの最下位ビットは、信頼度ビットである。例として、また限定することなしに、０００００という５ビットのＬＬＲ値は、最小信頼度を有する０というハード値を示しているが、０１１１１という５ビットのＬＬＲ値は、最大信頼度を有する０というハード値を示している。信頼度ビットについての中間の値（例えば、００００と、１１１１との間の）は、中間の信頼度レベルを表す。同様に、１０００１という５ビットのＬＬＲ値は、最小信頼度を有する１というハード値を示しているが、１１１１１という５ビットのＬＬＲ値は、最大信頼度を有する１というハードの決定を示しており、そこでは、１００００という２進数値は、通常は使用されていない。ビットの他の数と、信頼度レベルの他の表現とが、代わりに同様に使用される可能性もある。

【0059】

一実施形態においては、パリティ論理回路２１２の中のソフト出力検出器は、おのおのが信号２０８_１〜２０８_４のうちのそれぞれ１つに基づいている、４つの中間のＬＬＲ値を生成するように構成されている。次いで、パリティ論理回路２１２は、例えば、ソフト入力／ソフト出力（ＳＩＳＯ：ｓｏｆｔ−ｉｎｐｕｔ／ｓｏｆｔ−ｏｕｔｐｕｔ）ＸＯＲゲートを使用して、これら４つの中間のＬＬＲ値を処理し、それによってそれらを、シンドローム・ビットｓ_１を表す対応するＬＬＲ値へと変換している。

【0060】

一般に、パリティ論理回路２１２の中のソフト出力検出器によって生成される中間のＬＬＲ値は、対応する量子ビット測定経路の中の量子ゲートのタイプ及びその数に依存する。例えば、量子ビットｑ_１についての量子ビット測定経路は、３つの量子ゲートを、すなわち、量子アダマール・ゲートＨと、量子ＣＮＯＴゲート

【0061】

【数5】

と、量子測定ゲートＭと、を含む。結果として、量子ビットｑ_１（Ｐ_ｅｒｒ（ｑ_１））に対応する誤りのある測定の対応する確率は、例えば、以下、すなわち、
Ｐ_ｅｒｒ（ｑ_１）≒１−（１−ｐ_Ｈ）×（１−ｐ_ＣＮＯＴ）×（１−ｐ_Ｍ） （７）
のような、ｑ_１−測定経路の内部の３つの個別の量子ゲートの中のエラーの確率を使用して表現される可能性があり、式中で、ｐ_Ｈ、ｐ_ＣＮＯＴ、ｐ_Ｍは、ｑ_１−測定経路の中の、それぞれ量子アダマール・ゲートＨと、量子ＣＮＯＴゲート

【0062】

【数6】

と、量子測定ゲートＭとの中のエラーの確率である。一実施形態においては、パリティ論理回路２１２の中のソフト出力検出器は、当技術分野において知られているように、信号２０８_１に対応するＬＬＲ値の信頼度ビットへとエラーのこの確率を変換するように構成されている可能性がある。

【0063】

別の例として、量子ビットｑ_２についての量子ビット測定経路は、２つの量子ゲートを、すなわち、量子ＣＮＯＴゲート

【0064】

【数7】

と、量子測定ゲートＭとを含んでいる。結果として、量子ビットｑ_２（Ｐ_ｅｒｒ（ｑ_２））に対応する誤りのある測定の対応する確率は、これら２つの個別の量子ゲートの中のエラーの確率を使用して、表現される可能性がある。パリティ論理回路２１２の中のソフト出力検出器は、同様に、信号２０８_２に対応するＬＬＲ値の信頼度ビットへとエラーのこの特定の確率を変換するように構成されている可能性がある。

【0065】

式（８）は、測定モジュール２１０_１が、シンドローム・ビットｓ_１の誤りのあるハード値を生成する確率（Ｐ_ｅｒｒ（ｇ_１））についての近似的な表現、すなわち、

【0066】

【数8】

を与えており、式中で、ｐ_ｑｇは、測定モジュール２１０_１の中の個別の量子ゲート（任意のタイプの）におけるエラーの平均の確率であり、またｗｔ（ｇ_１）は、二値ベクトルｇ_１、すなわち、測定モジュール２１０_１において実行される測定に対応する上記で説明された量子スタビライザ・コードＱの二値ベクトルの重みである。一実施形態においては、パリティ論理回路２１２は、ＳＩＳＯ ＸＯＲゲートの中の中間のＬＬＲ値の上記で述べられた処理に基づくのではなくて、式（８）に基づいて、シンドローム・ビットｓ_１を表すＬＬＲ値の信頼度ビットを生成するように構成されている可能性がある。

【0067】

図２Ｃは、本開示の一実施形態による測定モジュール２１０_５のブロック図を示すものである。測定モジュール２１０_５は、ベクトルｖについてのパリティ・ビット値を生成するように構成された測定モジュールの一例である。より詳細には、測定モジュール２１０_５は、二値ベクトルｆ_１＝（１０ １１ ００ １１ １０）（式（６）を参照）によって規定される結合に基づいて、量子ビットｑ_１〜ｑ_５のエンタングル量子状態を補助的量子ビットの基準状態に結合することにより形成される状態を測定するように構成されている。

【0068】

ｆ_１の中の第１のビット対は、１０である。それに応じて、測定モジュール２１０_５は、アダマール・ゲートと、ＣＮＯＴゲートとを経由して、量子ビットｑ_１と、補助的量子ビットとを結合するように構成されている。ｆ_１の中の第２のビット対は、１１である。それに応じて、測定モジュール２１０_５は、アダマール・ゲート

【0069】

【数9】

と、ＣＮＯＴゲートとを経由して、量子ビットｑ_２と、補助的量子ビットとを結合するように構成されている。ｆ_１の中の第３のビット対は、００である。それに応じて、測定モジュール２１０_５は、量子ビットｑ_３と、補助的量子ビットとを結合することはない。ｆ_１の中の第４のビット対は、この場合にも１１である。それに応じて、測定モジュール２１０_５は、量子ビットｑ_２のそれと類似した方法で、量子ビットｑ_４と、補助的量子ビットとを結合するように構成されている。ｆ_１の中の第５のビット対は、１０である。それに応じて、測定モジュール２１０_５は、量子ビットｑ_１のそれに類似した方法で、量子ビットｑ_５と、補助的量子ビットとを結合するように構成されている。測定モジュール２１０_５の中の量子測定ゲートＭと、パリティ論理回路２１２とは、測定モジュール２１０_１（図２Ｂ）の中のそれらと同様に動作する。

【0070】

当業者なら、例えば、式（７）と、（８）とをそれぞれ、例として使用して、測定モジュール２１０_５の中のパリティ論理回路２１２のソフト出力の実施形態について、どのようにして、（Ｐ_ｅｒｒ（ｑ_ｋ））（式中で、ｋ＝１、２、．．．、５）と、（Ｐ_ｅｒｒ（ｆ_１））とについての適切な表現を構成すべきかを理解するであろう。当業者なら、さらに、異なる測定モジュール２１０_ｊ（ｊ＝１、２、．．．、１２）に対応するエラーの確率についての表現が、上流の量子回路の中のそれぞれの量子ビット・ラインの上に配置される量子ゲートのタイプと、数とに依存する可能性もあることも理解するであろう。例えば、測定モジュール２１０_３（図２Ａ参照）に対応するエラーの確率についての表現は、測定モジュール２１０_１と、２１０_２との中のそれぞれの量子ビット・ラインの上に配置される量子ゲートのタイプ及びその数に依存する可能性がある。測定モジュール２１０_６（図２Ａ参照）に対応するエラーの確率についての表現は、測定モジュール２１０_１から２１０_５などの中のそれぞれの量子ビット・ラインの上に配置される量子ゲートのタイプ及びその数に依存する可能性がある。

【0071】

様々な代替的な実施形態による、動作する量子スタビライザ・コードＱと、ブロック・エラー訂正コードＣとに基づいた測定モジュール２１０_１〜２１０_１２をどのようにして構成すべきかについてのさらなる詳細は、例えば、上記で引用されたＡｌｅｘｅｉ Ａｓｈｉｋｈｍｉｎによる米国特許出願（アトーニー・ドケット参照番号８１３４３７−ＵＳ−ＮＰ）において見出される可能性がある。

【0072】

図３は、本開示の一実施形態による、デコーダ１４４（図１）の中で使用され得るメッセージ・パッシング復号アルゴリズムに対応する二部グラフ３００を示すものである。より詳細には、二部グラフ３００は、式（４）によって与えられるパリティ・チェック行列Ｈ（Ｃ）に対応する。したがって、二部グラフ３００に基づいたメッセージ・パッシング復号アルゴリズムを使用して、シンドローム測定回路２００（図２Ａ）によって生成されるベクトルｖ＝（ｓ_１，．．．，ｓ_４，ｐ_１，．．．，ｐ_８）における測定エラーを訂正することができる。さらに、二部グラフ３００の説明は、図４を参照して以下で与えられる。

【0073】

図４は、本開示の一実施形態による、デコーダ１４４（図１）の中で使用され得る復号方法４００を示すものである。方法４００は、ベクトル成分が、例えば、上記で説明されるように、測定モジュール２１０_１〜２１０_１２（図２Ａ〜２Ｃを参照）の中のそれぞれのパリティ論理回路２１２によって生成されるＬＬＲ値であるベクトルｖを受信するように構成されたデコーダ１４４の一実施形態の中で、使用される可能性がある。提供された説明に基づいて、当業者なら、異なるブロック・エラー訂正コードＣおよび／または異なる量子スタビライザ・コードＱと互換性のある代替的な一実施形態のために、どのようにして復号方法４００を修正すべきかを理解するであろう。

【0074】

方法４００は、ブロック・エラー訂正コードＣのコードワードｃ＝（ｃ_１，ｃ_２，ｃ_３，．．．，ｃ_Ｎ）の中の与えられたビットｃ_ｉが、シンドローム測定回路２００（図２Ａ）から受信される特定のベクトルｖに基づいて、１（または０）に等しいという事後確率を計算することを対象としている。対応するＬＬＲ値、Ｌ（ｃ_ｉ）は、式（９）、すなわち、
Ｌ（ｃ_ｉ）＝ｌｏｇ（Ｐｒ（ｃ_ｉ＝０｜ｖ）／Ｐｒ（ｃ_ｉ＝１｜ｖ）） （９）
によって与えられ、式中で、Ｐｒ（）は、括弧（）の中の状態についての事後確率を示している。方法４００は、ブロック・エラー訂正コードＣの二部グラフ、例えば、二部グラフ３００（図３）に基づいた反復メッセージ・パッシング復号アルゴリズムに依存している。このアルゴリズムによれば、二部グラフの中の可変ノードは、１つのタイプのプロセッサを表しており、二部グラフの中のチェック・ノードは、別のタイプのプロセッサを表し、また可変ノードと、チェック・ノードとの間のエッジは、メッセージ経路を表す。

【0075】

方法４００のステップ４０２において、二部グラフの可変ノードは、量子ビット・バッファ１３４（図１）に保持されるエンタングル量子状態のシンドロームを測定するプロセスにおいて、シンドローム測定回路１４４（図１）または２００（図２Ａ）によって生成されるＬＬＲ値を受信することにより、例えば、図３において示されるように、初期化される。一実施形態においては、この初期化についての様々なＬＬＲ値は、例えば、以下のように、すなわち、
Ｌ（ｓ_ｉ）＝ｌｏｇ（（１−Ｐ_ｅｒｒ（ｇ_ｉ））／Ｐ_ｅｒｒ（ｇ_ｉ））、ｓ’_ｉ＝０である場合 （１０ａ）
Ｌ（ｓ_ｉ）＝−ｌｏｇ（（１−Ｐ_ｅｒｒ（ｇ_ｉ））／Ｐ_ｅｒｒ（ｇ_ｉ））、ｓ’_ｉ＝１である場合 （１０ｂ）
Ｌ（ｐ_ｊ）＝ｌｏｇ（（１−Ｐ_ｅｒｒ（ｆ_ｊ））／Ｐ_ｅｒｒ（ｆ_ｊ））、ｐ’_ｊ＝０である場合 （１０ｃ）
Ｌ（ｐ_ｊ）＝−ｌｏｇ（（１−Ｐ_ｅｒｒ（ｆ_ｊ））／Ｐ_ｅｒｒ（ｆ_ｊ））、ｐ’_ｊ＝１である場合 （１０ｄ）
のように式（１０ａ）〜（１０ｄ）に基づいて計算され、式中で、ｉ＝１、２、．．．、ｒであり、ｊ＝１、２、．．．、Ｎ−ｒであり、Ｐ_ｅｒｒ（ｇ_ｉ）は、対応する測定モジュール２１０が、シンドローム・ビットｓ_ｉの誤りのあるハード値ｓ’_ｉを生成する確率であり、またＰ_ｅｒｒ（ｆ_ｊ）は、対応する測定モジュール２１０が、パリティ・ビットｐ_ｊの誤りのあるハード値ｐ’_ｊを生成する確率である。様々な実施形態においては、Ｐ_ｅｒｒ（ｇ_ｉ）と、Ｐ_ｅｒｒ（ｆ_ｊ）との値は、例えば、式（７）に基づいて、または式（８）に基づいて計算される可能性がある。Ｐ_ｅｒｒ（ｇ_ｉ）と、Ｐ_ｅｒｒ（ｆ_ｊ）との値を計算するための他の適切な方法もまた、使用される可能性がある。

【0076】

ステップ４０４において、二部グラフの中の可変ノードの各プロセッサは、それぞれのチェック・ノードから対応するメッセージ経路を経由して受信されるその入力メッセージを処理する。ステップ４０４の第１の発生においては、メッセージがチェック・ノードからまだ受信されていないときに、ステップ４０２の初期のＬＬＲ値が、入力メッセージの代わりに使用されることに注意すべきである。受信された入力メッセージに基づいて、可変ノードのプロセッサのおのおのは、その中のそれぞれのＬＬＲ値をアップデートし、それぞれのチェック・ノードについての出力メッセージを生成し、また二部グラフの中の対応するメッセージ経路を経由して、これらのメッセージを送信する。送信されたメッセージの中の情報は、ｌｏｇ（Ｐｒ（ｃ_ｉ＝０｜ｍ_ｉ）／Ｐｒ（ｃ_ｉ＝１｜ｍ_ｉ））の値を含むことができ、式中で、ｍ_ｉは、ｉ−番目の可変ノードによって受信される入力メッセージの組を示している。他の関連のある情報は、当技術分野において知られているように、同様に通信されることもある。

【0077】

ステップ４０６において、二部グラフの中のチェック・ノードの各プロセッサは、それぞれの可変ノードから対応するメッセージ経路を経由して受信されるその入力メッセージを処理する。受信された入力メッセージに基づいて、チェック・ノードのプロセッサのおのおのは、可変ノードのそれぞれのプロセッサについての出力メッセージを生成し、また二部グラフの中の対応するメッセージ経路を経由してこれらのメッセージを送信する。送信されたメッセージの中の情報は、ｌｏｇ（Ｐｒ（チェックが満たされる｜Ｍ_ｊ）／Ｐｒ（チェックが満たされない｜Ｍ_ｉｊ））の値を含むことができ、式中で、Ｍ_ｊは、ｊ−番目のチェック・ノードによって受信される入力メッセージの組を示している。他の関連のある情報は、当技術分野において知られているように、同様に通信されることもある。

【0078】

ステップ４０８において、反復停止判断基準は、デコーダ、例えばデコーダ１４４（図１）によってチェックされる。様々な実施形態においては、停止判断基準は、反復の指示された最大数が実行されているとき、またはｃ’Ｈ^Ｔ（Ｃ）＝０であるときに、満たされる可能性があり、式中で、ｃ’は、暫定的に復号されたコードワードであり、またＨ^Ｔ（Ｃ）は、ブロック・エラー訂正コードＣ（例えば、式（４）を参照）の転置されたパリティ・チェック行列である。いくつかの実施形態においては、１つまたは複数の代替的な、かつ／または追加の停止状態が、使用される可能性もある。反復停止判断基準が満たされない場合、そのときには方法４００の処理は、ステップ４０４へと向けて戻される。反復停止判断基準が、満たされる場合、そのときには方法４００の処理は、ステップ４１０へと向けられる。

【0079】

ステップ４１０において、現在のＬＬＲ値、Ｌ（ｓ_１）からＬ（ｓ_ｒ）の符号ビットは、可変ノードのプロセッサから読み取られ、また測定されたシンドローム・ベクトルＳ＝（ｓ_１，．．．，ｓ_ｒ）として量子状態回復回路１４８に対して提示される。既に上記で示されているように、量子状態回復回路１４８は、受信された測定されたシンドローム・ベクトルＳを使用して、量子ビット・バッファ１３４の中に保持されるエンタングル量子状態の中のエラーを（もしあれば）訂正するための適切な刺激を生成する。

【0080】

そのようなメッセージ・パッシング復号アルゴリズムを実施する追加の例と、デコーダ１４４のために有用な対応する回路とは、例えば、それらの全体が、その全体が参照により本明細書に組み込まれている米国特許第８，３２７，２１５号と、第７．８０５，６５４号と、第７，７９３，２０１号と、第７，６７６，７３４号と、第７，５１９，８９８号と、第７，３７３，５８１号との中で開示される。当業者なら、これらの特許に基づいて、デコーダ１４４と、方法４００とについての様々な代替的な実施形態をどのようにして作り、また使用すべきかを理解するであろう。関連のある文献においては、デコーダ１４４における使用のために適切である可能性のあるいくつかのメッセージ・パッシング復号アルゴリズムは、和積アルゴリズム（ｓｕｍ−ｐｒｏｄｕｃｔ ａｌｇｏｒｉｔｈｍｓ）または確率伝搬アルゴリズム（ｂｅｌｉｅｆ−ｐｒｏｐａｇａｔｉｏｎ ａｌｇｏｒｉｔｈｍｓ）と称されることもあることにも注意すべきである。

【0081】

いくつかのブロック・エラー訂正コードＣの使用は、メモリ・システム１００についての、他の使用よりも良い性能をもたらすことを、認識すべきである。ブロック・エラー訂正コードＣをよりよく実行することについてのあるものは、スパース（Ｓｐａｒｓｅ、例えば、低密度の）生成行列Ｇ（Ｃ）＝［Ｉ_ｒ｜Ｐ］（また式（３）を参照）を使用して構成される可能性がある。生成行列Ｇ（Ｃ）が、スパースであるためには、対応するパリティ・ビット生成部分行列Ｐは、同様にスパースである必要がある。スパースなＰでは、代表的なパリティ・ビット、ｐ_ｊ＝ｓ_ｉ１＋ｓ_ｉ２＋．．．＋ｓ_ｉｔは、シンドローム・ビットの比較的小さな数（ｔ）の和であり、ここで、ｔ＜＜ｒである。この特性はまた、ブロック・エラー訂正コードＣに対応する二値ベクトルｆ_ｊ（＝ｇ_ｉ１＋ｇ_ｉ２＋．．．＋ｇ_ｉｔ）が、比較的小さな重み、ｗｔ（ｆ_ｊ）（また式（２）および（６）を参照）を有することも意味している。後者の陳述は、以下の重みの特性に、すなわち、
ｗｔ（ｆ_ｊ）≦ｗｔ（ｇ_ｉ１）＋ｗｔ（ｇ_ｉ２）＋．．．＋ｗｔ（ｇ_ｉｔ） （１１）
に起因して、真である。一実施形態においては、スパース生成行列Ｇ（Ｃ）を有する上記で説明されたブロック・エラー訂正コードＣは、低密度の生成行列（ＬＤＧＭ）コードとすることができる。ＬＤＧＭコードは、ＬＤＰＣコードのサブファミリーである。代替的な一実施形態においては、メモリ・システム１００において使用される量子スタビライザ・コードは、第１のＬＤＰＣコードとすることができるが、ブロック・エラー訂正コードＣは、第１のＬＤＰＣコードとは異なる第２のＬＤＰＣコードである。一実施形態においては、生成行列Ｇ（Ｃ）の中の各列は、（Ｎ−ｒ）の１０％よりも小さい重みを有する。

【0082】

式（１１）と、式（８）とは、スパース・パリティ・ビット生成部分行列Ｐを有するブロック・エラー訂正コードＣが、Ｐ_ｅｒｒ（ｆ_ｊ）の比較的小さな値を有することを意味している。Ｐ_ｅｒｒ（ｆ_ｊ）の比較的小さな値は、さらに、シンドローム測定回路１４０（図１）の対応する実施形態における比較的高精度のシンドローム測定値とすることができる。

【0083】

本開示の一実施形態によれば、スパース・パリティ・ビット生成部分行列Ｐを有するブロック・エラー訂正コードＣは、例えば、それらの両方が、それらの全体が参照により本明細書に組み込まれている、米国特許第７，２５１，７６９号と、第７，７５１，４９１号との中で一般的に概説されるＥＸＩＴ−関数アプローチを使用して、メモリ・システム１００における使用のために改善されることもある。とりわけ、ＥＸＩＴ−関数アプローチを使用して、最適化問題を定式化することができ、この最適化問題の問題解決手法は、設計下のメモリ・システム１００の特定の一実施形態のために比較的最適であるブロック・エラー訂正コードＣを構成するために、メモリ・システム１００の設計者によって使用される可能性がある。本開示の一実施形態による、この最適化問題の１つの可能性のある定式化が、以下で提供される。当業者なら、例えば、適切な計算ツールを使用して、この最適化問題をどのようにして数値的に解決すべきかを簡単に理解するであろう。

【0084】

本発明者等の目標は、パリティ・チェック行列Ｈ（Ｃ）＝［Ｐ^Ｔ｜Ｉ_Ｎ−ｒ］を構成することであり、このパリティ・チェック行列においては、転置されたパリティ・ビット生成部分行列Ｐ^Ｔの中のすべての行は、同じ一定の重み、ｍを有する。これは、対応する二部グラフ（二部グラフ３００、図３など）においては、すべてのチェック・ノードは、同じ次数、ｍ＋１を有することを意味している。比較のために、二部グラフ３００の中の可変ノードの次数は、一定ではなくて、１から５まで変化する。Ｐ^Ｔは、ｒ個の列と、（Ｎ−ｒ）個の行とを有することを思い出して欲しい。

【0085】

ＥＸＩＴ−関数分析は、Ｎと、ｍと、ｒという値の間の以下の関係を、すなわち、

【0086】

【数10】

を与えており、式中でｃ_ｉ値の組は、Ｐ^Ｔの中の列の重み分布を表し、各個別のｃ_ｉの値は、重みｉの列の中で発生する「１」についての部分であり、またｄは、Ｐ^Ｔの中の最大の列の重みである。シンドローム測定回路２００（図２Ａ）などの量子回路の性質に起因して、他の関連のある性能判断基準もまた満たされることを仮定すると、例えば、できるだけ小さなＮの値を保持しようと試みるＮについての比較的小さな値を有することが、有利である。実際には、Ｎの値は、異なる実施形態においてはかなり変化する可能性があり、また約１０と、約１０^５との間の任意の値を有することができる。式（１２）を使用して、対応する最適化問題は、以下の制約条件、すなわち、

【0087】

【数11】

を受ける次式、すなわち、

【0088】

【数12】

のように定式化される可能性があり、式中で、

【0089】

【数13】

は、二部グラフの可変ノードにおける処理を説明するＥＸＩＴ関数であり、

【0090】

【数14】

は、二部グラフのチェック・ノードにおける処理を説明するＥＸＩＴ関数であり、

【0091】

【数15】

は、対応する逆関数を示しており、また

【0092】

【数16】

は、

【0093】

【数17】

の状態によって規定される。頭字語ＥＸＩＴは外因性情報転送（ＥＸｔｒｉｎｓｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｒａｎｓｆｅｒ）を表す。式（１４）によって表される制約条件は、実際には、引き数ｘの指定された範囲にわたって交差しない２つのＥＸＩＴ関数を必要とする。

【0094】

量子スタビライザ・コードＱ（式（１）を参照）を表すｒ個の二値ベクトルｇ_ｊのおのおのが、同じ重みｗｔ（ｇ_ｊ）＝ｗ_ｉ（式（２）を参照）を有する場合、そのときには確率Ｐ_ｅｒｒ（ｇ_ｊ）はまた、同じ値Ｐ_ｅｒｒ（ｇ_ｊ）＝Ｐ_１（式（８）を参照）を有する。Ｐ_１の値は、シンドローム測定回路１４０（図１）や２００（図２Ａ）など、対応する量子測定回路の特定の実現に依存しており、また式（８）を使用して、推定される可能性がある。さらに、この場合には、二値ベクトルｇ_ｊの線形の組合せとしてＰ^Ｔに基づいて生成される二値ベクトルｆ_ｊはまた、同じ重みｗ_２＝ｍｗ_１を近似的に有している。結果として、確率Ｐ_ｅｒｒ（ｆ_ｊ）は、同様に、式（８）に類似した式を使用して推定され得る同じ値Ｐ_ｅｒｒ（ｆ_ｊ）＝Ｐ_２を近似的に有する。

【0095】

ＥＸＩＴ関数

【0096】

【数18】

は、式（１５）、すなわち、

【0097】

【数19】

によって与えられるように、複数のＥＸＩＴ関数

【0098】

【数20】

の線形の組合せであり、式中で、

【0099】

【数21】

は、対応する二部グラフにおいて次数ｔの可変ノードのＥＸＩＴ関数を示しており、またＩ_Ａは、二部グラフにおいてエッジに沿って渡されるメッセージの中に含まれるコードワード（ｓ_１，．．．，ｓ_ｒ，ｐ_１，．．．，ｐ_Ｎ−ｒ）のビットについての平均外因性情報である。ＥＸＩＴ関数

【0100】

【数22】

は、次のように、すなわち、

【0101】

【数23】

のように、Ｐ_１の値を使用して、順に近似される可能性があり、式中で、

【0102】

【数24】

であり、

【0103】

【数25】

であり、
ｖ＝（ｔ−１）ｖｏであり、また
ｖは、

【0104】

【数26】

である。

【0105】

ＥＸＩＴ関数

【0106】

【数27】

は、次のように、すなわち、

【0107】

【数28】

のように、Ｐ_２の値を使用して、近似される可能性があり、式中で、

【0108】

【数29】

であり、また
ｖは、

【0109】

【数30】

によって規定される。

【0110】

図５は、本開示の一実施形態による、メモリ・システム１００（図１）のためのブロック・エラー訂正コードを構成する方法５００のフローチャートを示すものである。より詳細には、方法５００は、式（１３）および（１４）において定式化される最適化問題を解決することに基づいている。

【0111】

方法５００のステップ５０２において、ｍと、ｒとの値は、入力パラメータとして指定される。ｒ（＝ｎ−ｋ）の値は、方法５００を使用して構成されているブロック・エラー訂正コードＣに関連して対応するメモリ・システムの中で使用されることになる量子スタビライザ・コードＱの中で使用される二値ベクトルｇの数であることを思い出して欲しい。ｍの値は、ブロック・エラー訂正コードＣの転置されたパリティ・ビット生成部分行列Ｐ^Ｔの中の行の一定の（固定された）重みである。

【0112】

ステップ５０４において、メモリ・システムにおいて使用されようとしている、量子測定回路１４０や２００などの量子回路は、その固有のエラー確率Ｐ_ｅｒｒ（ｇ_ｊ）およびＰ_ｅｒｒ（ｆ_ｊ）の観点から、すなわち、測定されたシンドローム・ビットと、パリティ・ビットとが、誤りのある値を有する可能性がある確率の観点から評価される。一実施形態においては、これらの確率は、それぞれ、Ｐ_１と、Ｐ２という上記で述べられた値を使用して近似される可能性がある。使用された量子測定回路の構成と、エラー確率Ｐ_ｅｒｒ（ｇ_ｊ）およびＰ_ｅｒｒ（ｆ_ｊ）との間の関係は、式（７）および（８）を参照して既に上記で説明されている。エラー確率Ｐ_ｅｒｒ（ｇ_ｊ）およびＰ_ｅｒｒ（ｆ_ｊ）は、方法５００における追加の入力パラメータとしての機能を果たす。

【0113】

ステップ５０６において、式（１３）および（１４）の形で定式化される数学的問題を解決する条件付き最適化プロシージャは、転置されたパリティ・ビット生成部分行列Ｐ^Ｔのための近似的に最適な列の重み分布（例えば、ｃ_ｉ値の最適な組）を決定するように実行される。式（１４）によって表現される状態は、ブロック・エラー訂正コードＣのＥＸＩＴ関数に基づいていること、および二部グラフの中の可変ノード及びチェック・ノードに対応するＥＸＩＴ関数は、交差すべきでないことを断言することを思い出して欲しい。ステップ５０６の条件付き最適化プロシージャは、ステップ５０２および５０４において指定される／決定されるパラメータに依存する。

【0114】

ステップ５０８において、Ｎの値は、ステップ５０６において決定される列の重み分布に基づいて決定される。一実施形態においては、式（１２）は、この目的のために使用される可能性がある。Ｎの値は、量子測定回路２００（図２Ａ）における測定モジュール２１０など、対応する量子測定回路の中の測定モジュールの数を決定することを思い出して欲しい。Ｎの値はまた、転置されたパリティ・ビット生成部分行列Ｐ^Ｔのサイズを決定し、このパリティ・ビット生成部分行列Ｐ^Ｔは、ｒ個の列と、（Ｎ−ｒ）個の行とを有する。

【0115】

ステップ５１０において、転置されたパリティ・ビット生成部分行列Ｐ^Ｔは、ステップ５０８において決定されるＮの値と、ステップ５０６において決定される列の重み分布と、ステップ５０２において指定されるｍとｒとの値とを使用して構成される。

【0116】

ステップ５１２において、転置されたパリティ・ビット生成部分行列Ｐ^Ｔを使用して、ブロック・エラー訂正コードＣについてのパリティ・チェック行列Ｈ（Ｃ）と、生成行列Ｇ（Ｃ）とを生成する。Ｈ（Ｃ）＝［Ｐ^Ｔ｜Ｉ_Ｎ−ｒ］であり、またＧ（Ｃ）＝［Ｉ_ｒ｜Ｐ］であることを思い出して欲しい。当業者なら、行列Ｈ（Ｃ）と、Ｇ（Ｃ）とは、完全にブロック・エラー訂正コードＣを規定することを理解するであろう。

【0117】

一実施形態によれば、ブロック・エラー訂正コードを構成するマシン実施された方法が、提供され、本方法は、量子メモリ・システム（例えば、１００）についての量子スタビライザ・コード（例えば、Ｑ）を選択するステップと、量子メモリ・システムにおける量子測定回路（例えば、２００）についての固有のエラー確率を決定するステップと、量子スタビライザ・コードと、前記固有のエラー確率とに基づいてブロック・エラー訂正コードの転置されたパリティ・ビット生成部分行列（例えば、Ｐ^Ｔ）についての列の重み分布を決定するステップと、決定された列の重み分布を有する転置されたパリティ・ビット生成部分行列を構成するステップと、構成された転置されたパリティ・ビット生成部分行列に基づいて、ブロック・エラー訂正コードについてのパリティ・チェック行列（例えば、Ｈ（Ｃ））と、生成行列（例えば、Ｇ（Ｃ））とを生成するステップとを含む。

【0118】

上記の方法のいくつかの実施形態においては、ブロック・エラー訂正コードの転置されたパリティ・ビット生成部分行列の中のすべての行は、同じ一定の重み（例えば、ｍ）を有する。

【0119】

上記の方法のいずれかについてのいくつかの実施形態においては、列の重み分布を決定するステップは、ブロック・エラー訂正コードの二部グラフの可変ノードと、チェック・ノードとに対応するＥＸＩＴ関数が、交差しないという状態の下で、スケール変更された列の重み（例えば、式（１３））の和を近似的に最大にする条件付き最適化プロシージャを実行するステップを含んでいる。

【0120】

上記の方法のいずれかについてのいくつかの実施形態においては、固有のエラー確率を決定するステップは、シンドローム・ビットを測定するように構成された量子測定回路の中の測定モジュール（例えば、２１０_１）の回路構成に基づいて、第１のエラー確率推定値（例えば、Ｐ_１）を導き出すステップと、パリティ・ビットを測定するように構成された量子測定回路の中の測定モジュール（例えば、２１０_５）の回路構成に基づいて、第２のエラー確率推定値（例えば、Ｐ_２）を導き出すステップとを含む。

【0121】

スパース二値行列は、ゼロを主として埋め込んだ行列である。対照的に、多数の要素が、１である場合、そのときには行列は、高密度行列と称される。行列の中の要素の総数の中のゼロ要素（非ゼロ要素）の割合は、行列のスパース性（密度）と呼ばれる。スパース性値と、密度値とは、絶対的な割合の値（０と１との間の範囲の中の）として、またはパーセンテージとして提示される可能性がある。

【0122】

一実施形態においては、パリティ・ビット生成部分行列Ｐは、約０．４（または４０％）よりも小さい密度を有する。可能性のある一実施形態においては、パリティ・ビット生成部分行列Ｐは、約０．０５（または５％）と、約０．２５（または２５％）との間にある密度を有する。さらに別の可能性のある実施形態においては、パリティ・ビット生成部分行列Ｐは、約０．１（または１０％）よりも小さい密度を有する。

【0123】

本発明は、例証的な実施形態を参照して、説明されてきているが、本説明は、限定的な意味で解釈されることを意図してはいない。本発明が関連する当業者にとって明らかである、説明された実施形態についての様々な修正形態、ならびに本発明の他の実施形態は、添付の特許請求の範囲の中で表されるように、本発明の原理と範囲との内部にあるように見なされる。

【0124】

いくつかの実施形態は、単一の集積回路の上での可能性のある実装形態を含めて、回路ベースのプロセスとして、実施されることもある。

【0125】

それ以外の方法で明示的に述べられていない限り、おのおのの数値と範囲とは、まるで、単語、「ほとんど」または「近似的に」が、値または範囲の値に前置きされたかのように、近似的であるように解釈されるべきである。

【0126】

本発明の性質を説明するために説明され、また例証されている部分についての詳細、材料、および構成における様々な変更は、添付の特許請求の範囲において表されるように、本発明の範囲を逸脱することなく、当業者によって行われ得ることが、さらに理解されるであろう。

【0127】

添付の方法請求項における要素は、もしあれば、対応するラベリングを有する特定のシーケンスで列挙されるが、請求項の列挙が、これらの要素のうちの一部または全部を実施するための特定のシーケンスをそれ以外の方法で暗示していない限り、これらの要素は、必ずしも、その特定のシーケンスで実施されるものに限られることを意図しているとは限らない。

【0128】

「一実施形態」または「実施形態」に対する本明細書における参照は、実施形態に関連して説明される特定の特徴、構成、または特性が、本発明の少なくとも１つの実施形態の中に含まれ得ることを意味している。明細書の中の様々な場所における「一実施形態における」という熟語の出現は、必ずしもすべてが、同じ実施形態のことを意味しているとは限らず、また別の、または代替的な実施形態が、他の実施形態について必ずしも相互に排他的であるとも限らない。同じことが、用語「実装形態」にも当てはまる。

【0129】

また、この説明の目的のために、用語「結合する」、「結合すること」、「結合される」、「接続する」、「接続すること」、または「接続される」は、エネルギーが、２つ以上の要素の間で転送されることが許可される、当技術分野において知られており、または後で開発される任意の方法のことを意味しており、また１つまたは複数の追加の要素の介在が、必要とはされないが、企図されている。逆に、用語「直接に結合される」、「直接に接続される」などは、そのような追加の要素のないことを暗示している。

【0130】

また、この説明の目的のために、すべてのゲートは、固定された電圧電源ドメイン（または複数のドメイン）と、それ以外の方法で示されていない限り、グラウンドとから電源が供給されることが、理解される。それに応じて、すべてのデジタル信号は、一般に、近似的にグラウンド電位から電源ドメインのうちの１つの電位に及び、また急速に遷移する（変化する（ｓｌｅｗ））電圧を有する。しかしながら、またそれ以外の方法で述べられていない限り、グラウンドは、近似的にゼロ・ボルトの電圧を有する電源と考えられることもあり、また任意の望ましい電圧を有する電源が、グラウンドの代わりに代用されることもある。それゆえに、すべてのゲートは、少なくとも２つの電源によって電源を供給され、それからの付随するデジタル信号は、それらの電源の近似的な電圧の間に広がる電圧を有している。

【0131】

本説明と、図面とは、単に本発明の原理を示しているにすぎない。したがって、当業者なら、本明細書において明示的に説明されても、または示されてもいないが、本発明の原理を実施し、またその精神および範囲の内部に含まれる様々な構成を工夫することができるようになることが、理解されるであろう。さらに、本明細書において列挙されるすべての例は、本発明の原理と、当技術分野を推進するために本発明者（単数または複数）によって寄与される概念とを理解する際に読者を助ける教育的な目的のためにすぎないように、主として明示的に意図されており、またそのような具体的に列挙された例および状態だけに限定することのないものとして解釈されるべきである。さらに、本発明の原理、態様、および実施形態、ならびにそれらの特定の例を列挙している、本明細書におけるすべての陳述は、それらの同等形態を包含することが、意図されている。

【0132】

「プロセッサ」、「制御装置」、「デコーダ」および「論理回路」とラベル付けされ、または称される任意の機能ブロックを含めて、図面の中で示される様々な要素の機能は、専用のハードウェア、ならびに適切なソフトウェアに関連してソフトウェアを実行することができるハードウェアの使用を通して、提供されることもある。さらに、これらの用語の明示的な使用は、ソフトウェアを実行することができるハードウェアだけを排他的に意味するように解釈されるべきではなく、また限定することなしに、デジタル信号プロセッサ（ＤＳＰ：ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）ハードウェアと、特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）と、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ：ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）と、ソフトウェアを記憶するためのリード・オンリー・メモリ（ＲＯＭ：ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）と、ランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）と、不揮発性ストレージとを暗黙のうちに含むことができる。他のハードウェアもまた、従来のものであれ、および／またはカスタムであれ、含まれることもある。

【0133】

本明細書における任意のブロック図が、本発明の原理を実施する実例となる回路の概念図を表すことが、当業者によって理解されるべきである。同様に、任意のフローチャートと、流れ図と、状態遷移図と、擬似コードなどは、コンピュータ読取り可能媒体の形で実質的に表され、そのようなコンピュータまたはプロセッサが、明示的に示されているか否かにかかわらず、そのようにしてコンピュータまたはプロセッサによって実行される可能性がある様々なプロセスを表すことが、理解されるであろう。

【図1】

【図2A】

【図2B】

【図2C】

【図3】

【図4】

【図5】