特許 6194426 オプトエレクトロニクス部品およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6194426

(24)【登録日】2017年8月18日

(45)【発行日】2017年9月6日

(54)【発明の名称】オプトエレクトロニクス部品およびその製造方法

(51)【国際特許分類】

   H01L 33/56 20100101AFI20170828BHJP

   H01L 33/62 20100101ALI20170828BHJP

   H01L 33/54 20100101ALI20170828BHJP

【ＦＩ】

   H01L33/56

   H01L33/62

   H01L33/54

【請求項の数】12

【全頁数】10

(21)【出願番号】特願2016-532670(P2016-532670)

(86)(22)【出願日】2014年8月5日

(65)【公表番号】特表2016-527729(P2016-527729A)

(43)【公表日】2016年9月8日

(86)【国際出願番号】EP2014066852

(87)【国際公開番号】WO2015018843

(87)【国際公開日】20150212

【審査請求日】2016年4月5日

(31)【優先権主張番号】102013215650.2

(32)【優先日】2013年8月8日

(33)【優先権主張国】DE

(73)【特許権者】

【識別番号】599133716

【氏名又は名称】オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング

【氏名又は名称原語表記】Ｏｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ

(74)【代理人】

【識別番号】100105050

【弁理士】

【氏名又は名称】鷲田 公一

(72)【発明者】

【氏名】クロモティス パトリック

(72)【発明者】

【氏名】ホフマン エマニュエル

(72)【発明者】

【氏名】ペイケル ルートヴィヒ

(72)【発明者】

【氏名】バーデ トルステン

(72)【発明者】

【氏名】キーナー シモーヌ

(72)【発明者】

【氏名】グロッセ クリスティン

【審査官】 小濱 健太

(56)【参考文献】

【文献】 特開２０１２−１３８４２５（ＪＰ，Ａ）

【文献】 特開２０１１−２０４９８６（ＪＰ，Ａ）

【文献】 特開２００９−０３３１０７（ＪＰ，Ａ）

【文献】 特開２０１２−０１９０６２（ＪＰ，Ａ）

【文献】 特開２０１０−２３９０４３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ３３／００−３３／６４

(57)【特許請求の範囲】

【請求項1】

導電性の第１の接触部（３１０）を有するハウジング（２００）と、
前記第１の接触部（３１０）上に配置されたオプトエレクトロニクス半導体チップ（５００）と、を備え、
前記オプトエレクトロニクス半導体チップ（５００）および前記第１の接触部（３１０）は、シリコーンを含む第１の層（６１０）によって少なくとも部分的に被覆され、
ＳｉＯ_２を含む第２の層（６２０）が前記第１の層（６１０）の表面（６１２）に配置され、
前記第２の層（６２０）の厚さ（６２１）は、１０ｎｍ〜１μｍであり、
第３の層（６３０）が前記第２の層（６２０）の上方に配置され、
前記第１の層（６１０）の厚さ（６１１）は、１μｍ〜１００μｍである、
オプトエレクトロニクス部品（１００）。

【請求項2】

前記第１の層（６１０）の厚さ（６１１）は、５μｍ〜２０μｍである、
請求項１に記載のオプトエレクトロニクス部品（１００）。

【請求項3】

前記第１の接触部（３１０）は、銅を含む、請求項１または２に記載のオプトエレクトロニクス部品（１００）。

【請求項4】

前記ハウジング（２００）は、ハウジングフレーム（４００）を有し、
前記第１の接触部（３１０）は、前記ハウジングフレーム（４００）内に埋め込まれている、請求項１〜３のいずれか一項に記載のオプトエレクトロニクス部品（１００）。

【請求項5】

前記ハウジング（２００）は、キャビティ（４１０）を有し、
前記第１の接触部（３１０）は、前記キャビティ（４１０）の基底領域（４２０）内に配置されている、請求項１〜４のいずれか一項に記載のオプトエレクトロニクス部品（１００）。

【請求項6】

前記第２の層（６２０）の厚さ（６２１）は、５０ｎｍ〜２００ｎｍである、請求項１〜５のいずれか一項に記載のオプトエレクトロニクス部品（１００）。

【請求項7】

前記ハウジング（２００）は、前記第１の接触部（３１０）から電気的に絶縁された導電性の第２の接触部（３２０）を有し、
前記オプトエレクトロニクス半導体チップ（５００）と前記第２の接触部（３２０）との間に電気接続部（５４０）が存在する、請求項１〜６のいずれか一項に記載のオプトエレクトロニクス部品（１００）。

【請求項8】

− 導電性の第１の接触部（３１０）を有するハウジング（２００）を設けるステップと；
− オプトエレクトロニクス半導体チップ（５００）を前記第１の接触部（３１０）上に配置するステップと；
− シリコーンを含む第１の層（６１０）を前記オプトエレクトロニクス半導体チップ（５００）および前記第１の接触部（３１０）上に少なくとも部分的に配置するステップと；
− ＳｉＯ_２を含む第２の層（６２０）を前記第１の層（６１０）の表面（６１２）に形成するステップであって、前記第２の層（６２０）を形成することは、前記第１の層（６１０）の一部を変化させることによって実行される、ステップと；
− 第３の層（６３０）を前記第２の層（６２０）の上方に配置するステップと、を含み、
前記第１の層（６１０）の厚さ（６１１）は、１μｍ〜１００μｍである、
オプトエレクトロニクス部品（１００）の製造方法。

【請求項9】

前記第１の層（６１０）の厚さ（６１１）は、５μｍ〜２０μｍである、
請求項８に記載のオプトエレクトロニクス部品（１００）の製造方法。

【請求項10】

前記第１の層（６１０）の前記一部を変化させることは、酸化によって実行される、請求項８または９に記載の方法。

【請求項11】

前記第１の層（６１０）の前記一部を変化させることは、プラズマ処理によって実行される、請求項８〜１０のいずれか一項に記載の方法。

【請求項12】

前記第１の層（６１０）を配置するステップは、ポッティング法または噴射法によって実行される、請求項８〜１１のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、オプトエレクトロニクス部品およびその製造方法に関する。

【背景技術】

【0002】

銅で構成された埋め込まれたリードフレーム部を有するハウジングを有するオプトエレクトロニクス半導体チップを備えるオプトエレクトロニクス部品を形成することが知られている。そのようなオプトエレクトロニクス部品の場合、上記オプトエレクトロニクス半導体チップは、リードフレーム部上に配置され、ポッティング材料内に埋め込まれている。そのようなオプトエレクトロニクス部品の上記リードフレーム部の銅がポッティング材料を通ってオプトエレクトロニクス半導体チップのｐｎ接合まで拡散し得ることが知られている。上記拡散した銅は、オプトエレクトロニクス半導体チップを劣化させ得る。

【発明の概要】

【発明が解決しようとする課題】

【0003】

オプトエレクトロニクス部品を提供することが本発明の目的の１つである。かかる目的は、請求項１の特徴を含むオプトエレクトロニクス部品によって達成される。オプトエレクトロニクス部品の製造方法を特定することが本発明のさらなる目的である。かかる目的は、請求項８の特徴を含む方法によって達成される。様々な発展形態を従属請求項において特定する。

【0004】

オプトエレクトロニクス部品は、導電性の第１の接触部を有するハウジング、および、第１の接触部上に配置されたオプトエレクトロニクス半導体チップを備える。このオプトエレクトロニクス部品では、オプトエレクトロニクス半導体チップおよび第１の接触部は、シリコーンを含む第１の層によって少なくとも部分的に被覆されている。ＳｉＯ_２を含む第２の層が第１の層の表面に配置されている。第３の層が第２の層の上方に配置されている。有利なことに、本オプトエレクトロニクス部品のＳｉＯ_２を含む第２の層は、拡散バリアとして使用されることができる。特に、ＳｉＯ_２を含む第２の層は、銅の拡散バリアとして機能することができる。その結果、有利なことに、銅がオプトエレクトロニクス半導体チップのｐｎ接合へ拡散することを低減することができるかまたは回避することができる。その結果、有利なことに、オプトエレクトロニクス半導体チップの拡散した銅によって起こり得る劣化を低減することができるかまたは回避することができる。

【0005】

本オプトエレクトロニクス部品の一実施形態では、第１の接触部は銅を含む。その結果、有利なことに、第１の接触部は高い導電性を有する。また、かかる高い導電性により有利なことに、第１の接触部は、はんだ付けによって電気的に接触されることができる。

【0006】

本オプトエレクトロニクス部品一実施形態では、ハウジングはハウジングフレームを有する。この場合、第１の接触部は、ハウジングフレーム内に埋め込まれている。ハウジンフレームは、エポキシ樹脂等のプラスチックまたはセラミックス等を含むことができる。本オプトエレクトロニクス部品のハウジングフレームは、成形工程によって、または、スピンドルディスペンサ、噴射装置（jetter）、もしくは、時間−圧力ディスペンサ（time-pressure dispenser）を用いたポッティング工程等によって製造されることができる。

【0007】

本オプトエレクトロニクス部品の一実施形態では、ハウジングはキャビティを有する。この場合、第１の接触部は、キャビティの基底領域内に配置されている。この場合、本オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップもハウジングのキャビティ内に配置されることができ、キャビティ内で外部からの機械的影響によるダメージから保護されることができる。キャビティは追加的に、オプトエレクトロニクス部品の光反射体等を形成することができる。有利なことに、オプトエレクトロニクス部品の第１の接触部およびオプトエレクトロニクス半導体チップの上方に配置された第１の層、第２の層、および、第３の層は、技術的経費をほとんど必要とせずにキャビティ内に配置されることができる。オプトエレクトロニクス部品の第３の層は、オプトエレクトロニクス半導体チップの機械的保護のために使用されることができる。しかしながら、第３の層はまた、さらなる機能を果たすこともできる。一例を挙げると、第３の層は、オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップによって出射された電磁放射の波長を変換することができる。

【0008】

本オプトエレクトロニクス部品の一実施形態では、第１の層の厚さは、１μｍ〜１００μｍ、好ましくは５μｍ〜２０μｍである。一例を挙げると、オプトエレクトロニクス部品の第１の層の厚さを１０μｍとすることができる。このように、有利なことに、第１の層が非常に薄いため、第１の層内において銅は非常にわずかな程度にのみ拡散することができる。

【0009】

本オプトエレクトロニクス部品の一実施形態では、第２の層の厚さは、１０ｎｍ〜１μｍ、好ましくは５０ｎｍ〜２００ｎｍである。一例を挙げると、オプトエレクトロニクス部品の第２の層の厚さを１００ｎｍとすることができる。この場合、有利なことに、オプトエレクトロニクス部品の第２の層は、銅の拡散バリアとして機能する。

【0010】

本オプトエレクトロニクス部品の一実施形態では、ハウジングは、導電性の第２の接触部を有し、この第２の接触部は第１の接触部から電気的に絶縁されている。この場合、オプトエレクトロニクス半導体チップと第２の接触部との間に電気接続部が存在する。オプトエレクトロニクス半導体チップと第２の接触部と間の電気接続部は、ボンドワイヤ等によって形成されることができる。この場合、有利なことに、オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップは、第１の接触部および第２の接触部を介して電気的に駆動されることができる。

【0011】

オプトエレクトロニクス部品の製造方法は、導電性の第１の接触部を有するハウジングを設けるステップと、第１の接触部上にオプトエレクトロニクス半導体チップを配置するステップと、シリコーンを含む第１の層をオプトエレクトロニクス半導体チップおよび第１の接触部上に少なくとも部分的に配置するステップと、ＳｉＯ_２を含む第２の層を第１の層の表面に形成するステップと、第３の層を第２の層の上方に配置するステップと、を含む。有利なことに、かかる方法によってＳｉＯ_２を含む第２の層が拡散バリア、特に銅の拡散バリアとして機能するオプトエレクトロニクス部品を製造することができる。かかる拡散バリアが一体化されていることによって、本方法によって得られるオプトエレクトロニクス部品では、オプトエレクトロニクス部品のオプトエレクトロニクス半導体チップの銅の拡散による劣化は低減される。

【0012】

本方法の一実施形態では、第２の層を形成するステップを第１の層の一部を変化させることによって実行する。その結果、有利なことに、第２の層の製造を特に単純に行うことができる。特に、第２の層を成膜するための専用のプロセスステップが第２の層を製造するために必要とされない。

【0013】

本方法の一実施形態では、第１の層の一部を変化させることは、酸化によって実行される。この場合、第１の層が含有するＳｉをＳｉＯ_２に変化させる。

【0014】

本方法の一実施形態では、第１の層の一部を変化させることは、プラズマ処理によって実行される。有利なことに、プラズマ処理は、第１の層が含有するＳｉをＳｉＯ_２に変化させることに適している。この場合、プラズマは、第２の層が第１の層の表面に形成されるように第１の層の表面に実質的に作用する。

【0015】

本方法の一実施形態では、第１の層を配置するステップをポッティング法または噴射法（jetting）によって実行する。その結果、有利なことに、費用効果が高く、再現可能な第１の層を配置する工程を行うことができる。その結果、有利なことに、本方法は大量生産に適している。

【0016】

本発明の上記性質、特徴、および、利点、ならびにそれらの実現方法は、図面に関連して詳細に説明される例示的な実施形態の以下の記述に関連してさらに明らかとなり、またさらに明確に理解される。

【図面の簡単な説明】

【0017】

【図1】オプトエレクトロニクス部品の概略断面図である。

【発明を実施するための形態】

【0018】

図１は、オプトエレクトロニクス部品１００の一部の概略断面側面図を示す。オプトエレクトロニクス部品１００を発光ダイオード部品等とすることができる。

【0019】

オプトエレクトロニクス部品１００は、ハウジング２００を備える。ハウジング２００は、上面２０１、および、上面２０１とは反対側に位置する下面２０２を有する。オプトエレクトロニクス部品１００のハウジング２００は、ハウジングフレーム４００、および、ハウジングフレーム４００内に埋め込まれたリードフレーム３００を備える。ハウジングフレーム４００は、エポキシ樹脂等の電気絶縁性プラスチック材料またはセラミックス等を含むことができる。ハウジングフレーム４００は、成形工程によって、または、スピンドルディスペンサ、噴射装置、もしくは、時間−圧力ディスペンサを用いたポッティング工程によって製造されることができる。

【0020】

リードフレーム３００は、金属等の導電性材料を含む。特に、リードフレーム３００は銅を含むことができる。銅には良好な導電性を有する利点があり、はんだ付けによる電気的接触に適している。

【0021】

リードフレーム３００は、上面３０１、および、上面３０１とは反対側に位置する下面３０２を有する。リードフレーム３００は、第１の接触部３１０と第２の接触部３２０とにさらに分割されている。第１の接触部３１０および第２の接触部３２０は、物理的に互いに離間し、かつ、電気的に互いに絶縁されている。接触部３１０，３２０をリードフレーム部ということもできる。

【0022】

リードフレーム３００の接触部３１０，３２０は、リードフレーム３００の上面３０１および下面３０２の両面が少なくとも部分的にハウジングフレーム４００の材料によって被覆されるようにハウジングフレーム４００内に埋め込まれている。図示の例では、リードフレーム３００の下面３０２は、ハウジングフレーム４００の材料によって完全に被覆されている。リードフレーム３００の第１の接触部３１０および第２の接触部３２０のいずれにおいても、上面３０１はハウジングフレーム４００の材料によって部分的に被覆され、部分的に露出している。

【0023】

オプトエレクトロニクス部品１００のハウジング２００は、ハウジングの上面２０１にキャビティ４１０を有する。キャビティ４１０は、ハウジング２００の上面２０１におけるハウジングフレーム４００内の凹部（depression）として形成されている。ハウジング２００の上面２０１において、キャビティ４１０は、例えば円板状または矩形の断面を有することができる。図１の断面図では、キャビティ４１０は、ハウジング２００の上面２０１から角錐台状に次第に幅が狭くなっている。しかしながら、キャビティ４１０を円柱状または他の形状にすることもできる。

【0024】

オプトエレクトロニクス部品１００のハウジング２００のキャビティ４１０は、基底領域４２０および周囲の壁部４３０を有する。壁部４３０は、ハウジングフレーム４００の材料によって形成されている。壁部４３０は、キャビティ４１０の側面を形成している。オプトエレクトロニクス部品１００のハウジング２００のキャビティ４１０の壁部４３０は、オプトエレクトロニクス部品１００によって出射された電磁放射を集めることに使用される反射体を形成することができる。基底領域４２０は、キャビティ４１０の基底面を形成している。リードフレーム３００の第１の接触部３１０および第２の接触部３２０の上面３０１の一部は、ハウジング２００のキャビティ４１０の基底領域４２０において露出している。

【0025】

オプトエレクトロニクス部品１００は、オプトエレクトロニクス半導体チップ５００をさらに備える。オプトエレクトロニクス半導体チップ５００を発光ダイオードチップ（ＬＥＤチップ）等とすることができる。オプトエレクトロニクス半導体チップ５００は、上面５０１、および、上面５０１とは反対側に位置する下面５０２を有する。オプトエレクトロニクス半導体チップ５００の上面５０１は、オプトエレクトロニクス半導体チップ５００の放射出射面を形成している。オプトエレクトロニクス半導体チップ５００は、放射出射面を形成する上面５０１において可視光等の電磁放射を出射するように設計されている。

【0026】

オプトエレクトロニクス半導体チップ５００の第１の電気コンタクトパッド５１０がオプトエレクトロニクス半導体チップ５００の上面５０１に形成されている。第２の電気コンタクトパッド５２０がオプトエレクトロニクス半導体チップ５００の下面５０２に形成されている。オプトエレクトロニクス半導体チップ５００によって電磁放射を出射するために、第１の電気コンタクトパッド５１０および第２の電気コンタクトパッド５２０を介して、オプトエレクトロニクス半導体チップ５００に電圧を印加することができる。

【0027】

オプトエレクトロニクス半導体チップ５００は、オプトエレクトロニクス部品１００のハウジング２００のキャビティ４１０内に配置されている。オプトエレクトロニクス半導体チップ５００は、キャビティ４１０の基底領域４２０において、リードフレーム３００の第１の接触部３１０の上面３０１に配置されている。この場合、オプトエレクトロニクス半導体チップ５００の下面５０２は、第１の接触部３１０の上面３０１に対向している。オプトエレクトロニクス半導体チップ５００は、第１の接触部３１０に電気接続部５３０によって接続されている。電気接続部５３０は、オプトエレクトロニクス半導体チップ５００の下面５０２におけるオプトエレクトロニクス半導体チップ５００の第２の電気コンタクトパッド５２０と第１の接触部３１０の電気的接触を形成している。電気的接続部５３０は、はんだ等によって形成されることができる。

【0028】

オプトエレクトロニクス半導体チップ５００の第１の電気コンタクトパッド５１０は、オプトエレクトロニクス半導体チップ５００の上面５０１に形成され、オプトエレクトロニクス部品１００のハウジング２００のリードフレーム３００の第２の接触部３２０にボンドワイヤ５４０によって電気接続している。この場合、ボンドワイヤ５４０は好ましくは、完全にハウジング２００のキャビティ４１０内で伸長している。ボンドワイヤ５４０の代わりに、他の電気接続部をオプトエレクトロニクス半導体チップ５００の第１の電気コンタクトパッド５１０とオプトエレクトロニクス部品１００のハウジング２００の第２の接触部３２０との間に設けることもできる。

【0029】

オプトエレクトロニクス半導体チップ５００と、オプトエレクトロニクス部品１００のハウジング２００のキャビティ４１０の基底領域４２０と、壁部４３０の一部とが第１の層６１０によって被覆されている。この場合、第１の層６１０は好ましくは、オプトエレクトロニクス半導体チップ５００の上面５０１全体、および、オプトエレクトロニクス半導体チップ５００の上面５０１と下面５０２との間に延在するオプトエレクトロニクス半導体チップ５００の側面を被覆している。さらに、第１の層６１０は好ましくは、リードフレーム３００の第１の接触部３１０および第２の接触部３２０の上面３０１の、ハウジング２００のキャビティ４１０の基底領域４２０において露出している部分を被覆している。第１の層６１０は好ましくは、連続的かつ閉じた層を形成している。

【0030】

第１の層６１０はシリコーンを含む。第１の層６１０は、ポッティング法または噴射法等によって設けられている。この場合、噴射法は、第１の層６１０の材料をノズルを通して圧力をかけて塗布する方法を意味する。好ましくは、第１の層６１０は、オプトエレクトロニクス半導体チップ５００をキャビティ４１０内に配置した後、かつ、ボンドワイヤ５４０を配置した後に設けられている。

【0031】

第１の層６１０は、厚さ６１１を有する。厚さ６１１は好ましくは、１μｍ〜１００μｍである。第１の層６１０の厚さ６１１は特に好ましくは、５μｍ〜２０μｍである。一例を挙げると、第１の層６１０の厚さ６１１を１０μｍとすることができる。したがって、第１の層６１０の厚さは、オプトエレクトロニクス半導体チップ５００の寸法、および、ハウジング２００のキャビティ４１０の寸法に比して小さい。

【0032】

第２の層６２０が第１の層６１０の表面６１２に配置されている。第２の層６２０はＳｉＯ_２を含む。第２の層６２０は、厚さ６２１を有する。第２の層６２０の厚さ６２１は好ましくは、１０ｎｍ〜１μｍである。第２の層６２０の厚さ６２１は特に好ましくは、５０ｎｍ〜２００ｎｍである。一例を挙げると、第２の層６２０の厚さ６２１を１００ｎｍとすることができる。

【0033】

第２の層６２０は好ましくは、第１の層６１０の表面６１２に位置している第１の層６１０の一部を変化させることによって形成されている。この場合、第１の層６１０の一部の材料が部分的に酸化されている。この場合、第１の層６１０のＳｉがＳｉＯ_２に変化されている。好ましくは、第１の層６１０の表面６１２に位置している第１の層６１０の一部を変化させることはプラズマ処理によって実行されている。第１の層６１０の材料の一部を変化させることによって第２の層６２０を形成する工程をガラス化ということもできる。

【0034】

第３の層６３０が第２の層６２０の上方に配置されている。好ましくは、第３の層６３０は、ほぼ完全にキャビティ４１０を充填している。この場合、第３の層６３０の厚さは、第１の層６１０の厚さ６１１および第２の層６２０の厚さ６２１よりも相当に大きな厚さであることができる。好ましくは、オプトエレクトロニクス半導体チップ５００およびボンドワイヤ５４０は、ほぼ完全に第３の層６３０の材料内に埋め込まれている。その結果、第３の層６３０は、オプトエレクトロニクス半導体チップ５００およびボンドワイヤ５４０を外部からの機械的影響によるダメージから保護する。

【0035】

第３の層６３０はシリコーンを含むことができ、また、ポッティング法等によってキャビティ４１０内に導入されていてもよい。第３の層６３０はまた、オプトエレクトロニクス半導体チップ５００によって出射された電磁放射の波長を変換するために設けられた、埋め込まれた波長変換粒子を含むこともできる。この目的のために、埋め込まれた波長変換粒子は、第１の波長の電磁放射を吸収することができ、次いで、第２の波長の（通常は、より長波長の）電磁放射を出射することができる。波長変換粒子は、有機蛍光体または無機蛍光体を含むことができる。波長変換粒子はまた、量子ドットを含むこともできる。

【0036】

第１の層６１０、第２の層６２０、および、第３の層６３０は共に、オプトエレクトロニクス部品１００のポッティング部６００を形成している。

【0037】

オプトエレクトロニクス部品１００のポッティング部６００のＳｉＯ_２を含む第２の層６２０は、拡散バリアを形成している。特に第２の層６２０は、銅の拡散バリアを形成している。オプトエレクトロニクス部品１００のハウジング２００のリードフレーム３００の接触部３１０，３２０から放出された銅は、第２の層６２０を通って侵入することができないか、または、わずかな程度にのみ第２の層６２０を通って侵入することができる。これによって、リードフレーム３００の接触部３１０，３２０から放出された銅がポッティング部６００を通って、オプトエレクトロニクス半導体チップ５００の上面５０１近傍に配置されたオプトエレクトロニクス半導体チップ５００のｐｎ接合まで拡散することを防止する。銅のオプトエレクトロニクス半導体チップ５００のｐｎ接合への拡散は、オプトエレクトロニクス半導体チップ５００の劣化を助長し得る。第２の層６２０によって形成された拡散バリアは、そのような銅の拡散によって引き起こされるオプトエレクトロニクス半導体チップ５００の劣化を防止するかまたは低減する。

【0038】

好ましい例示的な実施形態に基づき、本発明を図示し、詳細に説明した。しかしながら、本発明は、上述の例に限定されない。また、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。

【0039】

本願は、独国特許出願第１０２０１３２１５６５０．２号の優先権を主張し、その開示内容は参照によって本明細書に援用される。

【符号の説明】

【0040】

１００ オプトエレクトロニクス部品
２００ ハウジング
２０１ 上面
２０２ 下面
３００ リードフレーム
３０１ 上面
３０２ 下面
３１０ 第１の接触部
３２０ 第２の接触部
４００ ハウジングフレーム
４１０ キャビティ
４２０ 基底領域
４３０ 壁部
５００ オプトエレクトロニクス半導体チップ
５０１ 上面
５０２ 下面
５１０ 第１の電気コンタクトパッド
５２０ 第２の電気コンタクトパッド
５３０ 電気接続部
５４０ ボンドワイヤ
６００ ポッティング部
６１０ 第１の層
６１１ 厚さ
６１２ 表面
６２０ 第２の層
６２１ 厚さ
６３０ 第３の層

【図1】