特許 6195866 ＦＩＦＯメモリの運用

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6195866

(24)【登録日】2017年8月25日

(45)【発行日】2017年9月13日

(54)【発明の名称】ＦＩＦＯメモリの運用

(51)【国際特許分類】

   G06F 3/05 20060101AFI20170904BHJP

【ＦＩ】

   G06F3/05 331A

【請求項の数】14

【外国語出願】

【全頁数】11

(21)【出願番号】特願2015-98738(P2015-98738)

(22)【出願日】2015年5月14日

(65)【公開番号】特開2015-219916(P2015-219916A)

(43)【公開日】2015年12月7日

【審査請求日】2015年6月16日

(31)【優先権主張番号】14168676.6

(32)【優先日】2014年5月16日

(33)【優先権主張国】EP

【前置審査】

(73)【特許権者】

【識別番号】596162740

【氏名又は名称】イーエム・ミクロエレクトロニク−マリン・エス アー

(74)【代理人】

【識別番号】100098394

【弁理士】

【氏名又は名称】山川 茂樹

(74)【代理人】

【識別番号】100153006

【弁理士】

【氏名又は名称】小池 勇三

(74)【代理人】

【識別番号】100064621

【弁理士】

【氏名又は名称】山川 政樹

(72)【発明者】

【氏名】ジャン−ミシェル・ダガ

(72)【発明者】

【氏名】アレクサンドル・デシルドル

【審査官】 佐賀野 秀一

(56)【参考文献】

【文献】 特開平０１−１２０９９４（ＪＰ，Ａ）

【文献】 特開平０３−２１２７７６（ＪＰ，Ａ）

【文献】 特開平０４−２４２１２１（ＪＰ，Ａ）

【文献】 特開２０１１−０７５３７９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ ３／０５

Ｇ０６Ｆ ５／０６

Ｇ０６Ｆ ５／１４

Ｇ０６Ｆ １２／０８

(57)【特許請求の範囲】

【請求項1】

複数のデータ測定センサ（１，３，５）により測定される測定データサンプルを記憶するように構成された先入れ先出しメモリ（９）を運用する方法であって、前記メモリ（９）は、各データ測定センサ用のレジスタ・セットを有する読み出しバッファ(１１)に結合し、最古の測定データサンプルが最初に読み出されるように構成されており、当該方法は、
少なくとも２つの異なるタイプのデータ測定センサ（１，３，５）から測定データサンプルを受信すること（２９）と、
前記受信した測定データサンプルを前記メモリ（９）に保存すること（３３）と、
前記メモリ（９）から前記読み出しバッファ(１１)の各データ測定センサ用のレジスタ・セットに、対応する各測定データサンプルを格納すること（３５）と、
次の測定データサンプルを保存すべき、前記メモリ（９）における書き込み位置を、書き込みポインタ（１７）によって示すことと、
測定データサンプルを読み出すべき、前記メモリ（９）における読み出し位置を、読み出しポインタ（１９）によって示すことと、さらに、
前記読み出しポインタ（１９）が指すアドレスだけではなく、続く２つのアドレスも監視することと、
を含み、
前記メモリ（９）に保存される測定データサンプルの各々は、個々の測定データサンプルを測定した前記データ測定センサ（１，３，５）を識別するタグであって、同じく前記メモリ（９）に保存されるタグに関連付けられること（３１）
を特徴とする、方法。

【請求項2】

受信した各々の測定データサンプルを前記メモリ（９）に保存する前に、個々の測定データサンプルに関連付けられた情報を受信することをさらに含み、前記受信する情報は、保存されるべき個々の測定データサンプルを測定した前記データ測定センサ（１，３，５）を識別するものである、請求項１に記載の方法。

【請求項3】

前記測定データサンプルは、連続的に受信される、請求項１に記載の方法。

【請求項4】

ある所与の時刻に測定された測定データサンプルはいずれも、１回のみ前記メモリ（９）に保存される、請求項１に記載の方法。

【請求項5】

前記メモリ（９）のステータスを、フラグによって示すことをさらに含む、請求項１に記載の方法。

【請求項6】

前記フラグは、
前記メモリ（９）は、満杯であること、
前記メモリ（９）は、空であること、
すべての測定データサンプルは、読み出されたこと、
前記メモリ（９）のメモリ空間の充填は、所定の閾値を超えたこと、のうちの少なくとも１つを示すように構成されている、請求項５に記載の方法。

【請求項7】

少なくとも前記測定データサンプルおよび前記関連付けられたタグを、前記読み出しバッファ（１１）に送ること（３５）をさらに含む、請求項１に記載の方法。

【請求項8】

前記測定センサのうちの第１のもの（１）は、第１のサンプリングレートでサンプリング（２３）され、第２の測定センサ（３，５）は、前記第１のサンプリングレートとは異なる第２のサンプリングレートでサンプリングされる、請求項１に記載の方法。

【請求項9】

前記メモリ（９）を運用するために、マイクロコントローラユニットにロードされて実行されることで、請求項１に記載の方法のステップを実施するための命令を含む、コンピュータプログラムプロダクト。

【請求項10】

複数のデータ測定センサ（１，３，５）により測定される測定データサンプルを記憶するように構成された先入れ先出しメモリ（９）であって、各データ測定センサ用のレジスタ・セットを有する読み出しバッファ(１１)に結合し、最古の測定データサンプルが当該メモリ（９）から最初に読み出されるように構成されており、当該メモリ（９）は、
少なくとも２つの異なるタイプのデータ測定センサ（１，３，５）から測定データサンプルを受信するための手段と、
前記受信した測定データサンプルの各々を、当該メモリ（９）に保存するための手段と、
前記メモリ（９）から前記読み出しバッファ(１１)の各データ測定センサ用のレジスタ・セットに、対応する各測定データサンプルを格納するための手段と、
次の測定データサンプルを保存すべき、前記メモリ（９）における書き込み位置を、書き込みポインタ（１７）によって示す手段と、
測定データサンプルを読み出すべき、前記メモリ（９）における読み出し位置を、読み出しポインタ（１９）によって示す手段と、さらに、
前記読み出しポインタ（１９）が指すアドレスだけではなく、続く２つのアドレスも監視する手段と、
を備え、
当該メモリ（９）は、前記測定データサンプルの各々を、個々の測定データサンプルを測定した前記データ測定センサ（１，３，５）を識別するタグに関連付けるための手段を有することと、前記タグを当該メモリ（９）に保存するための手段を有することと、を特徴とするメモリ。

【請求項11】

請求項１０に記載のメモリ（９）を有する電子回路であって、
前記メモリ（９）に接続された制御ユニット（７）に接続された前記測定センサ（１，３，５）をさらに有し、
前記制御ユニット（７）は、
アナログ測定信号をサンプリングし、かつ異なるタイプの内の少なくとも２つのデータ測定センサ（１、３、５）から受信した測定信号の各々の測定ソースを特定し、
異なる測定センサ（１，３，５）からの測定値に異なるサンプリングレートを適用することにより、前記測定センサ（１，３，５）からの測定データをサンプリングし、さらに、
当該メモリ（９）内の受信測定データサンプルを前記読み出しバッファ（１１）の対応するレジスタに送るように構成されている、電子回路。

【請求項12】

前記制御ユニット（７）は、どの測定センサ（１，３，５）から測定データを受信したのかを特定するように構成されている、請求項１１に記載の電子回路。

【請求項13】

前記読み出しバッファ（１１）に接続されたマスタユニット（１３）をさらに有し、
前記メモリ（９）は、少なくとも、最古の測定データサンプルと、該メモリ（９）内の関連付けられたタグを、前記マスタユニット（１３）により読み出される前記読み出しバッファ（１１）に自動的に送るように構成されており、これにより、前記読み出しバッファ（１１）に到着する各々の連続した測定データサンプルは、前記読み出しバッファ（１１）において前の測定データサンプルに上書きされる、請求項１１に記載の電子回路。

【請求項14】

前記メモリ（９）は、メモリステータス情報を前記読み出しバッファ（１１）に送るように、さらに構成されている、請求項１３に記載の電子回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、先入れ先出し（ＦＩＦＯ：Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）メモリの分野に関する。より具体的には、本発明は、この種のメモリにデータアイテムを記憶するために、かかるメモリを運用する方法に関するものである。本発明は、さらに、関連するＦＩＦＯメモリ、コンピュータプログラムプロダクト、およびかかるメモリを有する電子回路に関する。

【背景技術】

【0002】

電子回路は、ＦＩＦＯメモリのようなメモリに保存する必要のあるデータを取得する測定センサなどの多くのデータソースを有し得る。ＦＩＦＯメモリは、一般に、その中の最古のデータエントリが最初に処理または読み出しされるデータバッファまたはデータスタックである。データバッファは、ある場所から別の場所へ移されるときのデータを一時的に記憶するために使用される物理記憶装置である。このような電子回路は、一般に、メモリを管理するための手段をさらに備える。測定センサは、ジャイロスコープ、加速度計、磁力計、圧力センサ、温度センサなど、様々に異なるタイプのものであり得る。上記の最初の３つのタイプのセンサは、複数の測定軸を有する場合がある。このような電子回路は、さらに、データソースのうちのいずれかからの連続物理量を、その量の大きさを表すデジタル数値に変換するように構成されたアナログ／デジタル（Ａ／Ｄ）変換器を含み得る。それらのデジタル信号は、メモリに順次記憶することができる。

【発明の概要】

【発明が解決しようとする課題】

【0003】

各種データソースからのデータは、異なるサンプリングレートを用いてサンプリングされ得る。例えば、電子回路が３軸のジャイロセンサと３軸の加速度計と３軸の磁力計とを備える例では、これらのすべてのセンサのサンプリングレートは、互いに異なり得る。ジャイロスコープの測定値は、毎秒２０００サンプルのサンプリングレートでサンプリングされ、加速度計と磁力計の測定値は、毎秒２００サンプルと２０サンプルのレートでそれぞれサンプリングされる状況を想定することができる。複数のデータソースからのデータアイテム、エントリ、またはサンプルがＦＩＦＯメモリに保存される周知のソリューションでは、すべてのデータソースからのデータサンプルは、センサ測定値のいずれかがサンプリングされるたびごとにメモリに保存される。すなわち、ジャイロスコープからの第１のデータサンプルＧｙｒｏ１が保存される例では、加速度計と磁力計からのそれぞれ第１のデータサンプルＡｃｃｅｌ１とＭａｇｎ１も保存される。ジャイロスコープからの第２のデータサンプルＧｙｒｏ２が保存されると、このときに、加速度計と磁力計からの第１のデータサンプルＡｃｃｅｌ１とＭａｇｎ１が再びメモリに保存される。これは、本例において、ジャイロスコープから新たなデータサンプルが保存されるたびに、加速度計からの同じデータサンプルが１０回繰り返して保存され、磁力計からの同じデータサンプルが１００回繰り返して保存されることを意味する。ＦＩＦＯメモリ空間は限られており、このため、冗長データですぐに満杯になってしまうので、当然のことながら、このソリューションは最適ではない。このようにＦＩＦＯメモリを運用すると、回路電力消費も不必要に増加することになる。

【課題を解決するための手段】

【0004】

本発明の目的は、各種データソースからのデータを保存するために用いられる場合のＦＩＦＯメモリに関連した上記問題を解消することである。

【0005】

本発明の第１の態様により、請求項１に記載の、ＦＩＦＯメモリを運用する方法を提供する。

【0006】

提案される新たなソリューションは、１つのデータソースからのデータアイテムを複数回繰り返して保存する必要がないため、メモリ空間を効率的に使用できるとともに、電力消費を最小限に抑えることができるという利点がある。従属請求項に係る態様は、後述するように、さらなる利点を有する。

【0007】

本発明の第２の態様により、本発明の第１の態様による方法を実施するための、請求項１０に記載のコンピュータプログラムプロダクトを提供する。

【0008】

該コンピュータプログラムは、好ましくはマイクロコントローラユニット（ＭＣＵ）などのコンピュータ手段にロードして実行することができる。

【0009】

本発明の第３の態様により、請求項１１に記載のＦＩＦＯメモリを提供する。

【0010】

本発明の第４の態様により、請求項１２に記載の電子回路を提供する。

【0011】

本発明の他の態様は、本明細書に添付の従属請求項に記載される。

【0012】

本発明の他の特徴ならびに効果は、添付図面を参照した以下の非限定的かつ例示的な実施形態の説明から明らかになるであろう。

【図面の簡単な説明】

【0013】

【図1】図１は、本発明の一実施形態によりＦＩＦＯメモリを運用する方法に関わり得るネットワーク要素を示すブロック図である。

【図2】図２は、本発明の一例によりＦＩＦＯメモリに保存されたデータの内容の一部を示す概略図である。

【図3】図３は、本発明の一例によるＦＩＦＯメモリの内容の一部ならびに読み出しポインタおよび書き込みポインタを示す概略図である。

【図4】図４は、本発明の第１の例による読み出しバッファの内容を示す概略図である。

【図5】図５は、本発明の第２の例による読み出しバッファの内容を示す概略図である。

【図6】図６は、簡単な一例によりＦＩＦＯメモリを運用する方法を示すフローチャートである。

【発明を実施するための形態】

【0014】

本発明の一実施形態について、添付の図面を参照して以下で詳細に説明する。本実施形態は、ＦＩＦＯメモリの運用ならびに関連する回路要素について記載するものである。本実施形態は、データソースとして複数の測定センサを備える電子回路の文脈で説明される。しかしながら、本発明の教示は、記載されるタイプの測定センサに限定されない。

【0015】

図１は、ＦＩＦＯメモリの運用に関わり得る回路要素を備えた電子回路を、簡略ブロック図で示している。これらの要素の機能について、以下でより詳細に説明する。この種の電子回路は、例えば携帯電話機または他の携帯機器内に配置することができる。本例では、電子回路は、３つの測定センサ、すなわち、姿勢を測定するためのジャイロスコープ１と、加速度を測定するための加速度計３と、磁場強度および／または方向を測定するための磁力計５と、を備える。回路は、さらに、例えば温度測定用の温度センサおよび／または圧力測定用の圧力センサを備えることができる。本例によれば、本回路内のすべてのセンサは、互いに直交し得る３つの異なる軸に沿って測定を実施するように構成されている。各種センサからの測定信号は、異なるセンサからの測定値に異なるサンプリングレートを適用することができる制御ユニット７によってサンプリングされる。この具体的な例では、ジャイロスコープ、加速度計、磁力計の出力データレートは、それぞれ、２００サンプル／秒、１００サンプル／秒、１００サンプル／秒である。制御ユニットは、所望の測定値を得るために、各種センサに能動的に問い合わせるように構成されている。従って、制御ユニットは、様々な測定値の発信元がどのセンサであるのかを容易に特定することができ、関連する測定値サンプルのソースを追跡することができる。各種センサからの測定信号はアナログであるため、これらの信号をここでＡ／Ｄ変換器８に送ることにより、これらのアナログ信号をデジタル信号に変換する。そして、Ａ／Ｄ変換器８からのデジタル測定信号は、ＦＩＦＯメモリまたはバッファ９に保存するために制御ユニット７に送り返される。

【0016】

本発明によれば、測定センサからの新たな測定データアイテムまたはサンプルを取得可能になるたびに、そのデジタル測定データサンプルを、その測定データに関連付けられた識別子またはタグインジケータと共に、ＦＩＦＯメモリのレジスタに記憶する。従って、回路において最高サンプリングレートよりも低いサンプリングレートでサンプリングされる測定値からの測定データサンプルのデータ保存は、最高サンプリングレートでサンプリングされる測定値からのデータサンプルのデータ保存頻度に依存しない。また、センサから受け取った何らかの補足情報を保存することも可能である。そのような補足情報は、例えば、そのセンサを備えたデバイスの姿勢、または衝撃検出情報であり得る。タグは、個々のデジタル測定データサンプルのデータソースに関する情報を含んでいる。３つの測定センサ、すなわち、ジャイロスコープ、加速度計、磁力計を備える電子回路の場合、タグは、記憶されるデータのソースのそれぞれを異なるように定義するために、少なくとも２ビットが必要である。このようにタグを使用することにより、同じセンサからのものであるか異なるセンサからのものであるかに関わりなく、新たな測定データサンプルのみが、ＦＩＦＯメモリに順次記憶され、これにより、そのようなＦＩＦＯメモリのサイズが削減されるとともに、電子回路の電力消費も削減される。

【0017】

図２のテーブルは、ＦＩＦＯメモリ９の内容の一部を、より詳細に示している。左側の列は、測定データサンプルの内容を示しており、右側の列は、タグの内容を示している。本例では、ジャイロスコープはタグ識別子００を有し、加速度計はタグ識別子０１を有し、磁力計はタグ識別子１０を有する。従って、すべてのデータソースをタグによって一意に識別できる。本例のような場合は、ジャイロスコープ１の出力データレートは、加速度計３または磁力計５の出力データレートの２倍であり、ＦＩＦＯメモリにおけるジャイロスコープ測定データサンプルの数は、加速度計または磁力計からの測定データサンプルの数の２倍である。

【0018】

ＦＩＦＯメモリ９における一行は、このメモリの１つのレジスタであると考えることができる。この場合、図２において右側に示すように、１つのレジスタに、１つのデータセット１５を格納する。本例では、図示のデータセット１５は、ジャイロスコープの測定番号１のＸ軸データとＹ軸データとＺ軸データとを、関連するタグビットと共に、含んでいる。各々の軸データは、例えば１６ビットで定義することができる。従って、本例では、１つのデータセットのサイズは、３×１６ビット＋３×２ビット＝５４ビットである。実際には、タグ情報は、各データセットに１回のみ保存すればよい。このため、さらなる最適化を得ることができ、その場合、データセットの全長は、３×１６ビット＋１×２ビット＝５０ビットとなる。なお、電子回路では、異なる長さのデータ列で定義される各種センサデータがあり得るということに留意すべきである。例えば、温度測定値は、１２ビットで定義することができる一方、その他のセンサの測定値は、各々の自由軸について１６ビットで定義することができる。この場合、使用できるレジスタサイズは、可能性のある最長の測定データ列（本例では１６ビット）に軸の数を乗じ、さらにタグに必要なビット数を加算した数に応じて、定義されることになる。ただし、いずれかの補足情報が同じレジスタに保存される場合、必要なデータセットのサイズは増加する。

【0019】

本発明によれば、図３に示すように、ＦＩＦＯメモリ９のアドレス指定のために２つのポインタを使用することができる。第１のポインタ１７は、メモリ９内のあるレジスタにデータを書き込むために使用され、第２のポインタ１９は、メモリ９内の他のレジスタから情報を読み出すために使用される。これらのポインタの各々は、メモリ９の所定のレジスタを占有することができ、これにより、該ポインタが指しているレジスタアドレスを与える。メモリ９から情報が読み出されると、この情報は、まず読み出しバッファ１１に転送され、そこからマスタユニット１３によって読み出すことができる。バッファ１１とマスタユニット１３との間のインタフェースは、より詳細は後述するように、例えば、シリアルインタフェースとすることができる。これら２つのポインタを使用することにより、制御ユニット７は、メモリ９においてデータを書き込むべき場所を、書き込みポインタ１７によってその場所が明確に示されるので常に知っており、一方、バッファ１１は、メモリ９を読み取るべき場所（どのレジスタまたはメモリ空間であるか）を、読み出しポインタ１９によってその場所が明確に示されるので知っている。従って、本発明では、従来のＦＩＦＯメモリとは異なり、メモリ９において、いずれかのデータをシフトまたは移動させる必要がない。周知のＦＩＦＯソリューションでは、新たなデータは常に同じレジスタまたはメモリ空間に書き込まれ、これは、書き込みオペレーションが完了するたびにそのレジスタ内のデータをシフトさせなければならないこと意味する。本発明の方法では、データシフトを回避することができ、オペレーションの総数と、ひいては、さらに電子回路の電力消費を削減することができる。

【0020】

これらのポインタは、メモリの先頭にポインタが到達したら最後尾に戻るように、あるいは、最後尾にポインタが到達したら先頭に戻るように、構成することができる。通常は、メモリ９の読み出し速度は、メモリでの書き込み速度よりもはるかに高い。しかしながら、書き込みポインタ１７が読み出しポインタ１９に追い付くことが起こり得る。この場合、現在のメモリ位置を示す書き込みポインタ１７と読み出しポインタ１９の値は１だけインクリメントされて、古い読み込みポインタ位置のデータに、新たなデータで上書きされる。

【0021】

また、他の関連エンティティに対してメモリのステータスを示すフラグを、メモリ９に導入することも可能である。表示される必要がある可能性のある情報の量に応じて、フラグは、単に１ビットとするか、またはビット列とすることができ、メモリ９の所定の位置に保存することができる。従って、このメモリ位置のビット列の値によって、マスタユニット１３などの第三者が、フラグの情報内容を確認して、必要なアクションを取ることができる。例えば、このフラグを用いて、メモリ９が空であることを示すことができる。このフラグを用いて、所定の閾値に達したことを示すことができる。この閾値は、ＦＩＦＯメモリ９における空のメモリ空間の数とすることができる。このように運用することにより、マスタユニット１３は、データの読み出しを再開するか、またはデータ読み出し処理の速度を上げない限り、一部のデータが間もなく失われるおそれがあることを警告または通知されることができる。書き込みポインタ位置＝読み出しポインタ位置−１となったら、メモリ９は満杯であると判断することができる。これを、フラグで示すこともできる。一方、読み出しポインタ１９が書き込みポインタ１７に追い付く場合は、メモリ内のすべてのデータが読み出されたと判断することができる。同じく、これをフラグで示すこともできる。この場合、フラグは、すべてのデータが読み出されたことと、このため、この情報が覆されない限り読み出しを継続する必要はないことを、マスタ１３に示すことができる。また、上記情報の少なくとも一部を示すために、１つよりも多くのフラグ（すなわち、１つのみではなく、複数の１ビットまたはビット列）を使用することも可能となる。

【0022】

本発明のさらなる態様は、第１の例として図４に示すような読み出しバッファ１１に関する。本態様によれば、ＦＩＦＯメモリ９は、マスタユニット１３によって、バッファ１１を介して間接的に読み出される。前述のように、このインタフェースは、シリアル・ペリフェラル・インタフェース（ＳＰＩ）または集積回路間（Ｉ²Ｃ）インタフェースなどのシリアルインタフェースとすることができる。読み出しポインタ１９が指しているメモリ空間の内容、すなわち最古のデータアイテムが、自動的に読み出しバッファ１１にロードされる。その内容は、少なくとも測定データサンプルとタグとを含む。加えて、上記フラグで表すことができるＦＩＦＯメモリステータスも、バッファにロードすることができる。前述の補足情報を、さらにバッファにロードすることもできる。この第１の例では、図４に示すように、読み出しバッファ１１は、２つのメモリ空間を有する。第１のメモリ空間は、実際の測定データ用に、本例ではジャイロスコープからのＸ軸、Ｙ軸、Ｚ軸の測定データのために、使用される。第２のメモリ空間は、タグ、ＦＩＦＯステータス情報、および／または補足情報を含むその他の情報用に、使用される。しかしながら、すべての必要な情報を保存するための１つのみのメモリ空間を有するように、または２つよりも多くのメモリ空間を有するように、読み出しバッファ１１を編成することも可能である。シリアルインタフェースは、一般に、８ビットのセットでデータを読み込むので、１６ビット長の情報は、８ビットの２つのブロックに分割される。従って、記載した例では、バッファ１１の第１のメモリ空間は、３軸からのジャイロスコープ測定値に対応するように、３×２×８ビットを含むことになる。本例では、第２のメモリ空間は、シリアルインタフェースを介して読み出すことができるように、同じく８ビット長である。

【0023】

マスタユニット１３は、読み出しバッファを含むメモリからのアドレス情報を要求するように構成されている。なお、このメモリは、ＦＩＦＯメモリ９と同じものではないことに留意すべきである。マスタは、バッファメモリアドレスを送信すると、マスタユニット１３により読み込み開始条件を生成したら、そのバッファからのデータの読み込みを開始することができる。すなわち、マスタユニットにより開始／停止条件が生成されるまで、アドレスカウンタが読み出しバッファ１１上でループする。マスタユニット１３は、バッファからＦＩＦＯステータス情報も読み込むので、例えば、バッファ１１の読み出しを停止すべき時、またはＦＩＦＯメモリ９内のすべてのデータアイテムを読み込んだ時を、容易に検出することができる。このように、マスタユニットは、１つのアドレス位置のみからデータを読み込めばよいので、最小限のクロックパルス数で、バーストモードでデータを読み込むことができる。これは、やはり、回路における電力消費の削減を意味する。

【0024】

本発明のさらなる態様は、第２の例として図５に示すような読み出しバッファ１１に関する。図４に関連して上述したように、ＦＩＦＯメモリ９は、マスタユニット１３によって、バッファ１１を介して間接的に読み出される。ただし、ＦＩＦＯ読み出しバッファの第２の実現形態は、図５に示すように記述される。

【0025】

ＦＩＦＯ読み出しバッファ１１は、各センサタイプ用のレジスタのセット、すなわち、ジャイロスコープ測定値（Ｇｙｒｏデータ０）用のレジスタと、磁力計測定値（Ｍａｇデータ０）用のレジスタと、加速度計測定値（Ａｃｃデータ０）用のレジスタと、を含むバッファを有するものである。これによれば、ＦＩＦＯからのデータは自動的に適切なレジスタのセットに格納され、具体的には、Ｇｙｒｏデータは常に同じレジスタセットに格納されるので、ＭＣＵはタグを読み出す必要がない。１つのセットのデータは、マスタユニット１３がバッファ１１を読み出し、かつ読み出しポインタ１９が指す次のデータが同じセンサタイプに対応している場合に、更新される。

【0026】

例えば、ジャイロスコープは、加速度計または磁力計よりも高いサンプリングレートを有する。この場合、記載したＦＩＦＯ管理によれば、ＦＩＦＯは、他のセンサからのものよりも、ジャイロスコープからのサンプルをより多く有することになる。最も重要なことは、読み出しバッファ１１は、時間に対するサンプル列の損失がないように、このサンプリングレートの違いに適応しなければならないということである。このため、マスタユニット１３がバッファ１１を読み出すときに、それが完全に読み出されたら、それを「Ｇｙｒｏデータ１」で更新し、次のデータは「Ｇｙｒｏデータ２」であるので、他のセンサのデータは更新しない。なお、他のセンサのデータは、それらのサンプリングレートがジャイロスコープのサンプリングレートよりも低い場合に更新されないということに留意すべきである。従って、１つの大きな違いは、ＦＩＦＯコントローラは、読み出しポインタ１９が指すアドレスだけではなく、続く２つのアドレスも監視しなければならないということである。

【0027】

すべてのセンサが同じサンプリングレートを有する場合、ＦＩＦＯメモリには、各センサからの測定データが順次充填される。マスタユニット１３が読み出しバッファ１１を読み込むと、ＦＩＦＯマスタは、第１のものを「Ｇｙｒｏデータ１」、第２のものを「Ａｃｃデータ１」、最後のものを「Ｍａｇデータ１」として、読み出しバッファ１１内のすべてのセンサのデータセットを置き換えなければならない。

【0028】

図６のフローチャートは、上記で説明したステップのいくつかを要約している。ステップ２１で、測定センサにより測定を実施する。ステップ２３で、制御ユニット７は、アナログ測定信号をサンプリングし、さらにステップ２５で、受信した測定信号の各々の測定ソースを特定する。このとき、制御ユニット７は、Ａ／Ｄ変換器にＡ／Ｄ変換の実行を要求し、これを、ステップ２７で、その変換器により実行する。それらのデジタルサンプルは、制御ユニット７に送り返され、そしてこれにより、次にステップ２９で、それらの測定データサンプルをＦＩＦＯメモリ９に送ることができる。これらのサンプルは、その発信元の表示と共に、メモリに送られる。ステップ３１で、ＦＩＦＯメモリ９は、受信したサンプルにタグを関連付けて、そしてステップ３３で、ＦＩＦＯメモリ９は、サンプルとタグを保存する。ステップ３５で、メモリに保存されているデータアイテム、すなわち、少なくとも測定データサンプルおよび関連するタグが、読み出しバッファ１１に送られ、これにより、マスタユニット１３は、ステップ３７で、それらのデータアイテムを読み出しバッファから読み出すことができる。測定データサンプルが関連するタグと共に読み出しバッファ１１に送られるステップ３５の後に、ステップ２１で、メモリデバイスにおいて新たな測定を実施する。上述のように、メモリ９における書き込みおよび／または読み出しオペレーションは、ポインタ１７、１９を用いて実行することができる。図示のフローチャートにおいて、それらのステップのいくつかを、例えば読み出しオペレーションと書き込みオペレーションを、同時に実行することができる。

【0029】

本発明について、図面および上記説明において、詳細に図示および説明したが、かかる図示および説明は、説明的または例示的なものとみなされるべきであって、限定するものではなく、本発明は、開示された実施形態に限定されない。当業者であれば、請求項に係る発明を実施するに当たり、図面、開示、および添付の請求項を精査することで、他の実施形態および変形を把握し、そして実現することができる。

【0030】

請求項において、「ｃｏｍｐｒｉｓｉｎｇ（備える、有する、含む）」という表現は、他の要素またはステップを排除するものではなく、また、不定冠詞「ａ」または「ａｎ」は、複数を排除するものではない。単に異なる特徴が相互に異なる従属請求項に記載されているということだけで、それらの特徴の組み合わせを効果的に用いることができないことを示唆するものではない。請求項における参照符号は、いずれも本発明の範囲を限定するものと解釈されるべきではない。

【符号の説明】

【0031】

１ ジャイロスコープ
３ 加速度計
５ 磁力計
７ 制御ユニット
８ Ａ／Ｄ変換器
９ メモリ
１１ 読み出しバッファ
１３ マスタユニット
１５ データセット
１７ 書き込みポインタ
１９ 読み出しポインタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】