特許 6196623 抵抗変化メモリ素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6196623

(24)【登録日】2017年8月25日

(45)【発行日】2017年9月13日

(54)【発明の名称】抵抗変化メモリ素子

(51)【国際特許分類】

   H01L 21/8239 20060101AFI20170904BHJP

   H01L 27/105 20060101ALI20170904BHJP

   H01L 45/00 20060101ALI20170904BHJP

   H01L 49/00 20060101ALI20170904BHJP

【ＦＩ】

   H01L27/105 448

   H01L45/00 Z

   H01L49/00 Z

【請求項の数】2

【全頁数】12

(21)【出願番号】特願2014-532913(P2014-532913)

(86)(22)【出願日】2013年8月11日

(86)【国際出願番号】JP2013071742

(87)【国際公開番号】WO2014034420

(87)【国際公開日】20140306

【審査請求日】2016年8月8日

(31)【優先権主張番号】特願2012-192699(P2012-192699)

(32)【優先日】2012年8月31日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】316012614

【氏名又は名称】株式会社ＴＲＬ

(74)【代理人】

【識別番号】100139583

【弁理士】

【氏名又は名称】高橋 真二

(72)【発明者】

【氏名】児子 精祐

(72)【発明者】

【氏名】勝 満徳

(72)【発明者】

【氏名】佐藤 正幸

(72)【発明者】

【氏名】笹島 裕一

【審査官】 上田 智志

(56)【参考文献】

【文献】 特開２００６−３３９６６７（ＪＰ，Ａ）

【文献】 国際公開第２００９／０２５０３７（ＷＯ，Ａ１）

【文献】 特開２０１２−０３９０４２（ＪＰ，Ａ）

【文献】 特開２００４−２８１４９７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２３９

Ｈ０１Ｌ ２７／１０５

Ｈ０１Ｌ ４５／００

Ｈ０１Ｌ ４９／００

(57)【特許請求の範囲】

【請求項1】

抵抗変化絶縁膜と、
前記抵抗変化絶縁膜の第１主面上に配置されるソース電極と、
前記第１主面上に配置されるドレイン電極と、
前記第１主面上に向かい合う前記抵抗変化絶縁膜の第２主面上に配置されるゲート電極とを備え、
２×１０^２１ｃｍ^−３以上の酸素欠損（Ｖｏ）を有するアルミ酸化物を、前記抵抗変化絶縁膜として用いる、抵抗変化メモリ素子。

【請求項2】

前記ゲート電極の電位を、前記ソース電極及び前記ドレイン電極の電位より高くして、消去動作を行う、請求項１に記載の抵抗変化型メモリ素子。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、抵抗変化メモリ素子に関する。

【背景技術】

【0002】

現在、読み書き可能なメモリとして標準的に利用されているのは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、フラッシュメモリである。ＳＲＡＭは、揮発性であるという欠点に加えて、高集積化が困難なために大容量化ができないが、高速アクセスが可能であるため、キャッシュメモリなどに利用されている。ＤＲＡＭも揮発性という欠点に加えて、データ破壊読出し型であるために読出し時にリフレッシュ動作が必要であるが、大容量化できるという特性を生かしてパソコンの主メモリに多用されている。フラッシュメモリは、電源遮断後のデータが保持できるため、比較的小容量のデータ保存に利用されているが、書込み時間がＤＲＡＭより長くかかる。

【0003】

これら標準メモリに対して、高性能化という観点から新型メモリが開発されている。例えば、電圧を印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いて、データを保持する方式の不揮発性メモリが提案されている（「ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）」とも呼ばれている）。

【0004】

ＲｅＲＡＭを構成する素子は、下部電極と抵抗変化絶縁膜と上部電極とが順に積層された構造となっており、上部電極及び下部電極間に電圧パルスを印加することにより、抵抗変化絶縁膜の抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作によって変化する抵抗値を読み出すことによって、抵抗性不揮発性メモリが実現できる。ＲｅＲＡＭ素子をマトリクス状に配列してメモリセルアレイを形成して、メモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して、ＲｅＲＡＭが構成される。

【0005】

ＲｅＲＡＭの研究開発対象は、抵抗変化する金属酸化膜、及び、それに適した電極金属の材料に関する工夫（例えば、特許文献１、特許文献２、非特許文献１）等を対象に行われている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１２−３３６４９号公報

【特許文献2】特開２００５−１８３５７０号公報

【特許文献3】特開２０１０−１５６６２号公報

【非特許文献】

【0007】

【非特許文献1】Ｚ． Ｗｅｉ， Ｔ． Ｔａｋａｇｉ ｅｔ ａｌ． ＩＥＤＭ （２００８） Ｈｉｇｈｌｙ Ｒｅｌｉａｂｌｅ ＴａＯｘ ＲｅＲＡＭ ａｎｄ Ｄｉｒｅｃｔ ＥＶｉｄｅｎｃｅ ｏｆ Ｒｅｄｏｘ Ｒｅａｃｔｉｏｎ Ｍｅｃｈａｎｉｓｍ

【非特許文献2】Ｈ． Ｍｏｍｉｄａ， Ｓ． Ｎｉｇｏ ｅｔ ａｌ． ＡＰＬ． ９８， ０４２１０２ （２０１１） Ｅｆｆｅｃｔ ｏｆ ｖａｃａｎｃｙ−ｔｙｐｅ ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｃｙ ｏｎ ｅｌｅｃｔｒｏｎｉｃ ｓｔｒｕｃｔｕｒｅ ｉｎ ａｍｏｒｐｈｏｕｓ ａｌｕｍｉｎａ

【非特許文献3】Ｔ． Ｗ． Ｈｉｃｋｍｏｔｔ ＡＰＬ． ８８， ２８０５ （２０００） Ｖｏｌｔａｇｅ−ｄｅｐｅｎｄ ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ ａｎｄ Ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ ｎｅｇａｔｉｖｅ ｒｅｓｉｓｔａｎｃｅ ｉｎ ａｎｏｄｉｚｅｄ Ａｌ−Ａｌ２Ｏ３−Ａｕ ｄｉｏｄｅｓ

【非特許文献4】Ｔ． Ｗ． Ｈｉｃｋｍｏｔｔ ＡＰＬ． １００， ０８３７１２ （２００６） Ａ ｂｒｅａｋｄｏｗｎ ｍｅｃｈａｎｉｓｍ ｉｎ ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ ｓｔｒｕｃｔｕｒｅｓ

【発明の概要】

【発明が解決しようとする課題】

【0008】

開示のＲｅＲＡＭは、どれも、絶縁体の表裏を２つの電極で挟んだ２電極型構造をしており、電圧印可によって絶縁体が抵抗変化する現象を利用している。その理由は、２電極構造は、構造が単純なためメモリ集積化し易く、金属酸化膜と電極金属間に必然的に形成されるショットキー障壁が、スイッチング機構に重要な機能を果たすと同時に、電流の輸送が多数キャリアで行われるため、高速動作する利点がある。

【0009】

絶縁体の抵抗変化膜の表裏を２つの電極で挟んだ構造は、メモリの高集積化に適している。しかしながら、他の半導体素子と混載して使用する場合には、表裏の２面に配線するため、一括して配線加工できないことに加えて、配線間距離が抵抗変化膜の厚さになり、配線間が絶縁不良になる場合が発生するために、他の半導体素子との混載が難しいという問題がある。

【課題を解決するための手段】

【0010】

上記課題を解決する形態は、以下に示す項目（１）〜（６）に記載のようなものである。
（１）抵抗変化絶縁膜と、
前記抵抗変化絶縁膜の第１主面上に配置されるソース電極と、
前記第１主面上に配置されるドレイン電極と、
前記第１主面上に向かい合う前記抵抗変化絶縁膜の第２主面上に配置されるゲート電極とを備える、抵抗変化メモリ素子。
互いに同平面に設けられたソース電極とドレイン電極であるため、同一平面に電極配線をすることができ、配線間の絶縁性は平面的に配線間隔を調整することによって確保できるため、他の半導体素子との混載が容易になる。
（２）前記ソース電極と前記ドレイン電極との間に、絶縁膜を備える、項目１に記載の抵抗変化メモリ素子。
２つの金属電極の間に絶縁膜を備え、電子がトンネルするたびに接合は充放電を繰り返し、それに伴い接合電圧は、減少または増加により、書込み（「オン動作」ともいう）または消去（「オフ動作」ともいう）する。通過電流によりオフさせる２電極型抵抗変化メモリ素子より、オフ電流を小さくすることができる。
（３）前記ゲート電極の電位を、前記ソース電極及び前記ドレイン電極の電位より高くして、消去動作を行う、項目１又は２に記載の抵抗変化型メモリ素子。
ゲート電圧から、抵抗変化絶縁膜に電圧をかけて、オフすることで、ソース電極とドレイン電極の間に電流を流すことなく記憶電荷を抽出し、オフ電流を小さくすることができる。
（４）前記抵抗変化絶縁膜の積層方向と直交に前記ソース電極と前記ドレイン電極を配置する、項目項目１〜３の何れかに記載の抵抗変化メモリ素子。
動作電流が抵抗変化絶縁膜の積層面方向に流れるので、酸素欠損が界面にできやすい界面効果を奏し、積層面を貫通して電流が流れる従来の構造に比べ、電流が流れ易く、高速動作することに加え、抵抗変化絶縁膜へのダメージ発生を解消する。
（５）２×１０^２１ｃｍ^−３以上の酸素欠損（Ｖｏ）を有するアルミ酸化膜、又は、遷移金属以外の金属酸化膜を、前記抵抗変化絶縁膜として用いる、項目１〜４の何れか１項に記載の抵抗変化メモリ素子。
（６）前記遷移金属は、Ｚｎ、Ｉｎ、Ｇａである項目５に記載の抵抗変化メモリ素子。

【発明の効果】

【0011】

本発明の一実施形態に係る抵抗変化メモリは、ソース電極と、ドレイン電極とを、抵抗変化絶縁膜の同端面に載置することにより、他の半導体素子との混載が容易になるという効果を奏する。

【図面の簡単な説明】

【0012】

【図1】２電極型抵抗変化メモリ素子の一例を示す断面図である。

【図2】３電極型抵抗変化メモリ素子の一例を示す断面図である。

【図3】３電極型抵抗変化メモリ素子の別な一例を示す断面図である。

【図4A】電流―電圧（ＩＶ）特性の測定用の回路を設けた２電極型抵抗変化メモリ素子の一例を示す図である。

【図4B】２電極型抵抗変化メモリのＩＶ特性の一例を示す図である。

【図5A】ＩＶ特性の測定用の回路を設けた３電極型抵抗変化メモリ素子の一例を示す図である。

【図5B】３電極型抵抗変化メモリのＩＶ特性の一例を示す図である。

【図6A】２電極型抵抗変化メモリ素子のオンオフ機構を説明する図である。

【図6B】３電極型抵抗変化メモリ素子のオンオフ機構を説明する図である。

【発明を実施するための形態】

【0013】

以下、図面を参照して、本発明の実施形態について説明する。

【0014】

（１）２電極型抵抗変化メモリ素子の構成
図１は、２電極型抵抗変化メモリ素子の一例を示す断面図である。図１に示される従来の２電極で２電極型抵抗変化メモリ素子１０は、下部電極５と抵抗変化絶縁膜８と上部電極７とが順に積層された構造となっており、下部電極５及び上部電極間７に電圧パルスを印加することにより、抵抗変化絶縁膜８の抵抗値を可逆的に変化させることができる。２電極型抵抗変化メモリ素子１０は、絶縁膜５と基盤１１の上に積層される。

【0015】

２電極型抵抗変化メモリ素子１０の製造方法について示す。まず、単結晶シリコン基板１１上に、絶縁膜５としてシリコン酸化膜を熱酸化法により形成する。その後、下部電極５としてＡｌを、スパッタリング法によりシリコン酸化膜上に形成する。その後、下部電極５上に、抵抗変化絶縁膜８として、例えば、厚さが約３ｎｍの酸化ハフニウム膜を、均一に形成するためＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。次に、表面に高真空蒸着によって１００ｎｍ厚のＡｌを成膜して２５μｍΦの上部電極７を成形する。

【0016】

素子のＩＶ特性を図１に示す。２８μＡの電流制限ダイオードを経由した状態で、２．５Ｖで高抵抗状態から低抵抗状態になる。電流制限ダイオードをバイパスした状態で、電圧を２Ｖまで増加すると、１Ｖに達する前にオフ電流が１８ｍＡに達し、急激に高抵抗状態に戻るユニポーラ動作をする。比較例のオフ電流は、本発明の実施例に比べ、４桁程度大きい値であり、本発明の３電極型抵抗変化メモリ素子の省電力に関する優位性が明らかである。

【0017】

（２）３電極型抵抗変化メモリ素子の構成
図２は、３電極型抵抗変化メモリ素子の一例を示す断面図である。図２に示される抵抗変化メモリ素子２０Ａは、トップゲート電界型である。３電極型抵抗変化メモリ素子２０Ａは、ソース電極１７Ａ、ドレイン電極１８Ａ、及びゲート電極１９Ａを備え、ソース電極１７Ａ及びドレイン電極１８Ａと、ゲート電極１９Ａとは、それらの間に、抵抗変化絶縁膜８を挟持する。ソース電極１７Ａ及びドレイン電極１８Ａとゲート電極１９Ａとの短絡を防ぐために、それらの間に、アルミナ絶縁膜１５Ａが設けられる。また、アルミナ絶縁膜１６Ａはソースとドレイン間を絶縁する。ソース電極１７Ａの電位を上げると、電子が抵抗変化絶縁膜８にトンネルして充電され、それに伴い抵抗が減少して、オンする。

【0018】

ゲート電極１９Ａの電位をソース電極１７Ａとドレイン電極１８Ａの電位より高くすると、抵抗変化絶縁膜８の中で非局在化して伝導バンドを形成していた電子は、電界効果によってソース電極１７Ａとドレイン電極１８Ａに抽出されて減少し、局在化してオフ状態になる。このような、電界効果を抵抗変化メモリのオフ機構とすることによって、オフ電流を大幅に低下できるが、その作用原理は、後述する。

【0019】

表面にＳｉＯ_２を付けたＳｉ基板にＡｌをＤＣスパッタ成膜して５００ｎｍ厚のボトムゲート電極を形成した後、その上に５０ｎｍ厚のＡｌ_２Ｏ_３をＡＣ成膜し、その上にＡｌとＡｌ_２Ｏ_３を同時スパッタ（Ａｌ：ＤＣ５Ｗ、Ａｌ_２Ｏ_３：ＡＣ２００Ｗ、Ａｒ中）によって３０ｎｍ厚のＡｌＯｘ膜を成膜、その上に５０ｎｍ厚のＡｌ_２Ｏ_３をＡＣ成膜する。パッシベーション膜として２００ｎｍ厚さのＳｉＯ_２をプラズマ成膜した後、ホトレジスト膜を塗布してホトマスク１を用いて２ｍｍ角のゲート電極取り出し口をＡｌ膜までドライエッチングし、同様にホトマスク２を用いて２μｍ角のソース電極とドレイン電極（電極間距離：０．６μｍ）部をＡｌＯｘ膜までドライエッチングした。その後、２００ｎｍ厚さのＡｌをＤＣスパッタ成膜し、ホトマスク３を用いてソース電極とドレイン電極を形成した。

【0020】

図３は、別な実施形態に係る抵抗変化型メモリ素子の一例を示す断面図である。図３に示される抵抗変化メモリ素子２０Ｂは、ボトムゲート電界型である。抵抗変化メモリ素子２０Ｂは、ソース電極１７Ｂ、ドレイン電極１８Ｂ、及びゲート電極１９Ｂを備え、ソース電極１７Ｂ及びドレイン電極１８Ｂと、ゲート電極１９Ｂとは、それらの間に、抵抗変化絶縁膜８を挟持する。ソース電極１７Ｂとゲート電極１８Ｂとの短絡を防ぐために、それらの間に、アルミナ絶縁膜１６Ｂが設けられる。また、ゲート電極１９Ｂと、ソース電極１７Ｂ及びドレイン電極１８Ｂとの短絡を防ぐために、それらの間に、アルミナ絶縁膜１５Ｂが設けられる。

【0021】

（３）抵抗変化メモリ素子の動作原理
非特許文献２では、第１原理計算によって、アモルファスアルミナにおける酸素欠損に関係する電子および原子構成が説明されている。第１原理計算は、ＬＤＡ（Ｌｏｃａｌ Ｄｅｎｓｉｔｙ Ａｐｐｒｏｘｉｍａｔｉｏｎ）内のＤＦＴ（Ｄｅｎｓｉｔｙ Ｆｕｎｃｔｉｏｎａｌ Ｔｈｅｏｒｙ）及び、平面波基底の擬ポテンシャル手法に基づいている。本発明者らは、非特許文献２の第１原理計算結果から導いたオン・オフ状態における電子状態を熱刺激電流測定によって検証した。その結果、高密度の酸素欠損Ｏｘｙｇｅｎ ｖａｃａｎｃｙ（Ｖｏ）を有するアルミ酸化膜（以下ＡｌＯｘ）のＶｏにトラップされた電子（以下Ｖｏ電子）は、伝導帯から０．１７〜０．４１ｅＶ下のレベルにあることが判った。通常のｎ型Ｓｉ半導体のドナー準位は伝導帯から０．０２９ｅＶ下のレベルにあるため、ドナー準位の電子は室温で伝導帯に励起されるのに対し、Ｖｏ電子はより深いレベルにあるため伝導帯に励起するにはホットエレクトロン化する必要があり、その活性化エネルギーを電流によってＶｏ電子に与えるには電流密度を大きくする必要があった。なお、本実施形態において、高密度の酸素欠損を生じる抵抗変化絶縁膜は、アルミ酸化膜に限定されず、遷移金属以外の金属酸化膜であってもよい。この点は、「（４）遷移金属以外の金属酸化膜」で後述する。

【0022】

非特許文献２の第１原理計算結果によれば、オン状態にあるＶｏ電子をホットエレクトロン化するために活性化エネルギーが必要である。この問題を解決するために、３電極型抵抗変化メモリ素子２０Ａ、２０Ｂは、ホットエレクトロン化を必要としない電子抽出が可能である。即ち、３電極型抵抗変化メモリ素子２０Ａ、２０Ｂは、電界によって電子をダイレクトに電極に抽出することができる。以下、その動作原理を詳細に説明する。

【0023】

３電極型抵抗変化メモリ素子は、オン動作に関しては、２電極型抵抗変化メモリと同様に、ソース電極とドレイン電極間に閾値以上の電圧を印可すると、ショットキー障壁を電界強化型（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングした電子が抵抗変化絶縁膜のＶｏに注入されて、Ｖｏ伝導バンドを形成してオン状態になる。オフ動作に関しては、ゲート電位に対してソース電極とドレイン電極の電位を共にある電圧（例えば、３Ｖ）だけ低くすると電子がソース電極とドレイン電極に抽出されてオフ状態になる。

【0024】

図４Ａは電流―電圧（ＩＶ）特性の測定用の回路を設けた２電極型抵抗変化メモリ素子の一例を示す図である。測定用の回路３０は、電源３１、電流制限する電流制限ダイオード３３、ダイオードの切替を行うスイッチ３５を有する。電流制限ダイオード３３の電流制限値は、２８μＡである。

【0025】

図４Ｂは、２電極型抵抗変化メモリ素子のＩＶ特性の一例を示す図である。図４Ａ及び図４Ｂを用いて、２電極型抵抗変化メモリ素子の動作を説明する。最初に、スイッチ３５を、電流制限ダイオード３３を通過させて、電流制限ダイオード３３によって電流制限して電圧印可する。閾値（２．５Ｖ）に達すると、抵抗変化絶縁膜８は、高抵抗状態から低抵抗状態に変化してオン状態になる（１０１）。次に、オン状態で、スイッチ３５を、電流制限ダイオード３３をバイパスさせて電圧印加すると、１Ｖで１８ｍＡのオフ電流が流れ、低抵抗状態から高抵抗状態に変化してオフ状態になる（１０２）。

【0026】

図５ＡはＩＶ特性の測定用回路を設けた３電極型抵抗変化メモリ素子の一例を示す図である。測定用の回路４０は、電源４１、電流制限する電流制限ダイオード４３、ダイオードの切替を行うスイッチ４５を有する。電流制限ダイオード４３の電流制限値は、２８μＡである。測定用の回路４０によって、表１に示す電圧をソース電極とドレイン電極及びゲート電極に印可して書込・消去・読出を行う。

【0027】

【表1】

【0028】

図５Ｂは、３電極型抵抗変化メモリ素子のＩＶ特性の一例を示す図である。図５Ａ及び図５Ｂを用いて、３電極型抵抗変化メモリ素子の動作を説明する。最初に、スイッチ３５を、電流制限ダイオード３３を通過させて、電流制限ダイオード３３によって電流制限して電圧印可する。ゲート電極は接地しておく。この例ではソース・ドレイン間の電圧を２〜３Ｖに増加すると高抵抗状態から低抵抗状態になる（１０３）。次に、スイッチ３５を切り替えて、ソース・ドレイン電極電圧を共に３Ｖとし、ゲート電極電位を０Ｖにすると、抵抗変化絶縁膜８は、高抵抗状態に戻った（１０４）。その際のオフ電流は正確に測定されていないが、２サイクル目の電圧０．１Ｖで検出された微小電流０．７μＡがオフ電流の一部と考えられる。

【0029】

このように、３電極型抵抗変化メモリ素子は、２電極型抵抗変化メモリ素子より、オフ電流が劇的に下がることがわかる。

【0030】

図６Ａは、２電極型抵抗変化メモリ素子のオンオフ機構を説明する図である。図６Ｂは、３電極型抵抗変化メモリ素子のオンオフ機構を説明する図である。４２は、空位のＶｏ（電子の存在しないＶｏ）を示し、４３は、局在した１電子状態のＶｏ（ホッピング伝導による微小電流が流れる絶縁状態）を示し、４４は、非局在化した１電子状態のＶｏ（伝導バンドを形成した金属伝導状態）を示し、４５は、電子抽出されて空位になったＶｏ（Ｖｏ近傍のＡｌイオンの構造緩和を伴って、Ｖｏのエネルギーレベルが上昇して伝導帯下端に合体した状態）をそれぞれ示す。

【0031】

第１原理計算から導いたＶｏバンドモデルによれば、２電極型抵抗変化メモリと３電極型抵抗変化メモリのどちらの場合であっても、オン機構は「オフ→オン」の例に示すように、金属（Ａｌ）と金属酸化膜（ＡｌＯｘ）間に形成されたショットキー障壁を、Fowler-Nordheim（ＦＮ）トンネルした電子がＶｏに捕捉され、Ｖｏ電子密度が１０^２１ｃｍ^−３以上になると、Ｖｏ電子が空間的に重なってバンドを形成して（オン）の例に示す金属伝導（オン）状態になる。

【0032】

一方、オフ機構に関しては、２電極型抵抗変化メモリと３電極型抵抗変化メモリは全く異なる。２電極型抵抗変化メモリでは、図６Ｂの「オン→オフ」に示すように、大きなオフ電流が流れるとホットエレクトロン化されて増大した電子の運動エネルギーによって一部の電子が上の伝導帯に励起され、その個所で電子の波動関数の重なりが途切れた状態になる。その結果、途切れた個所の下流側の電子は電界によって電極に抽出される。伝導帯に励起された電子の一部はエネルギーを失って再びＶｏに捕捉されるが、大半はドレイン電極に流出し、系全体ではＶｏに捕捉された電子が減少してＶｏ電子が局在化し、バンドが消滅してバンド絶縁体（オフ）の状態になると考えられる。このように観測しているのは、このメカニズムは１０ｎｓ以下の高速でシーケンシャルに進むため、観察することも制御することも困難だからである。

【0033】

これに対し、３電極型抵抗変化メモリのオフ機構は、図６Ｂの「オン→オフ」に示すように、オン状態にあるＶｏ電子が、ゲート電圧の電界効果によってソース・ドレイン電極に抽出されて減少して局在化し、バンドが消滅してバンド絶縁体（オフ）の状態になる単純なメカニズムである。つまり、ホットエレクトロン化するための電流密度の高いオフ電流が不要になり、ゲート電圧によってオフ機構を制御することができる。

【0034】

非特許文献２の第１原理計算結果によって抵抗変化メモリの動作原理を解明することによって得られた知見に基づいており、抵抗変化絶縁膜に用いるアルミ酸化膜は２×１０^２１ｃｍ^−３以上のＶｏを有する必要がある。Ｖｏ密度が１０^１９〜１０^２０ｃｍ^−３の場合には、その全てのＶｏに電子が捕捉された場合でもＶｏ電子の波動関数の重なりが不十分で、Ｖｏバンドが形成されないため、金属伝導状態にならない。その場合はＨｉｃｋｍｏｔｔが非特許文献３と非特許文献４で報告しているように、印可電圧を閾値以上に増加させると、一旦、電流が増加するが低抵抗状態にスイッチングすることなく、更に電圧を上昇させると電流が低下して高抵抗状態に戻るいわゆる負性抵抗を示す。第１原理計算によるＡｌ_４８Ｏ_７３のスーパセルの酸素原子７３個から酸素原子２個を欠損させた場合には、電子注入によるＶｏ電子の波動関数の重なりが発生し、Ｖｏバンドが形成されることが判った。このシミュレーション結果からスイッチングに必要なＶｏ密度は（１）式で求まる２×１０^２１ｃｍ^−３であり、熱刺激電流測定によって算定した電子数とオーダが一致する。Ｈｉｃｋｍｏｔｔが負性抵抗現象を見つけたＶｏ密度１０^１９〜１０^２０ｃｍ^−３ではＶｏ電子の波動関数の重なりが発生しないが、２×１０^２１ｃｍ^−３以上になるとＶｏ電子の波動関数の重なりが発生して低抵抗状態にスイッチングすることが明らかになった。
２÷７３×１０^２３ ＝ ２×１０^２１ｃｍ^−３ （１０^２３：アボガドロ数） （１）

【0035】

なお、３電極型抵抗変化メモリ素子のオフ機構は、単なる電界効果トランジスタとは明確に異なる。電界効果トランジスタでは、十分な正電位がゲート電極に印加されると、この正電位が、半導体上に負電荷を静電気的に引き付け、基板の表面から多数キャリアの正孔を反発するようにはたらく。ゲートに印加された電位が高くなると、絶縁層と基板の界面の少数キャリア電子の濃度が高くなり、最終的に、これは、多数キャリアの正孔の密度に匹敵するようになる。十分に大きな電位がゲートに印加された場合、表面の電子の密度は、正孔の密度を超え、いわゆる反転層が生成される。絶縁層と半導体の界面における反転電荷が、ソースとドレインの間に接続チャネルを提供するため、これらの２つの電極の間の電位差により、それらの電極の間に電流が流れる。その場合、素子は、ＯＮ状態にあると言われ、伝導を可能にするために必要なゲート電圧は、閾値電圧として知られる。一方、反転する前には、チャネル内に伝導はなく、したがって電流が流れることができず、素子はＯＦＦ状態となる。

【0036】

電界効果トランジスタでは、半導体中に分散して内蔵している電子をゲート電圧によってゲート絶縁膜直下に集めて反転層を形成して接続チャネルにするため、ゲート電圧を切れば、自然に電子は元の分散状態となって接続チャネルは消滅する。

【0037】

一方、３電極型抵抗変化メモリ素子では、電子が素子の外部から電極を通して抵抗変化絶縁膜に注入されて増加することによって接続チャネルを形成する。この注入された電子は酸素空孔に捕獲されてエネルギー的に安定であるために不揮発性になる。オフ状態にする際は、ソース・ドレイン電極電位に対して高いゲート電圧の電界によって、酸素空孔に捕獲されている電子を、ソース・ドレイン電極を通して素子の外部に抽出して減少させることによって、局在化し、接続チャネルを消滅し、電流が流れないオフ状態にする。このように、３電極型抵抗変化メモリ素子は、電界効果トランジスタとはゲート電極を有する点では同じであるが、揮発性と不揮発性の根本的な差異があり、その作用機構も明確に異なる。

【0038】

（４）遷移金属以外の金属酸化膜
アルミ酸化膜を用いて説明したように、本実施形態に係る抵抗変化絶縁は酸素欠損を有する。しかし、酸素欠損を有するだけでは不十分である。例えばＳｎの場合は、ＳｎＯ、ＳｎＯ２、ＳｎＯ３等の酸素との結合状態が複数存在するため、酸素欠損が存在しても、注入・抽出した電子とＳｎとＯの結合状態の変化がバランスして、酸素欠損サイト（酸素空孔）の電子の増減が発生しない。本実施形態に係る抵抗変化メモリ素子では、下記の反応１，２によって、酸素空孔（Ｖｏ）と電極との間で電子の授受が行われて絶縁状態と導通状態が切り替わる。

【0039】

反応１：Vo2+＋ e- →Vo1+
空の Vo（Vo2+）に電子が注入されてVo1+ になり、Vo1+が増加すると、伝導バンドが形成されて導通状態になる。
反応２：Vo１+ - e- →Vo2+ Voから電子が抽出されてVo2+なると、伝導バンドが途切れて絶縁状態になる。
つまり、電子の授受が電極とＶｏの間でのみ行われる状況にすることが好ましく、ＳｎとＯの結合状態が変わることは、反応１，２の外乱要因になる。同様なことが価数の変化する遷移金属の場合に起きる。例えば、４価と５価に価数変化するＴａでは、ＴａＯ２とＴａ２Ｏ５が存在し、注入電子の授受と同時に、Ｏが電極間を移動する下記の化学反応が起きる。
Ta2O5+2e-（導通状態）⇔2TaO2＋2O-（絶縁状態）

【0040】

特許文献３に係るＲｅＲＡＭは、消費電力が非常に低い特長がある。しかし、Ｏイオンの移動を伴う動作であるため、メモリの書き換え可能回数はフラッシュメモリ並みの１０の６乗であり、ＤＲＡＭの耐久性に甚だしく劣る。Ｏイオンが移動するような化学的変化を伴わない電子のみが増減する物理変化を利用した本実施形態は、メモリの書き換え可能回数が原理的に大きくなる。つまり、本実施形態の抵抗変化絶縁膜に用いる金属酸化膜は、内殻電子が全て詰った価数変化しない元素で、且つ酸素との結合状態が安定したＡｌやＺｎ、Ｉｎが適している。遷移金属のＴｉやＮｉ等を添加して導電性を高める場合であっても、添加量は３重量％以下にしてオフ状態で発生するリーク電流を低く抑える必要がある。

【0041】

以上説明した実施形態は典型例として挙げたに過ぎず、その各実施形態の構成要素の組合せ、変形及びバリエーションは当業者にとって明らかであり、当業者であれば本発明の原理及び請求の範囲に記載した発明の範囲を逸脱することなく上述の実施形態の種々の変形を行えることは明らかである。

【符号の説明】

【0042】

５ 下部電極
７ 上部電極
８ 抵抗変化絶縁膜
１０ ２電極型抵抗変化メモリ素子
１１ 基盤
１６Ａ、１６Ｂ アルミナ絶縁膜
１７Ａ、１７Ｂ ソース電極
１８Ａ、１８Ｂ ドレイン電極
１９Ａ、１９Ｂ ゲート電極
２０Ａ、２０Ｂ ３電極型抵抗変化メモリ素子
３０ ２電極型抵抗変化メモリ素子の測定用回路
３１、４１ 電源
３３、４３ 電流制限ダイオード
３５、４５ スイッチ
４０ ３電極型抵抗変化メモリ素子の測定用回路

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】