知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6196954
(24)【登録日】2017年8月25日
(45)【発行日】2017年9月13日
(54)【発明の名称】スイッチング電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20170904BHJP
H02M 3/335 20060101ALI20170904BHJP
【ＦＩ】
H02M3/28 D
H02M3/28 H
H02M3/335 E
【請求項の数】3
【全頁数】27
(21)【出願番号】特願2014-192270(P2014-192270)
(22)【出願日】2014年9月22日
(65)【公開番号】特開2016-63710(P2016-63710A)
(43)【公開日】2016年4月25日
【審査請求日】2016年7月7日
(73)【特許権者】
【識別番号】000103208
【氏名又は名称】コーセル株式会社
(74)【代理人】
【識別番号】100095430
【弁理士】
【氏名又は名称】廣澤 勲
(72)【発明者】
【氏名】山本 瑛士
【審査官】
東 昌秋
(56)【参考文献】
【文献】
特開昭５５−１４１９７３（ＪＰ，Ａ）
【文献】
特開２０１４−１１７０５６（ＪＰ，Ａ）
【文献】
米国特許出願公開第２０１１／０１４９６０７（ＵＳ，Ａ１）
【文献】
特開２０１４−３８１４（ＪＰ，Ａ）
【文献】
特開２００５−２２４０６９（ＪＰ，Ａ）
【文献】
特開２０１０−１２４５２４（ＪＰ，Ａ）
【文献】
米国特許出願公開第２０１３／０３０１３０７（ＵＳ，Ａ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０２Ｍ ３／００−３／４４
(57)【特許請求の範囲】
【請求項1】
互いに直列接続され、その両端に入力電圧が印加される第一及び第二の主スイッチング素子と、入力巻線及び出力巻線を有するトランスと、第一又は第二の主スイッチング素子がオンした時、前記入力巻線の一端をバイアスすることにより、前記入力巻線に前記入力電圧のほぼ半分の電圧を発生させる入力側コンデンサと、前記出力巻線に発生する電圧を整流平滑して出力電圧を生成する出力整流平滑回路と、前記第一の主スイッチング素子をオンオフさせる第一駆動パルスと前記第二の主スイッチング素子をオンオフさせる第二駆動パルスとを生成し、前記第一及び第二駆動パルスによって前記第一及び第二の主スイッチング素子のオン時間を調節し、前記出力電圧を目標値に近づける制御を行う制御回路とで構成されたハーフブリッジ型の電源回路を有し、
前記第一駆動パルスは、ハイレベルとローレベルを繰り返す周期が一定であり、ハイレベルとローレベルのどちらか一方の期間に前記第一の主スイッチング素子をオンさせることができ、前記第二駆動パルスは、ハイレベルとローレベルを繰り返す周期が前記第一駆動パルスと同じであり、ハイレベルとローレベルのどちらか一方の期間に前記第二の主スイッチング素子をオンさせることができ、
前記制御回路が、前記第一駆動パルスが前記第一の主スイッチング素子をオンさせる側のレベルになる時比率である第一のオン時比率と、前記第二駆動パルスが前記第二の主スイッチング素子をオンさせる側のレベルになる時比率である第二のオン時比率とを変化させることによって、前記第一及び第二の主スイッチング素子のオン時間を変化させるスイッチング電源装置において、
前記制御回路は、前記出力電圧と前記目標値との差を増幅し、前記出力電圧を前記目標値に近づける方向に増減する制御信号を出力する出力電圧監視部と、前記制御信号を受け、所定の変調条件に基づいて変調を行って前記第一及び第二のオン時比率を決定し、これを信号化した駆動パルス時比率信号を出力するパルス幅変調部と、前記駆動パルス時比率信号に対応した前記第一及び第二駆動パルスを生成し、前記第一及び第二の主スイッチング素子に向けて出力する駆動パルス生成部と、前記出力整流平滑回路から負荷に供給される出力電流が所定の上限値を超えたことを検出すると、前記出力電流の増加を抑制するため、前記出力電圧を前記目標値より低下させる方向に増減する保護信号を出力する出力電流監視部とで構成され、
前記パルス幅変調部には、ゼロよりも大きい値である所定の最小時比率が設定され、前記パルス幅変調部は、前記制御信号が前記出力電圧を低下させる方向に変化すると、その変化に応じて前記第一及び第二のオン時比率を徐々に小さくし、前記第一及び第二のオン時比率が前記最小時比率まで小さくなった後、さらに前記制御信号が前記出力電圧を低下させる方向に変化すると、前記第一駆動パルスの周期の２倍以上の時間である最小時比率保持時間が経過するまでの間、前記第一及び第二のオン時比率を前記最小時比率に保持し、前記最小時比率保持時間が経過した後、前記第一及び第二のオン時比率を速やかに前記最小時比率からゼロに切り替える動作を行い、
さらに前記パルス幅変調部は、前記保護信号を受けると、前記制御信号を無視し、前記保護信号を前記制御信号とみなして同様の変調を行って前記第一及び第二駆動パルスの時比率を決定し、前記第一及び第二のオン時比率が前記最小時比率まで小さくなった後、さらに前記保護信号が前記出力電圧を低下させる方向に変化すると、前記最小時比率保持時間を前記第一駆動パルスの周期以下の短い時間に切り替えて、前記第一及び第二のオン時比率を速やかに前記最小時比率からゼロに切り替える動作を行うことを特徴とするスイッチング電源装置。
前記第一駆動パルスは、ハイレベルとローレベルを繰り返す周期が一定であり、ハイレベルとローレベルのどちらか一方の期間に前記第一の主スイッチング素子をオンさせることができ、前記第二駆動パルスは、ハイレベルとローレベルを繰り返す周期が前記第一駆動パルスと同じであり、ハイレベルとローレベルのどちらか一方の期間に前記第二の主スイッチング素子をオンさせることができ、
前記制御回路が、前記第一駆動パルスが前記第一の主スイッチング素子をオンさせる側のレベルになる時比率である第一のオン時比率と、前記第二駆動パルスが前記第二の主スイッチング素子をオンさせる側のレベルになる時比率である第二のオン時比率とを変化させることによって、前記第一及び第二の主スイッチング素子のオン時間を変化させるスイッチング電源装置において、
前記制御回路は、前記出力電圧と前記目標値との差を増幅し、前記出力電圧を前記目標値に近づける方向に増減する制御信号を出力する出力電圧監視部と、前記制御信号を受け、所定の変調条件に基づいて変調を行って前記第一及び第二のオン時比率を決定し、これを信号化した駆動パルス時比率信号を出力するパルス幅変調部と、前記駆動パルス時比率信号に対応した前記第一及び第二駆動パルスを生成し、前記第一及び第二の主スイッチング素子に向けて出力する駆動パルス生成部と、前記出力整流平滑回路から負荷に供給される出力電流が所定の上限値を超えたことを検出すると、前記出力電流の増加を抑制するため、前記出力電圧を前記目標値より低下させる方向に増減する保護信号を出力する出力電流監視部とで構成され、
前記パルス幅変調部には、ゼロよりも大きい値である所定の最小時比率が設定され、前記パルス幅変調部は、前記制御信号が前記出力電圧を低下させる方向に変化すると、その変化に応じて前記第一及び第二のオン時比率を徐々に小さくし、前記第一及び第二のオン時比率が前記最小時比率まで小さくなった後、さらに前記制御信号が前記出力電圧を低下させる方向に変化すると、前記第一駆動パルスの周期の２倍以上の時間である最小時比率保持時間が経過するまでの間、前記第一及び第二のオン時比率を前記最小時比率に保持し、前記最小時比率保持時間が経過した後、前記第一及び第二のオン時比率を速やかに前記最小時比率からゼロに切り替える動作を行い、
さらに前記パルス幅変調部は、前記保護信号を受けると、前記制御信号を無視し、前記保護信号を前記制御信号とみなして同様の変調を行って前記第一及び第二駆動パルスの時比率を決定し、前記第一及び第二のオン時比率が前記最小時比率まで小さくなった後、さらに前記保護信号が前記出力電圧を低下させる方向に変化すると、前記最小時比率保持時間を前記第一駆動パルスの周期以下の短い時間に切り替えて、前記第一及び第二のオン時比率を速やかに前記最小時比率からゼロに切り替える動作を行うことを特徴とするスイッチング電源装置。
【請求項2】
互いに直列接続され、その両端に入力電圧が印加される第一及び第二の主スイッチング素子と、入力巻線及び出力巻線を有するトランスと、第一又は第二の主スイッチング素子がオンした時、前記入力巻線の一端をバイアスすることにより、前記入力巻線に前記入力電圧のほぼ半分の電圧を発生させる入力側コンデンサと、前記出力巻線に発生する電圧を整流平滑して出力電圧を生成する出力整流平滑回路と、前記第一の主スイッチング素子をオンオフさせる第一駆動パルスと前記第二の主スイッチング素子をオンオフさせる第二駆動パルスとを生成し、前記第一及び第二駆動パルスによって前記第一及び第二の主スイッチング素子のオン時間を調節し、前記出力電圧を目標値に近づける制御を行う制御回路とで構成されたハーフブリッジ型の電源回路を有し、
前記第一駆動パルスは、ハイレベルとローレベルを繰り返す周期が一定であり、ハイレベルとローレベルのどちらか一方の期間に前記第一の主スイッチング素子をオンさせることができ、前記第二駆動パルスは、ハイレベルとローレベルを繰り返す周期が前記第一駆動パルスと同じであり、ハイレベルとローレベルのどちらか一方の期間に前記第二の主スイッチング素子をオンさせることができ、
前記制御回路が、前記第一駆動パルスが前記第一の主スイッチング素子をオンさせる側のレベルになる時比率である第一のオン時比率と、前記第二駆動パルスが前記第二の主スイッチング素子をオンさせる側のレベルになる時比率である第二のオン時比率とを変化させることによって、前記第一及び第二の主スイッチング素子のオン時間を変化させるスイッチング電源装置において、
前記制御回路は、前記出力電圧と前記目標値との差を増幅し、前記出力電圧を前記目標値に近づける方向に増減する制御信号を出力する出力電圧監視部と、前記制御信号を受け、所定の変調条件に基づいて変調を行って前記第一及び第二のオン時比率を決定し、これを信号化した駆動パルス時比率信号を出力するパルス幅変調部と、前記駆動パルス時比率信号に対応した前記第一及び第二駆動パルスを生成し、前記第一及び第二の主スイッチング素子に向けて出力する駆動パルス生成部と、前記出力整流平滑回路から負荷に供給される出力電流が所定の上限値を超えたことを検出すると、前記出力電流の増加を抑制するため、前記出力電圧を前記目標値より低下させる方向に増減する保護信号を出力する出力電流監視部とで構成され、
前記パルス幅変調部は、前記第一駆動パルスの特定の１周期における前記第一のオン時比率を決定すると、この期間における第二のオン時比率も同じ値にする動作を行うものであり、
前記パルス幅変調部には、ゼロよりも大きい値である所定の最小時比率が設定され、前記パルス幅変調部は、前記制御信号が前記出力電圧を低下させる方向に変化すると、その変化に応じて前記第一のオン時比率を徐々に小さくし、前記第一のオン時比率が前記最小時比率まで小さくなった後、さらに前記制御信号が前記出力電圧を低下させる方向に変化すると、前記第一のオン時比率を前記最小時比率からゼロに切り替える動作を行い、
さらに前記パルス幅変調部は、前記保護信号を受けると、前記制御信号を無視し、前記保護信号を前記制御信号とみなして同様の変調を行って前記第一駆動パルスの時比率を決定し、前記第一のオン時比率が前記最小時比率まで小さくなった後、さらに前記保護信号が前記出力電圧を低下させる方向に変化すると、前記第一のオン時比率を前記最小時比率からゼロに切り替える動作を行うことを特徴とするスイッチング電源装置。
前記第一駆動パルスは、ハイレベルとローレベルを繰り返す周期が一定であり、ハイレベルとローレベルのどちらか一方の期間に前記第一の主スイッチング素子をオンさせることができ、前記第二駆動パルスは、ハイレベルとローレベルを繰り返す周期が前記第一駆動パルスと同じであり、ハイレベルとローレベルのどちらか一方の期間に前記第二の主スイッチング素子をオンさせることができ、
前記制御回路が、前記第一駆動パルスが前記第一の主スイッチング素子をオンさせる側のレベルになる時比率である第一のオン時比率と、前記第二駆動パルスが前記第二の主スイッチング素子をオンさせる側のレベルになる時比率である第二のオン時比率とを変化させることによって、前記第一及び第二の主スイッチング素子のオン時間を変化させるスイッチング電源装置において、
前記制御回路は、前記出力電圧と前記目標値との差を増幅し、前記出力電圧を前記目標値に近づける方向に増減する制御信号を出力する出力電圧監視部と、前記制御信号を受け、所定の変調条件に基づいて変調を行って前記第一及び第二のオン時比率を決定し、これを信号化した駆動パルス時比率信号を出力するパルス幅変調部と、前記駆動パルス時比率信号に対応した前記第一及び第二駆動パルスを生成し、前記第一及び第二の主スイッチング素子に向けて出力する駆動パルス生成部と、前記出力整流平滑回路から負荷に供給される出力電流が所定の上限値を超えたことを検出すると、前記出力電流の増加を抑制するため、前記出力電圧を前記目標値より低下させる方向に増減する保護信号を出力する出力電流監視部とで構成され、
前記パルス幅変調部は、前記第一駆動パルスの特定の１周期における前記第一のオン時比率を決定すると、この期間における第二のオン時比率も同じ値にする動作を行うものであり、
前記パルス幅変調部には、ゼロよりも大きい値である所定の最小時比率が設定され、前記パルス幅変調部は、前記制御信号が前記出力電圧を低下させる方向に変化すると、その変化に応じて前記第一のオン時比率を徐々に小さくし、前記第一のオン時比率が前記最小時比率まで小さくなった後、さらに前記制御信号が前記出力電圧を低下させる方向に変化すると、前記第一のオン時比率を前記最小時比率からゼロに切り替える動作を行い、
さらに前記パルス幅変調部は、前記保護信号を受けると、前記制御信号を無視し、前記保護信号を前記制御信号とみなして同様の変調を行って前記第一駆動パルスの時比率を決定し、前記第一のオン時比率が前記最小時比率まで小さくなった後、さらに前記保護信号が前記出力電圧を低下させる方向に変化すると、前記第一のオン時比率を前記最小時比率からゼロに切り替える動作を行うことを特徴とするスイッチング電源装置。
【請求項3】
前記制御回路の一部又は全部がデジタルプロセッサ内に設けられ、前記第一駆動パルスの周期、第二駆動パルスの周期、及び前記最小時比率が、前記デジタルプロセッサが有する共通のクロック周期を基準に設定されている請求項１又は２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一定のスイッチング周期で動作するハーフブリッジ型のスイッチング電源装置に関する。
【背景技術】
【0002】
一定のスイッチング周期で動作するハーフブリッジ型の電源回路は、図２４（ａ）に示すように、両端に入力電圧Viが印加される２つの主スイッチング素子１，２の直列回路、その両端に並列に接続された２つの入力側コンデンサ３，４の直列回路、入力巻線５ａ及び出力巻線５ｂを有するトランス５、出力巻線５ｂの発生電圧を整流平滑して一定の出力電圧Voを生成する出力整流平滑回路６、及び図示しない制御回路で構成され、入力巻線５ａが、２つの主スイッチング素子１，２の中点と入力側コンデンサ３，４の中点との間に接続されている。主スイッチング素子１，２は、各導通時間Ton1，Ton2が、スイッチングの１周期の中で互いに等しくなるように動作するのが理想である。このように動作することによって、入力側コンデンサ３，４の電圧V3，V4がそれぞれVi/2となって入力巻線５ａの一端がVi/2にバイアスされ、導通時間Ton1の期間に入力巻線５ａに印加される電圧と、導通時間Ton2の期間に入力巻線５ａに印加される電圧が等しくなる。
【0003】
しかし、各主スイッチング素子１，２をオンオフさせる駆動パルスの時比率を厳密に一致させたとしても、各主スイッチング素子の僅かな特性の違い（例えば、オン閾値電圧のばらつき）等の影響で、実際には導通時間Ton1，Ton2に若干の差が発生する。導通時間Ton1，Ton2に差が発生すると、入力側コンデンサ３，４の電圧V3，V4のバランスが崩れ、入力巻線５ａに印加される電圧が導通時間Ton1の期間と導通時間Ton2の期間で異なる値になり、トランス５が偏励磁する。特に、図２５に示すように、出力電流Ioが小さくなって電流不連続モード動作を行うα％以下（例えば、20％以下）になると導通時間Ton1，Ton2が徐々に短くなり、β％以下（例えば、5％以下）になると、導通時間Ton1，Ton2の差の影響がより顕著に現れるようになる。その結果、電圧V3，V4のバランスが大きく崩れ、トランス５の偏励磁が進行してトランス５が飽和し、正常に動作できなくなるという問題が発生する。
【0004】
また、この種のハーフブリッジ型の電源回路は、図２４（ｂ）に示すように、２つの入力側コンデンサ３，４に代えて、１つの入力側コンデンサ５を設ける場合もある。つまり、入力側コンデンサ５を入力巻線５ａとの直列回路を主スイッチング素子１に並列に接続し、入力巻線５ａの一端を入力側コンデンサ７でバイアスする構成である。この場合も動作は実質的に同じであり、図２４（ａ）に示す電源回路と同様に、トランス５が飽和して正常に動作できなくなるという問題が発生する。
【0005】
従来から、この問題を解決するための技術が複数提案されている。例えば、特許文献１に開示されているように、導通時間Ton1の期間と導通時間Ton2の期間のトランス巻線の電圧をそれぞれ観測し、観測した両電圧が絶えず平衡するように各駆動パルスの時比率を別々に補正する制御を行い、トランスの偏励磁を一定以下に抑えるスイッチング電源装置があった。特許文献１には、導通時間Ton1，Ton2が短くなると、導通時間Ton1，Ton2の差の影響がより顕著に現れる現象について記載されている。
【0006】
また、特許文献２に開示されているように、図２４（ａ）に示す電源回路を備え、導通時間Ton1の期間と導通時間Ton2の期間のトランス巻線の電圧のアンバランスを、２つの入力側コンデンサの中点の電圧を観測することにより検出し、検出電圧が入力電圧のほぼ半分の値に維持されるように各駆動パルスの時比率を別々に補正する制御を行い、トランスの偏励磁を一定以下に抑えるスイッチング電源装置があった。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開昭６２−２１３５７０号公報
【特許文献2】特開２００３−８８１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかし、特許文献１，２に開示されているスイッチング電源装置は、主スイッチング素子の駆動パルスを生成する回路の構成が非常に複雑になってしまうという問題がある。しかも、近年はスイッチング周波数が高周波化しているので、導通時間Ton1，Ton2の差を数nsec〜数十nsecの精度で制御しなければならず、このような高い精度を実現するのは容易ではない。また、特許文献２に開示されている技術は、適用できる電源回路の構成が限定され、図２４（ａ）の構成には適用できるが、図２４（ｂ）の構成には適用できないものである。
【0009】
本発明は、上記背景技術に鑑みて成されたものであり、２つの主スイッチング素子の導通時間の差の影響でトランスが偏励磁して飽和するのを容易に防止できるハーフブリッジ型のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明は、互いに直列接続され、その両端に入力電圧が印加される第一及び第二の主スイッチング素子と、入力巻線及び出力巻線を有するトランスと、第一又は第二の主スイッチング素子がオンした時、前記入力巻線の一端をバイアスすることにより、前記入力巻線に前記入力電圧のほぼ半分の電圧を発生させる入力側コンデンサと、前記出力巻線に発生する電圧を整流平滑して出力電圧を生成する出力整流平滑回路と、前記第一の主スイッチング素子をオンオフさせる第一駆動パルスと前記第二の主スイッチング素子をオンオフさせる第二駆動パルスとを生成し、前記第一及び第二駆動パルスによって前記第一及び第二の主スイッチング素子のオン時間を調節し、前記出力電圧を目標値に近づける制御を行う制御回路とで構成されたハーフブリッジ型の電源回路を有し、前記第一駆動パルスは、ハイレベルとローレベルを繰り返す周期が一定であり、ハイレベルとローレベルのどちらか一方の期間に前記第一の主スイッチング素子をオンさせることができ、前記第二駆動パルスは、ハイレベルとローレベルを繰り返す周期が前記第一駆動パルスと同じであり、ハイレベルとローレベルのどちらか一方の期間に前記第二の主スイッチング素子をオンさせることができ、
前記制御回路が、前記第一駆動パルスが前記第一の主スイッチング素子をオンさせる側のレベルになる時比率である第一のオン時比率と、前記第二駆動パルスが前記第二の主スイッチング素子をオンさせる側のレベルになる時比率である第二のオン時比率とを変化させることによって、前記第一及び第二の主スイッチング素子のオン時間を変化させるスイッチング電源装置であって、
前記制御回路は、前記出力電圧と前記目標値との差を増幅し、前記出力電圧を前記目標値に近づける方向に増減する制御信号を出力する出力電圧監視部と、前記制御信号を受け、所定の変調条件に基づいて変調を行って前記第一及び第二のオン時比率を決定し、これを信号化した駆動パルス時比率信号を出力するパルス幅変調部と、前記駆動パルス時比率信号に対応した前記第一及び第二駆動パルスを生成し、前記第一及び第二の主スイッチング素子に向けて出力する駆動パルス生成部と、前記出力整流平滑回路から負荷に供給される出力電流が所定の上限値を超えたことを検出すると、前記出力電流の増加を抑制するため、前記出力電圧を前記目標値より低下させる方向に増減する保護信号を出力する出力電流監視部とで構成され、
前記パルス幅変調部には、ゼロよりも大きい値である所定の最小時比率が設定され、前記パルス幅変調部は、前記制御信号が前記出力電圧を低下させる方向に変化すると、その変化に応じて前記第一及び第二のオン時比率を徐々に小さくし、前記第一及び第二のオン時比率が前記最小時比率まで小さくなった後、さらに前記制御信号が前記出力電圧を低下させる方向に変化すると、前記第一及び第二のオン時比率を前記最小時比率からゼロに切り替えるスイッチング電源装置である。
【0011】
例えば、前記パルス幅変調部は、前記制御信号が前記出力電圧を低下させる方向に変化すると、その変化に応じて前記第一及び第二のオン時比率を徐々に小さくし、前記第一及び第二のオン時比率が前記最小時比率まで小さくなった後、さらに前記制御信号が前記出力電圧を低下させる方向に変化すると、前記第一駆動パルスの周期の２倍以上の時間である最小時比率保持時間が経過するまでの間、前記第一及び第二のオン時比率を前記最小時比率に保持し、前記最小時比率保持時間が経過した後、前記第一及び第二のオン時比率を速やかに前記最小時比率からゼロに切り替える。
【0012】
そして、前記パルス幅変調部は、前記保護信号を受けると、前記制御信号を無視し、前記保護信号を前記制御信号とみなして同様の変調を行って前記第一及び第二駆動パルスの時比率を決定し、前記第一及び第二のオン時比率が前記最小時比率まで小さくなった後、さらに前記保護信号が前記出力電圧を低下させる方向に変化すると、前記最小時比率保持時間を前記第一駆動パルスの周期以下の短い時間に切り替えて、前記第一及び第二のオン時比率を速やかに前記最小時比率からゼロに切り替える。
【0013】
あるいは、前記パルス幅変調部は、前記第一駆動パルスの特定の１周期における前記第一のオン時比率を決定すると、この期間における第二のオン時比率も同じ値にする構成にする。そして、前記パルス幅変調部は、前記保護信号を受けると、前記制御信号を無視し、前記保護信号を前記制御信号とみなして同様の変調を行って前記第一駆動パルスの時比率を決定し、前記第一のオン時比率が前記最小時比率まで小さくなった後、さらに前記保護信号が前記出力電圧を低下させる方向に変化すると、前記第一のオン時比率を前記最小時比率からゼロに切り替える動作を行う。
【0014】
また、前記制御回路の一部又は全部がデジタルプロセッサ内に設けられ、前記第一駆動パルスの周期、第二駆動パルスの周期、及び前記最小時比率が、前記デジタルプロセッサが有する共通のクロック周期を基準に設定されている構成であることが好ましい。
【発明の効果】
【0015】
本発明のスイッチング電源装置によれば、パルス幅変調部に独特の変調条件を設定することにより、トランスが偏励磁して飽和するのを容易に防止することができ、制御回路もシンプルに構成することができる。
【図面の簡単な説明】
【0016】
【図1】スイッチング電源装置の一実施形態の構成を示すブロック図である。
【図10】本発明のスイッチング電源装置の第一の実施形態の構成を示すブロック図である。
【図14】第一の実施形態のスイッチング電源装置における出力電流の大小による動作の変化を示すグラフ（ａ），（ｂ），（ｃ）である。
【図17】本発明のスイッチング電源装置の第二の実施形態の構成を示すブロック図である。
【図20】スイッチング電源装置の他の実施形態の構成を示すブロック図である。
【図24】従来のハーフブリッジ型の電源回路の第一の構成例を示す回路図（ａ）、第二の構成例を示す回路図（ｂ）である。
【発明を実施するための形態】
【0017】
以下、スイッチング電源装置の一形態について、図１〜図９に基づいて説明する。このスイッチング電源装置１０は、一定のスイッチング周期で動作するハーフブリッジ型の電源装置であり、図１に示すように、互いに直列接続され、その両端に入力電圧Viが印加される第一及び第二の主スイッチング素子１２，１４を備えている。ローサイド側の第一の主スイッチング素子１２は、ＮチャネルのMOS型FETであり、ゲート・ソース間に入力される第一駆動パルスVg1によって駆動され、第一駆動パルスVg1がハイレベルの期間にオンし、ローレベルの期間にオフする。ハイサイド側の第二の主スイッチング素子１４も、同一のMOS型FETであり、ゲート・ソース間に入力される第二駆動パルスVg2によって駆動され、第二駆動パルスVg2がハイレベルの期間にオンし、ローレベルの期間にオフする。
【0018】
第一及び第二駆動パルスVg1，Vg2は、繰り返しの周期Tが互いに等しい。以下、繰り返しの１周期Tの中で、第一駆動パルスVg1がハイレベル（第一の主スイッチング素子１２をオンさせる側のレベル）になる時比率を第一のオン時比率Don1とし、第二駆動パルスVg2がハイレベル（第二の主スイッチング素子１４をオンさせる側のレベル）になる時比率を第二のオン時比率Don2と称する。
【0019】
第一及び第二の主スイッチング素子１２，１４の両端には、第一及び第二の入力側コンデンサ１６，１８の直列回路が接続されている。ローサイド側の入力側コンデンサ１６とハイサイド側の第二の入力側コンデンサ１８は同一の部品であり、互いに接続された中点に、入力電圧Viのほぼ半分の電圧が発生する。
【0020】
トランス２０は、入力巻線２０ａと出力巻線２０ｂとを有し、入力巻線２０ａが、第一及び第二の主スイッチング素子１２，１４の中点と第一及び第二の入力側コンデンサ１６，１８の中点との間に接続されている。入力巻線２０ａの一端は、第一及び第二の入力側コンデンサ１６，１８によりバイアスされるので、第一又は第二の主スイッチング素子１２，１４がオンした時、入力巻線２０ａの両端に、入力電圧Viのほぼ半分の電圧が印加される。
【0021】
トランス２０の出力巻線２０ｂには、出力巻線２０ｂに発生する電圧を整流平滑して出力電圧Voを生成する出力整流平滑回路２２が接続されている。出力整流平滑回路２２は、例えば、ダイオードを用いたセンタタップ整流型の整流回路と、ＬＣフィルタで成る平滑回路とで構成されている。
【0022】
さらに、第一及び第二の主スイッチング素子１２，１４のスイッチング動作を制御する制御回路２４が設けられている。制御回路２４は、第一及び第二駆動パルスVg1，Vg2を生成し、第一及び第二駆動パルスVg1，Vg2によって第一及び第二の主スイッチング素子１２，１４の導通時間Ton1，Ton2を調節し、出力電圧Voを目標値Vrに近づける制御を行う回路である。制御回路２４は、出力電圧監視部２６、パルス幅変調部２８、及び駆動パルス生成部３０で構成されている。
【0023】
出力電圧監視部２６は、出力電圧Voと目標値Vrとの差を増幅し、出力電圧Voを目標値Vrに近づける方向に増減する制御信号Vsを出力するブロックである。制御信号Vsは、ここでは直流の電圧信号である。出力電圧Voの検出方法は、出力整流平滑回路２２の出力端の電圧を観測してもよいし、出力電圧Voと略比例する他の電圧を観測してもよい。出力電圧監視部２６の場合、図２（ａ）のグラフに示すように、出力電圧Voが目標値Vrより高くなると、その差に応じて制御信号Vsを低くする特性を有している。その結果、後述するパルス幅変調部２８と駆動パルス生成部３０の働きによって主スイッチング素子１２，１４のオン時間が短くなり、出力電圧Voを低下させることができる。反対に、出力電圧Voが目標値Vrより低くなると、その差に応じて制御信号Vsを高くし、後述するパルス幅変調部２８と駆動パルス生成部３０の働きによって主スイッチング素子１２，１４のオン時間が長くなり、出力電圧Voを上昇させることができる。
【0024】
図２（ａ）に示す出力電圧監視部２６の特性は、例えば図２（ｂ）に示す出力電圧監視部２６(1)によって実現することができる。この回路は、入力された出力電圧Voと直流電圧Vrとの差を反転増幅回路３２で増幅し、反転増幅回路３２の出力電流を信号絶縁用のフォトカプラ３４の発光側ダイオード３４ａに流し込み、プルアップ抵抗３６を介して直流電圧Vcc1に接続されている受光側トランジスタ３４ｂのコレクタから制御信号Vsを出力する構成になっている。
【0025】
パルス幅変調部２８は、制御信号Vsを受け、所定の変調条件に基づいて変調を行って第一及び第二のオン時比率Don1，Don2を決定し、これを信号化した駆動パルス時比率信号Vd(Don1)，Vd(Don2)を出力するブロックである。駆動パルス時比率信号Vd(Don1)，Vd(Don2)は、ここではパルス電圧である。
【0026】
パルス幅変調部２８には、ゼロよりも大きい値である所定の最小時比率Dminが設定され、図３に示す変調条件に基づいて変調を行う。すなわち、制御信号Vsが出力電圧Voを低下させる方向に変化すると（制御信号Vsが低下すると）、その変化に応じて第一及び第二のオン時比率Don1，Don2を徐々に小さくし、第一及び第二のオン時比率Don1，Don2が最小時比率Dminまで小さくなった後、さらに制御信号Vsが出力電圧Voを低下させる方向に変化すると（さらに制御信号Vsが低下すると）、第一及び第二のオン時比率Don1，Don2を最小時比率Dminからゼロに切り替える。ここで、第一及び第二のオン時比率Don1，Don2が最小時比率Dminになるときの制御信号Vsの値をVk1、オン時比率Don1，Don2が最小時比率Dminからゼロに切り替わる制御信号Vsの値をVk2とする。
【0027】
駆動パルス時比率信号Vd(Don1)は、図３（ｂ）に示すように、１つ周期Tのスタート時点から第一のオン時比率Don1の期間が開始し、この期間はローレベル、これ以外の期間はハイレベルとなる。駆動パルス時比率信号Vd(Don2)は、１つ周期Tの中間点から第二のオン時比率Don2の期間が開始し、この期間はローレベル、これ以外の期間はハイレベルとなる。つまり、この駆動パルス時比率信号Vd(Don1)，Vd(Don2)には、第一及び第二のオン時比率Don1，Don2の情報の他に、スイッチング周期の情報、主スイッチング素子１２，１４がそれぞれオンに転じる位相差の情報、等が含まれている。
【0028】
さらに、パルス幅変調部２８には、第一及び第二のオン時比率Don1，Don2を最小時比率Dminからゼロに切り替える動作のスピードを規定する最小時比率保持時間Thが設定されている。すなわち、パルス幅変調部２８は、第一及び第二のオン時比率Don1，Don2が最小時比率Dminまで小さくなった後、さらに制御信号Vsが出力電圧Voを低下させる方向に変化すると、最小時比率保持時間Thが経過するまでの間、第一及び第二のオン時比率Don1，Don2を最小時比率Dminに保持し、最小時比率保持時間Thが経過した後、第一及び第二のオン時比率Don1，Don2を速やかに最小時比率Dminからゼロに切り替える動作を行う。最小時比率保持時間Thは、第一駆動パルスVg1の周期Tの2倍以上の時間に設定される（例えば、5〜10倍程度が好ましい）。
【0029】
出力電圧監視部２６が図２のように構成されている場合、上述したパルス幅変調部２８の機能は、図４に示すパルス幅変調部２８(1)のように、最大時比率設定用パルス発生器３８、最小時比率設定用パルス発生器４０、三角波発生回路４２、比較器４４、最小時比率保持時間設定回路４６、及び駆動パルス時比率信号生成回路４８を組み合わせることによって実現することができる。この中で、最大時比率設定用パルス発生器３８と最小時比率設定用パルス発生器４０は、同一のデジタルプロセッサ内に設けられている。
【0030】
最大時比率設定用パルス発生器３８は、第一及び第二のオン時比率Don1，Don2の上限値Dmaxを規定する最大時比率信号V1max，V2maxを生成する。最大時比率信号V1maxはパルス電圧であり、図７に示すように、１つ周期Tのスタート時点から上限値Dmaxの期間が開始し、その上限値Dmaxの期間がローレベル、これ以外の期間はハイレベルとなる。最大時比率信号V2maxは、１つ周期Tの中間点から上限値Dmaxの期間が開始し、その上限値Dmaxの期間がローレベル、これ以外の期間はハイレベルとなる。
【0031】
最大時比率設定用パルス発生器３８は、デジタルプロセッサ固有のクロック信号Vckをカウントし、分周することによって最大時比率信号V1max，V2maxを生成する。共通のクロック周期（クロック信号Vckの周期）を基準にしているので、最大時比率信号V1max，V2maxの周期Tと上限値Dmaxを非常に高い精度で設定することができる。
【0032】
最小時比率設定用パルス発生器４０は、最小時比率Dminを規定する最小時比率信号Vminを生成する。最小時比率信号Vminはパルス電圧であり、図７に示すように、１つ周期Tのスタート時点と中間点から最小時比率Dminの期間が開始し、最小時比率Dminの期間はローレベルとなり、これ以外の期間はハイレベルとなる。つまり、１つの周期Tの中に、最小時比率Dminの期間を２回発生させ、前者が第一駆動パルスVg1の最小時比率を規定し、後者が第二駆動パルスVg2の最小時比率を規定する。
【0033】
最小時比率設定用パルス発生器４０も、上記のクロック信号Vckをカウントし、分周することによって最小時比率信号Vminを生成する。共通のクロック周期（クロック信号Vckの周期）を基準にしているので、最小時比率信号Vminの周期Tと最小時比率Dminを非常に高い精度で設定することができる。
【0034】
三角波発生回路４２は、パルス幅変調用の三角波電圧Voscを生成する回路であり、図４に示すように、タイマコンデンサ５０、直流電圧Vcc2からタイマコンデンサ５０を充電する充電抵抗５２、タイマコンデンサ５０を放電するためのダイオード５４及びナンド・ゲート５６（以下、NAND５６と称する。）で構成され、NAND５６には、最大時比率信号V1max，V2maxが入力される。
【0035】
三角波発生回路４２の動作を説明すると、図７に示すように、１つの周期Tのスタート時点で、NAND５６の出力がハイレベルに転じてタイマコンデンサ５０の放電を解除し、タイマコンデンサ５４が充電抵抗５２を通じて充電され、三角波電圧Voscが右肩上がりに上昇する。そして、最大時比率Dmaxの期間が終了して最大時比率信号V1maxがローレベルになると、NAND５６の出力がローレベルになり、タイマコンデンサ５０が瞬時に放電され、三角波電圧Voscがダイオード５４の順方向電圧まで低下する。三角波電圧Voscが低下した時の電圧は、図３（ａ）における電圧Vk2に相当し、直列に接続するダイオード５４の数で調節することができる。その後、周期Tの中間点で、NAND５６の出力がハイレベルに転じてタイマコンデンサ５０の放電を解除し、タイマコンデンサ５４が充電抵抗５２を通じて充電され、三角波電圧Voscが右肩上がりに上昇する。そして、最大時比率Dmaxの期間が終了して最大時比率信号V2maxがハイレベルになると、NAND５６の出力がローレベルになり、タイマコンデンサ５０が瞬時に放電され、三角波電圧Voscがダイオード５４の順方向電圧まで低下する。以上の動作を繰り返すことにより、タイマコンデンサ５０に、三角波電圧Voscを発生させることができる。つまり、１つの周期Tの中に、三角波状の電圧を２回発生させる。
【0036】
比較器４４は、非反転入力端子に三角波電圧Voscが入力され、反転入力端子に制御信号Vsが入力され、パルス電圧V44を出力する。したがって、図７に示すように、パルス電圧V44は、Vs＞Voscの期間にローレベルとなり、Vs＜Voscの期間にハイレベルとなる。
【0037】
最小時比率保持時間設定回路４６は、最小時比率保持時間Thを設定するための電圧Vhを生成する回路であり、タイマコンデンサ５８、直流電圧Vcc1からタイマコンデンサ５８を充電する充電抵抗６０、タイマコンデンサ５８を放電するPNP型のトランジスタ６２で構成され、トランジスタ６２は、エミッタがタイマコンデンサ５８に接続され、コレクタがグランドに接続され、ベースが比較器４４の出力に接続されている。
【0038】
最小時比率保持時間設定回路４６の動作を説明すると、図９に示すように、比較器４４が出力するパルス電圧V44がローレベルの期間は、トランジスタ６２がオンしてタイマコンデンサ５８を短絡し、電圧Vhがほぼゼロに保持される。パルス電圧V44がハイレベルになると、トランジスタ６２がオフしてタイマコンデンサ５８の短絡が解除され、タイマコンデンサ５８が充電抵抗６０を通じて充電され、電圧Vhが右肩上がりに上昇する。例えば、パルス電圧V44のハイレベルが複数の周期Tに亘って継続すると、トランジスタ６２がオンしないので電圧Vhが上昇し続け、やがて直流電圧Vcc1に達して一定になる。電圧Vhが上昇する傾きは、タイマコンデンサ５８及び充電抵抗６０の時定数により調整することができ、この傾きを緩やかにすれば、最小保持率保持時間Thを長くすることができる。電圧Vhと最小時比率保持時間Thとの関係については、スイッチング電源装置１０の動作を説明する中で述べる。
【0039】
駆動パルス時比率信号生成回路４８は、３つのオア・ゲート６４，６６，６８（以下、OR６４、OR６６，OR６８と称する。）とアンド・ゲート７０（以下、AND７０と称する。）で構成され、OR６４は、最小時比率信号Vminと電圧Vhが入力され、パルス電圧V64を出力する。AND７０は、パルス電圧V44と電圧V64が入力され、パルス電圧V70を出力する。OR６６は、最大時比率信号V1maxとパルス電圧V70が入力され、駆動パルス時比率信号Vd(don1)を出力する。OR６８は、最大時比率信号V2maxとパルス電圧V70が入力され、駆動パルス時比率信号Vd(don2)を出力する。
【0040】
駆動パルス時比率信号生成回路４８の動作は、図７〜図９のように表される。OR６４の出力であるパルス電圧V64は、入力された電圧Vhと最小時比率信号Vminが共にローレベルの時にローレベルになる。電圧Vhは緩やかな傾きで上昇する波形なので、OR６４は、電圧Vhがハイレベルかローレベルかを判断する時、入力閾値Vthよりも低いときはローレベルであると判断し、入力閾値Vthより高くなるとハイレベルであると判断する。
【0041】
OR６６，OR６８が出力する駆動パルス時比率信号Vd(Don1)，Vd(Don2)については、先に図３（ａ），（ｂ）を用いて説明した通りであり、第一及び第二の時比率Don1，Don2が、比較器４４に入力される制御信号Vsに応じて変化する。詳しくは、スイッチング電源装置１０の動作を説明する中で述べる。
【0042】
図１に示す駆動パルス生成部３０は、駆動パルス時比率信号Vd(Don1)，Vd(Don1)に対応した第一及び第二駆動パルスVg1，Vg2を生成し、第一及び第二の主スイッチング素子１２，１４に向けて出力するブロックである。具体的には、図５に示すように、駆動パルス時比率信号Vd(Don1)を受け、ハイレベルとローレベルのロジックが逆転した第一駆動パルスVg1を生成すると共に、駆動パルス時比率信号Vd(Don2)を受け、ハイレベルとローレベルのロジックが逆転した第二駆動パルスVg2を生成する。また、第二駆動パルスVg2は、ハイサイド側の第二の主スイッチング素子１４を駆動するため、第一駆動パルスVg1とグランド電位が切り離されて出力される。
【0043】
次に、スイッチング電源装置１０の動作について、図６に基づいて説明する。スイッチング電源装置１０は、出力整流平滑回路２２の出力電流Ioがα％以上（例えば、20％以上）の範囲では、いわゆる電流連続モードで動作するので、出力電流Ioの変化に対して、第一及び第二の主スイッチング素子１２，１４の導通時間Ton1，Ton2を変化させずに、出力電圧Voを目標値Vrに保持することができる。したがって、図６（ａ）に示すように、出力電圧監視部２６が出力する制御電圧Vsが所定の高い電圧値Vk0に保持され、パルス幅変調部２８が決定する第一及び第二のオン時比率Don1，Don2も、電圧値Vk0に対応した大きい値に保持される。
【0044】
動作点P1（α％＜Io<100％）におけるパルス幅変調部２８(1)の各部の動作波形は、図７のように表される。この中で、パルス幅変調部２８の出力信号となる駆動パルス時比率信号Vd(Don1)について見ると、１つの周期Tは、最大時比率信号V1maxがローレベルに転じるタイミングで開始し、このスタート時点から第一のオン時比率Don1の期間が始まる。そして、オン時比率Don1の期間が終了するのは、制御信号Vs（＝Vk0）と三角波電圧Voscの大小関係が逆転してパルス電圧V44がハイレベルに転じるタイミングとなる。また、パルス幅変調部２８の他の出力信号である駆動パルス時比率信号Vd(Don2)について見ると、１つの周期Tは、最大時比率信号V1maxがローレベルに転じるタイミングで開始し、第二のオン時比率Don2の期間は、最大時比率信号V2maxがローレベルに転じるタイミングから始まる。そして、オン時比率Don2の期間が終了するのは、制御信号Vs（＝Vk0）と三角波電圧Voscの大小関係が逆転してパルス電圧V44がハイレベルに転じるタイミングとなる。最小時比率保持時間設定回路４６が出力する電圧Vhは、OR６４の入力閾値Vthを超えずにローレベルを継続している。１つの周期Tの前半（中間点の前の期間）と後半（中間点の後の期間）を比べると、制御信号Vsが前後半を通じて一定の高い電圧値Vk0に保持されているので、第一及び第二のオン時比率Don1，Don2は互いに等しい。
【0045】
このように、出力電流Ioがα％以上の範囲では、第一及び第二駆動パルスVg1，Vg2のオン時比率Don1，Don2は、互いに等しく、且つ大きい値になる。したがって、第一及び第二の主スイッチング素子１２，１４の僅かな特性の違い（例えば、オン閾値電圧のばらつき）によって導通時間Ton1，Ton2に若干の差が発生した場合でも、その影響は非常に小さく、図６（ｃ）に示すように、入力側コンデンサ１６，１８の電圧V16，V18がほぼ等しくなるので、トランス２０の偏励磁は非常に小さい。
【0046】
出力電流Ioが小さくなってα％以下になると、いわゆる電流不連続モードで動作するので、出力電流Ioの変化に対して、第一及び第二の主スイッチング素子１２，１４の導通時間Ton1，Ton2を短くすることによって、出力電圧Voを目標値Vrに保持することができる。したがって、図６（ａ）に示すように、制御電圧Vsが電圧値Vk1に向かって徐々に低下し、第一及び第二のオン時比率Don1，Don2も最小時比率Dminに向かって小さくなる。
【0047】
動作点P2（β％＜Io<α％、β％は例えば5％）におけるパルス幅変調部２８(1)の各部の動作波形は、図８のように表される。駆動パルス時比率信号Vd(Don1)，Vd(Don2)のハイレベルとローレベルが切り替わる動作、電圧Vhがローレベルを継続する動作は、動作点P1と同じである。動作点P2では、動作点P1よりも制御電圧Vsが低くなっているので、制御信号Vsと三角波電圧Voscの大小関係が逆転するタイミングが変化し、パルス電圧V44がハイレベルに転じるタイミングが早くなって、第一及び第二のオン時比率Don1，Don2が短くなっている。
【0048】
このように、出力電流Ioがβ％〜α％の範囲では、第一及び第二駆動パルスVg1，Vg2のオン時比率Don1，Don2は、動作点P1より小さい値になる。しかし、オン時比率Don1，Don2＞Dminの範囲では、第一及び第二の主スイッチング素子１２，１４の導通時間Ton1，Ton2に若干の差が発生した場合でも、その影響は小さく、図６（ｃ）に示すように、入力側コンデンサ１６，１８の電圧V16，V18がほぼ等しくなるので、トランス２０の偏励磁は小さい。
【0049】
出力電流Ioが小さくなってβ％未満になると、出力電圧Voを目標値Vrに保持するため、オン時比率Don1，Don2＝Dminで動作する期間とオン時比率Don1，Don2＝ゼロで動作する期間を交互に繰り返すバースト動作を行う。図３（ａ）に示すパルス幅変調部２８の変調条件から分かるように、オン時比率Don1，Don2は、ゼロより大きく最小時比率Dminより小さい値にはなり得ないところ、オン時比率Don1，Don2＝Dminで動作する状態が長く継続すると、出力電圧Voが目標値Vrより高くなってしまい、反対にオン時比率Don1，Don2＝ゼロで動作する状態が長く継続すると出力電圧Voがダウンしてしまう。そこで、出力電流Io<β％の範囲では、制御回路２４は、バースト動作を行うことによって、出力電圧Voを目標値Vrに近づける制御を行う。
【0050】
動作点P3（0％＜Io<β％）におけるパルス幅変調部２８(1)の各部の動作波形は、図９のように表される。動作点P2から動作点P3に移行した最初の周期T(1)は、制御電圧Vsが低下して「Vk2＜Vs＜Vk1」となり、図３（ａ）に示すように、第一及び第二のオン時比率Don1，Don2が最小時比率Dminとなる。
【0051】
周期T(1)の動作状態が続くと出力電圧Voが目標値Vrよりも高くなるので、次の周期T(2)になると、制御電圧Vsがさらに低下して「Vs＜Vk2」となる。「Vs＜Vk2」になると、図３（ａ）の変調条件によれば、第一及び第二のオン時比率Don1，Don2がゼロに切り替わることになるが、パルス幅変調部２８に最小時比率保持時間Thが設けられているため、「Vs＜Vk2」になってから時間Thが経過するまでの間、第一及び第二のオン時比率Don1，Don2＝Dminの動作状態が保持される。
【0052】
図９に示すように、周期T(2)は、比較器４４が出力するパルス電圧V44がハイレベルに保持される。したがって、最小時比率保持時間設定回路４６のトランジスタ６２のオフが継続して電圧Vhが上昇し続け、周期T(k)の後半になって、電圧VhがOR６４の入力閾値Vthに達する。電圧VhがOR６４の入力閾値Vthに達するまでの周期T(2)〜T(k)の間は、OR６４の働きにより、駆動パルス時比率信号Vd(Don1)，Vd(don2)がローレベルになる期間が発生し、第一及び第二のオン時比率Don1，Don2＝Dminとなる。この動作状態が続くと出力電圧Voが目標値Vrよりも高くなるので、制御電圧Vsは「Vs＜Vk2」に保持される。
【0053】
最小時比率保持時間Thが経過した周期T(k+1)以降は、OR６４の働きにより、駆動パルス時比率信号Vd(Don1)，Vd(don2)がハイレベルに保持され、第一及び第二のオン時比率Don1，Don2＝ゼロの動作状態になり、出力電圧Voが目標値Vrに向かって徐々に低下する。この動作状態は、出力電圧Voが目標値Vrより低くなるまで継続される。
【0054】
その後、周期T(k+n)の途中で出力電圧Voが目標値Vrより低くなり、制御信号Vsが上昇し、次の周期は先の周期T(1)と同様の動作状態に戻る。その後、出力電圧Voが目標値Vrより高くなると、再度、周期T(2)〜T(k+n)の動作状態に戻る。以上の動作が繰り返され、出力電圧Voが目標値Vrに保持される。
【0055】
このように、出力電流Ioがβ％未満の範囲では、第一及び第二駆動パルスVg1，Vg2のオン時比率Don1，Don2は、ゼロ又は最小時比率Dmin以上の値になる。つまり、「0%＜Don1，Don2＜Dmin」という小さい値にはなり得ない。したがって、第一及び第二の主スイッチング素子１２，１４の導通時間Ton1，Ton2に若干の差が発生した場合でも、その影響は小さく、図６（ｃ）に示すように、入力側コンデンサ１６，１８の電圧V16，V18がほぼ等しくなるので、トランス２０の偏励磁が小さく抑えられる。
【0056】
次に、最小時比率保持時間Thの設定方法について説明する。図９に表した動作点P3における動作波形は、制御電圧Vsが電圧値Vk2よりも低くなる（三角波電圧Voscと交差しなくなる）のが周期T(1)の後半であり、このタイミングで最小時比率保持時間Thが開始して、周期T(k)の後半に終了しており、その結果、周期T(2)〜T(k)の間に発生する「第一のオン時比率Don1の期間の合計」と「第二のオン時比率Don2の期間の合計」とが等しくなっている。
【0057】
しかし、制御電圧Vsの変動速度は、出力電圧監視部２６の応答速度の設定により異なってくるので、制御電圧Vsの動きが図９のようにならないケースも考えられる。例えば、出力電圧監視部２６の応答速度がもう少し速ければ、制御電圧Vsが電圧値Vk2よりも低くなるのが周期T(1)の前半になる可能性がある。すると、最小時比率保持時間Thが周期T(1)の前半に開始し、周期T(k)の前半に終了するので、周期T(k)の後半に第二のオン時比率Don2の期間が発生しなくなり、その結果、周期T(2)〜T(k)の間に発生する「第一のオン時比率Don1の期間の合計」と「第二のオン時比率Don2の期間の合計」に差ΔTonが発生し、トランス２０が偏励磁する新たな原因となる。このトランス２０の偏励磁は、最小時比率保持時間Thに対する時間差ΔTonの比率であるΔTon/Thが大きいほど顕著になり、トランス２０が飽和するおそれが生じる。
【0058】
しかし、本実施形態のパルス幅変調部２８のように、最小時比率保持時間Thを周期Tの２倍以上の時間に設定することにより、比率ΔTon/Thを十分小さく抑えることができるので、トランス２０の飽和を容易に回避することができる。ただし、最小時比率保持時間Thをあまり長くすると、バースト動作の周期が長くなって出力電圧Voのリップルが大きくなる可能性があるので、最小時比率保持時間Thは、周期Tの５〜１０倍程度に設定するのが好ましい。
【0059】
以上説明したように、スイッチング電源装置１０によれば、パルス幅変調部２８に、最小時比率Dminを有する独特の変調条件が設定されているので、第一及び第二の主スイッチング素子の特性の違いにより導通時間Ton1，Ton2に差が生じても、トランス２８が偏励磁して飽和するのを防止することができる。さらに、パルス幅変調部２８に、所定の最小時比率保持時間Thが設定されているので、出力電流Ioが小さくなってバースト動作を行うとき、「第一のオン時比率Don1の期間の合計」と「第二のオン時比率Don2の期間の合計」に差ΔTonが生じても、トランス２８が偏励磁して飽和するのを防止することができる。
【0060】
また、上記のパルス幅変調部２８の機能は、例えば図４に示すような回路を用いて高精度に実現することができ、さらにパルス幅変調部２８を含む制御回路２４全体をシンプルな構成にすることができる。
【0061】
次に、本発明のスイッチング電源装置の第一の実施形態について、図１０〜図１６に基づいて説明する。ここで、上記スイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置７２は、過電流保護機能を備えた電源装置であり、図１０に示すように、スイッチング電源装置１０の制御回路２４の中に出力電流監視部７４が新設され、上記のパルス幅変調部２８を改変したパルス幅変調部７６が設けられている。
【0062】
出力電流監視部７４は、出力整流平滑回路２２から負荷Ｌoに供給される出力電流Ioが所定の上限値γ％を超えて過電流状態になったことを検出すると、出力電流Ioの増加を抑制するため、出力電圧Voを目標値Vrより低下させる方向に増減する保護信号Vocを出力するブロックである。保護信号Vocは、制御信号Vsと同様に、直流の電圧信号である。出力電流Ioの検出方法は、出力整流平滑回路２２の出力端の電流を観測してもよいし、出力電流Ioと略比例する他の電流を観測してもよい。出力電流監視部７４の場合、図１１のグラフに示すように、出力電流Ioが上限値γ％より高くなると、その超過分に応じて保護信号Vocを低くする。その結果、後述するパルス幅変調部７６と駆動パルス生成部３０の働きによって主スイッチング素子１２，１４のオン時間が短くなり、出力電流Ioの増加を抑制すると共に、出力電圧Voをダウンさせることができる。出力電流Ioが上限値γ％以下のときは、保護信号Vocを出力しない。
【0063】
図１１に示す出力電流監視部７４の特性は、例えば図１２に示す出力電流監視部７４(1)の構成により実現することができる。出力電流監視部７４(1)は、トランス２０の入力巻線２０ａに流れるスイッチング電流の平均値を観測することによって出力電流Ioを検出する。つまり、入力巻線２０ａと直列にカレントトランス７８を挿入し、その出力電流を整流器８０でブリッジ整流し、電流検出抵抗８２で電圧に変換し、ローパスフィルタである平滑回路８４で平均化することによって、平滑回路８４の出力端に、出力電流Ioの平均値に略比例した電流信号V84を生成する。
【0064】
電流信号V84は、NPN型の第一トランジスタ８６のエミッタに入力される。第一トランジスタ８６のコレクタは、直列接続された２つの抵抗８８，９０を介して直流電圧Vcc3に接続され、ベースが抵抗８８，９０の中点に接続されている。第一トランジスタ８６の出力端であるコレクタには、NPN型の第二トランジスタ９２のベースが接続されている。第二トランジスタ９２は、コレクタが抵抗９４を介して直流電圧Vcc1にプルアップされ、エミッタがグランドに接続され、ベース・エミッタ間にノイズ除去用のコンデンサ９５が接続されている。第二トランジスタ９２の出力端であるコレクタには、PNP型の第三トランジスタ９６のベースが接続されている。第三トランジスタ９６は、エミッタが抵抗３６（出力電圧監視部２６に内蔵されている抵抗）を介して直流電圧Vcc1にプルアップされ、コレクタがグランドに接続されている。第三トランジスタ９６の出力端であるエミッタは、後述するパルス幅変調部７６の比較器４４の反転入力端子に向けて、保護信号Vocを出力する。また、第二トランジスタ９２の出力であるコレクタには、ＮチャネルのMOS型FETである第四トランジスタ９８のゲートが接続されている。第四トランジスタ９８は、ドレインが後述する充電抵抗部１００（パルス幅変調部７６に内蔵されているブロック）を介して直流電圧Vcc1にプルアップされ、ソースがグランドに接続されている。第四トランジスタ９８の出力端であるドレインは、充電抵抗部１００に向けて切替信号Vjを出力する。つまり、切替信号Vjは、保護信号Vocが出力されていないときにローレベル、出力されているときにハイレベルとなる。
【0065】
出力電流Ioがγ％以下の範囲では、電流信号V84が低いので、第一トランジスタ８６のコレクタ電圧も低く、第二トランジスタ９２が非導通となる。したがって、第三トランジスタ９６は非導通となって保護信号Vocを出力せず、比較器４４の反転入力端子の電圧は、制御信号Vsによって定まる。また、第四トランジスタ９８はオンして切替信号Vjを出力する（ローレベル）。
【0066】
出力電流Ioが増加してγ％を超えると、電流信号V84が所定の値を超え、第一トランジスタ８６のコレクタ電圧も高くなって第二トランジスタ９２にコレクタ電流が流れ始める。したがって、第三トランジスタ９６にエミッタ電流が流れ始めて保護信号Vocが出力され、その結果、制御信号Vsが出力されなくなり、比較器４４の反転入力端子の電圧が保護信号Vocによって決定される。また、第四トランジスタ９８はオフに転じて切替信号Vjを出力しなくなる。
【0067】
さらに出力電流Ioが増加すると、第二トランジスタ９２のコレクタ電流が増加し、第三トランジスタ９６のエミッタ電流が増加して、図１１に示すように、保護信号Vocが徐々に低下する。また、第四トランジスタ９８はオフ状態に保持される。
【0068】
パルス幅変調部７６は、上記のパルス幅変調部２８と同様に、図３（ａ）に示す変調条件が設定されている。一方、保護信号Vocを受けたときは、制御信号Vsを無視し、保護信号Vocを制御信号Vsとみなして同様の変調を行って第一及び第二駆動パルスVg1，Vg2の時比率を決定する。また、保護信号Vocを受けると、上記の最小時比率保持時間Thが第一駆動パルスVg1の周期T以下の短い時間に切り替わる。
【0069】
出力電流監視部７４が図１２のように構成されている場合、このパルス幅変調部７６の機能は、図１３に示すパルス幅変調部７６(1)の構成により実現することができる。図４のパルス幅変調部２８(1)と異なるのは、最小時比率保持時間設定回路４６の充電抵抗６０に代えて、充電抵抗部１００が設けられている点である。充電抵抗部１００は、抵抗１００ａ，１００ｂ及びダイオード１００ｃで構成され、トランジスタ６２のエミッタに抵抗１００ａの一端とダイオード１００ｃのカソードが接続され、ダイオード１００ｃのアノードに抵抗１００ｂの一端が接続され、抵抗１００ａの他端及び抵抗１００ｂの他端が直流電圧Vcc1に接続されている。抵抗１００ｂの抵抗値は、抵抗１００ａの抵抗値と同等以下の小さい値に設定されている。
【0070】
抵抗１００ｂとダイオード１００ｃのアノードの中点には、出力電流監視部７４の第四トランジスタ９８のドレインが接続され、この接続点に切替信号Vjが入力される。出力電流Ioがγ％以下の範囲では、切替信号Vjがローレベルなので、ダイオード１００ｃが非導通となり、充電抵抗部１００全体の抵抗値は、抵抗１００ａ単体の大きい値となる。出力電流Ioがγ％を超える範囲では、切替信号Vj（ローレベル）が出力されているので、ダイオード１００ｃが導通し、充電抵抗部１００全体の抵抗値は、抵抗１００ａ及び抵抗１００ｂを並列にした小さい値となる。したがって、切替信号Vjがローレベルのとき（保護信号Vocが出力されないとき）は、図９で説明したように、最小時比率保持時間Thが周期Tの２倍以上の時間に設定され、切替信号Vjがハイレベルのとき（保護信号Vocが出力されたとき）は、最小時比率保持時間Thが周期T以下の短い時間に設定される。
【0071】
次に、スイッチング電源装置７２の動作について、図１４に基づいて説明する。出力電流Ioがγ％以下（例えば、120％以下）の範囲は、保護信号Vocが出力されないので、上記のスイッチング電源装置１０の動作と同様である（図６〜図９）。
【0072】
出力電流Ioがγ％を超えると、出力電流監視部７４から保護信号Vocが出力され、出力電流Ioの増加と共に保護信号Vocが電圧値Vk0からVk1に向かって低下すると共に、最小時比率保持時間Thが周期T以下の短い時間に切り替わる。そして、パルス幅変調部７６は、保護信号Vocを制御信号Vsとみなして動作し、第一及び第二のオン時比率Don1，Don2が最小時比率Dminに向かって小さくなり、第一及び第二の主スイッチング素子１２，１４の導通時間Ton1，Ton2が短くなって出力電圧Voが低下する。
【0073】
動作点P11（γ％＜Io<ω％、ω％は例えば130％）におけるパルス幅変調部７６(1)の各部の動作波形は、図１５のように表される。図１５では制御信号Vsに代えて保護信号Vocの波形を記載してあるが、駆動パルス時比率信号Vd(Don1)，Vd(Don2)のハイレベルとローレベルが切り替わる動作は、図８に示す動作点P2とほぼ同じである。ただし、最小時比率保持時間Thが短い時間に切り替わっているので、電圧Vhが上昇し始めてからごく短時間でOR６４の入力閾値Vthを超えてハイレベルになっている。
【0074】
このように、出力電流Ioがγ％〜ω％の範囲になると、動作点P2と同様に、第一及び第二駆動パルスVg1，Vg2のオン時比率Don1，Don2が動作点P1よりも小さい値になる。
【0075】
さらに出力電流Ioが大きくなってω％を超えると、出力電流Ioの平均値を所定の値に保持するため、オン時比率Don1，Don2＝Dminで動作する期間とオン時比率Don1，Don2＝ゼロで動作する期間を交互に繰り返すバースト動作を行う。図３（ａ）に示すパルス幅変調部２８の変調条件から分かるように、オン時比率Don1，Don2は、ゼロより大きく最小時比率Dminより小さい値にはなり得ないところ、オン時比率Don1，Don2＝Dminで動作する状態が長く継続すると、出力電流Ioの瞬時値が所定の値より大きくなってしまい、反対にオン時比率Don1，Don2＝ゼロで動作する状態が長く継続すると出力電流Ioが所定の値よりも小さくなってしまう。そこで、出力電流Io＞ω％の範囲では、制御回路２４は、バースト動作を行うことによって、出力電流Ioの平均値を所定の値に保持する制御を行う。
【0076】
動作点P12（Io＞ω％）におけるパルス幅変調部７６(1)の各部の動作波形は、図１６のように表される。動作点P11から動作点P12に移行した直後の周期T(1)，T(2)は、保護信号Vocが低下して「Vk2＜Voc＜Vk1」となり、図３（ａ）に示すように、第一及び第二のオン時比率Don1，Don2が最小時比率Dminとなる。
【0077】
周期T(1)，T(2)の動作状態が続くと出力電流Ioの平均値が所定の値よりも大きくなるので、周期T(2)の後半に、保護信号Vocがさらに低下して「Voc＜Vk2」となる。「Voc＜Vk2」になると、図３（ａ）の変調条件の通り、第一及び第二のオン時比率Don1，Don2が速やかにゼロに切り替わる。最小時比率保持時間Thがごく短い時間に切り替わっているからである。
【0078】
次の周期T(3)，T(4)は、OR６４の働きにより、駆動パルス時比率信号Vd(Don1)，Vd(don2)がハイレベルに保持され、第一及び第二のオン時比率Don1，Don2＝ゼロの状態になる。この動作状態は、出力電流Ioの平均値が所定の値より小さくなるまで継続される。
【0079】
その後、周期T(4)の後半に出力電流Ioの平均値が所定の値より低くなり、保護信号Vocが上昇し、次の周期は先の周期T(1)，T(2)と同様の動作状態に戻る。その後、出力電流Ioの平均値が所定の値より大きくなると、再度、周期T(3)，T(4)の動作状態に戻る。以上の動作が繰り返され、出力電流Ioが所定の値に保持される。
【0080】
このように、出力電流Ioがω％以上の範囲になると、第一及び第二駆動パルスVg1，Vg2のオン時比率はDon1，Don2が、速やかにゼロと最小時比率Dmin以上の値に交互に切り替わり、出力電流Ioの平均値を所定の値に保持する。
【0081】
なお、最小時比率保持時間Thが短くなっているので、出力電流監視回路の応答速度によっては、周期T(1)，T(2)の間に発生する「第一のオン時比率Don1の期間の合計」と「第二のオン時比率Don2の期間の合計」に差ΔTonが発生するケースが考えられる。しかし、出力電流Ioが大きいときは、第一のオン時比率Don1，Don2が小さくなっても入力側コンデンサ１６，１８の電圧V16，V18のバランスが崩れにくいという性質があるので、トランス２０の偏励磁が顕著になって飽和する心配はない。
【0082】
スイッチング電源装置７２によれば、上記スイッチング電源装置１０と同様の作用効果を得ることができ、さらに、スイッチング電源装置７２の出力端が誤って短絡される事故が発生した時に、過電流保護動作が素早く行われるという効果が得られる。つまり、誤って出力端が短絡される事故が発生して過電流状態になると、最小時比率保持時間Thが短い時間（第一駆動パルスVg1の周期T以下）に切り替わるため、第一及び第二のオン時比率Don1，Don2を速やかにゼロにできるようになり、過渡的に出力電流Ioが急増するのを抑制することができる。
【0083】
次に、本発明のスイッチング電源装置の第二の実施形態について、図１７〜図１９に基づいて説明する。ここで、上記のスイッチング電源装置７２と同様の構成は、同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置１０２は、スイッチング電源装置７２の構成の一部を変更したものであり、出力電流監視部７４が出力電流監視部１０４に置き換えられ、パルス幅変調部７６がパルス幅変調部１０６に置き換えられ、駆動パルス生成部３０が駆動パルス生成部１０８に置き換えられている。以下、構成が異なる部分について説明する。
【0084】
出力電流監視部１０４は、出力電流監視部７４と同様の機能を有し、例えば図１２に示す出力電流監視部７４(1)の構成により実現することができる。ただし、出力電流監視部１０４は、切替信号Vjを出力する必要がないので、第四トランジスタ９８を省略できる。以下、出力電流監視部７４(1)から第四トランジスタ９８を省略した構成を出力電流監視部１０４(1)と称する。
【0085】
パルス幅変調部１０６は、出力電圧監視部２６が出力する制御信号Vsを受けると、図１８（ａ）に示す変調条件に基づいて変調を行う。そして、特定の周期Tの第一のオン時比率をDonに決定すると、この期間の第二のオン時比率も同じDonに決定し、このオン時比率Donを信号化した駆動パルス時比率信号Vd(Don)を出力する。一方、出力電流監視部１０４から保護信号Vocを受けたときは、制御信号Vsを無視し、保護信号Vocを制御信号Vsとみなして同様の変調を行って第一及び第二駆動パルスVg1，Vg2のオン時比率Donを決定する。駆動パルス時比率信号Vd(Don)は、図１８（ｂ）に示すように、１つ周期Tのスタート時点からオン時比率Donの期間が開始し、この期間がローレベル、これ以外の期間はハイレベルとなる。
【0086】
また、上記のパルス幅変調部７６の場合は、最小時比率保持時間Th（第一駆動パルスVg1の周期Tの２倍以上の時間）が設定されているが、パルス幅変調部１０６には設定されていない。したがって、オン時比率Donが最小時比率Dminからゼロへの切り替わる動作は、常に速やかに行われる。
【0087】
駆動パルス生成部１０８は、駆動パルス時比率信号Vd(Don)に対応した第一及び第二駆動パルスVg1，Vg2を生成し、第一及び第二の主スイッチング素子１２，１４に向けて出力するブロックである。具体的には、図１９に示すように、駆動パルス時比率信号Vd(Don)を受け、ハイレベルとローレベルのロジックが逆転した第一駆動パルスVg1を生成すると共に、第一駆動パルスVg1から180°位相が遅れた第二駆動パルスVg2を生成する。また、第二駆動パルスVg2は、ハイサイド側の第二の主スイッチング素子１４を駆動するため、第一駆動パルスVg1とグランド電位が切り離されて出力される。
【0088】
スイッチング電源装置１０２の動作は、上記のスイッチング電源装置７２の動作と比較すると、出力電流Io＜β％の範囲の動作が異なってくる。スイッチング電源装置１０２の場合は、最小時比率保持時間Th（第一駆動パルスVg1の周期Tの２倍以上の時間）が設定されていない。したがって、出力電流Io＜β％の範囲で動作したときに、第一及び第二の主スイッチング素子１２，１４がスイッチング動作を行う複数の周期Tにおいて、「第一のオン時比率Don1の期間の合計」と「第二のオン時比率Don2の期間の合計」に差ΔTonが発生するか否かが問題になる。
【0089】
この点、パルス幅変調部１０６は、特定の周期Tの第一のオン時比率をDonに決定すると、この期間の第二のオン時比率も同じDonに決定するので、差ΔTonが発生することはない。したがって、差ΔTonが原因でトランス２８が偏励磁する現象が確実に防止される。
【0090】
以上説明したように、スイッチング電源装置１０２によれば、上記のスイッチング電源装置７２と同様の作用効果を、新規な構成の制御回路２４により得ることができる。
【0091】
次に、スイッチング電源装置の他の形態について、図２０〜図２３に基づいて説明する。ここで、上記のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。このスイッチング電源装置１１０は、スイッチング電源装置１０の構成の一部を変更したものであり、出力電圧監視部２６が出力電圧監視部１１２に置き換えられ、パルス幅変調部２８がパルス幅変調部１１４に置き換えられている。以下、構成が異なる部分について説明する。
【0092】
出力電圧監視部１１２は、出力電圧監視部２６と同様に、出力電圧Voと目標値Vrとの差を増幅し、出力電圧Voを目標値Vrに近づける方向に増減する制御信号Vsを出力するブロックであり、制御信号Vsは、直流の電圧信号である。出力電圧監視部１１２の場合、図２１（ａ）のグラフに示すように、出力電圧Voが目標値Vrより高くなると、その差に応じて制御信号Vsを高くする。その結果、後述するパルス幅変調部１１４と駆動パルス生成部３０の働きによって主スイッチング素子１２，１４のオン時間が短くなり、出力電圧Voを低下させることができる。反対に、出力電圧Voが目標値Vrより低くなると、その差に応じて制御信号Vsを低くし、後述するパルス幅変調部１１４と駆動パルス生成部３０の働きによって主スイッチング素子１２，１４のオン時間が長くなり、出力電圧Voを上昇させることができる。
【0093】
図２１（ａ）に示す出力電圧監視部１１２の特性は、例えば図２１（ｂ）に示す出力電圧監視部１１２(1)によって実現することができる。この回路は、出力電圧監視部２６(1)の反転増幅回路３２を非反転増幅回路１１６に置き換えたものであり、その他の構成は同様である。
【0094】
パルス幅変調部１１４は、パルス幅変調部２８と同様に、出力電圧監視部１１２が出力する制御信号Vsを受け、所定の変調条件に基づいて変調を行って第一及び第二のオン時比率Don1，Don2を決定し、これを信号化した駆動パルス時比率信号Vd(Don1)，Vd(Don2)を出力するブロックである。
【0095】
パルス幅変調部１１４には、ゼロよりも大きい値である所定の最小時比率Dminが設定され、図２２に示す変調条件に基づいて変調を行う。すなわち、制御信号Vsが出力電圧Voを低下させる方向に変化すると（制御信号Vsが上昇すると）、その変化に応じて第一及び第二のオン時比率Don1，Don2を徐々に小さくし、第一及び第二のオン時比率Don1，Don2が最小時比率Dminまで小さくなった後、さらに制御信号Vsが出力電圧Voを低下させる方向に変化すると（さらに制御信号Vsが上昇すると）、第一及び第二のオン時比率Don1，Don2を最小時比率Dminからゼロに切り替える。ここで、オン時比率Donが最小時比率Dminになるときの制御信号Vsの値をVk1、オン時比率Donが最小時比率Dminからゼロに切り替わる制御信号Vsの値をVk2とする。
【0096】
また、パルス幅変調部１１４には、パルス幅変調部２８と同様に、最小時比率保持時間Th（第一駆動パルスVg1の周期Tの２倍以上の時間）が設定されている。
【0097】
スイッチング電源装置１１０は、上記のスイッチング電源装置１０と比較すると、出力電圧Voの変化に対する制御信号Vsの増減の方向が反対であるが、動作はほぼ同じであり、同様の作用効果を得ることができる。
【0098】
なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。
【0099】
図３（ａ）に示すパルス幅変調部２８の変調条件、図１８（ａ）に示すパルス幅変調部１０６の変調条件、図２２（ａ）に示すパルス幅変調部１１４の変調条件は、オン時比率Don（Don1，Don2）が最小時比率Dminまで低下する制御信号Vsの値がVk1で、オン時比率Don（Don1，Don2）がゼロに切り替わる制御信号Vsの値がVk2であり、Vk1とVk2に電圧差が設けられているが、Vk2をVk1に近い値又は同じ値にしてもよく、同様の作用効果を得ることができる。
【0100】
上記実施形態では、２つの主スイッチング素子と２つの入力側コンデンサについて、ローサイド側を「第一」、ハイサイド側を「第二」としているが、ハイサイド側を「第一」、ローサイド側を「第二」としても同様である。また、上記実施形態は、いずれも図２４（ａ）に示す電源回路を備えているが、図２４（ｂ）に示す電源回路にも適用することができ、同様の作用効果を得ることができる。また、制御回路内部の具体的な回路構成として、出力電圧監視部２６(1)，１１２(1)、パルス幅変調部２８(1)，７６(1)、出力電流監視部７４(1)などの好適な例を示したが、これ以外の回路に変更してもよく、例えば、各部の一部又は全部をデジタルプロセッサ内に構成し、デジタル演算処理によって各機能を実現するようにしてもよい。また、制御信号、保護信号、駆動パルス時比率信号は、信号の形態は限定されず、電圧信号（直流・パルス）、電流信号（直流・パルス）、デジタル信号等のどれを選択してもよい。
【符号の説明】
【0101】
１０，７２，１０２，１１０ スイッチング電源装置１２ 第一の主スイッチング素子
１４ 第二の主スイッチング素子
１６ 第一の入力側コンデンサ
１８ 第二の入力側コンデンサ
２０ トランス
２０ａ 入力巻線
２０ｂ 出力巻線
２２ 出力整流平滑回路
２４ 制御回路
２６，２６(1)，１１２ 出力電圧監視部
２８，２８(1)，７６，７６(1)，１０６，１１４ パルス幅変調部
３０，１０８ 駆動パルス生成部
７４，７４(1)，１０４ 出力電流監視部
Dmin 最小時比率
Don オン時比率
Don1 第一のオン時比率
Don2 第二のオン時比率
Io 出力電流
Vd(Don)，Vd(Don1)，Vd(Don2) 駆動パルス時比率信号
Vg1 第一駆動パルス
Vg2 第二駆動パルス
Vi 入力電圧
Vo 出力電圧
Voc 保護信号
Vs 制御信号
T 周期
Th 最小時比率保持時間