特許第6197344号(P6197344)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 住友電気工業株式会社の特許一覧

<>
  • 特許6197344-半導体装置 図000005
  • 特許6197344-半導体装置 図000006
  • 特許6197344-半導体装置 図000007
  • 特許6197344-半導体装置 図000008
  • 特許6197344-半導体装置 図000009
  • 特許6197344-半導体装置 図000010
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6197344
(24)【登録日】2017年9月1日
(45)【発行日】2017年9月20日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 21/338 20060101AFI20170911BHJP
   H01L 29/812 20060101ALI20170911BHJP
   H01L 29/778 20060101ALI20170911BHJP
【FI】
   H01L29/80 H
【請求項の数】9
【全頁数】11
(21)【出願番号】特願2013-87844(P2013-87844)
(22)【出願日】2013年4月18日
(65)【公開番号】特開2014-212217(P2014-212217A)
(43)【公開日】2014年11月13日
【審査請求日】2016年3月17日
(73)【特許権者】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】井上 和孝
【審査官】 棚田 一也
(56)【参考文献】
【文献】 特開2003−258005(JP,A)
【文献】 再公表特許第2007/077666(JP,A1)
【文献】 特開2012−028644(JP,A)
【文献】 特開2009−059945(JP,A)
【文献】 特開2008−306083(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/338
H01L 29/778
H01L 29/812
(57)【特許請求の範囲】
【請求項1】
基板上に形成された窒化物半導体層と、
前記窒化物半導体層の上に形成されたn型窒化ガリウム層と、
前記n型窒化ガリウム層の上面に接触して形成された、窒化物半導体からなる電子走行層と、
窒化物半導体により形成され、前記電子走行層の上に設けられた電子供給層と、
前記電子供給層の上に設けられたゲート電極、ソース電極及びドレイン電極と、を具備し、
前記ゲート電極とその下地層との接触面のゲート長方向の幅をL、前記n型窒化ガリウム層の表面と前記接触面との距離をd1とすると、L/d1が7以上であり、
前記窒化物半導体層および前記電子走行層はノンドープの窒化ガリウムで形成され、
前記n型窒化ガリウム層のドーパント濃度と前記n型窒化ガリウム層の厚さとの積は、1.4×1012cm−2以上であることを特徴とする半導体装置。
【請求項2】
前記n型窒化ガリウム層のドーパント濃度と前記n型窒化ガリウム層の厚さとの積は9.0×1012cm−2以下であることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記n型窒化ガリウム層のドーパント濃度は3.0×1018cm−3以下であることを特徴とする請求項1又は2記載の半導体装置。
【請求項4】
前記n型窒化ガリウム層の厚さは40nm以下であることを特徴とする請求項1から3いずれか一項記載の半導体装置。
【請求項5】
前記電子走行層の厚さは3nm以上、20nm以下であることを特徴とする請求項1から4いずれか一項記載の半導体装置。
【請求項6】
前記窒化物半導体層の厚さは100nm以上、3μm以下であることを特徴とする請求項1から5いずれか一項記載の半導体装置。
【請求項7】
窒化物半導体により形成され、前記電子供給層の上面に接触するキャップ層を具備し、
前記ゲート電極は前記キャップ層の上面に設けられていることを特徴とする請求項1から6いずれか一項記載の半導体装置。
【請求項8】
前記電子供給層は、窒化アルミニウムガリウムまたは窒化インジウムアルミニウムにより形成されていることを特徴とする請求項1から7いずれか一項記載の半導体装置。
【請求項9】
前記L/d1は10以上であることを特徴とする請求項1記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置に関する。
【背景技術】
【0002】
窒化物半導体を用いた、例えばHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)などの半導体装置は、高周波用出力増幅用素子として用いられることがある。HEMTには高出力、及び高い線形性が要求される。窒化ガリウム(GaN)を用いたHEMTの電子供給層とチャネル層との界面近傍に高濃度の二次元電子ガス(2DEG)が発生する。特許文献1には、GaNにより形成されたチャネル層を備える半導体装置が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2008−306025号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
HEMTのような高周波デバイスにおいては例えば相互変調歪みなどの歪みが生じることがある。また高出力を得るためには、リーク電流を抑制することが求められる。しかしながら、相互変調歪みの抑制とリーク電流の抑制との両立は困難であった。本願発明は、上記課題に鑑み、高い線形性の確保及びリーク電流の抑制が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
本発明は、基板上に形成された窒化物半導体層と、前記窒化物半導体層の上に形成されたn型窒化ガリウム層と、前記n型窒化ガリウム層の上面に接触して形成された、窒化物半導体からなる電子走行層と、窒化物半導体により形成され、前記電子走行層の上に設けられた電子供給層と、前記電子供給層の上に設けられたゲート電極、ソース電極及びドレイン電極と、を具備し、前記ゲート電極とその下地層との接触面のゲート長方向の幅をL、前記n型窒化ガリウム層の表面と前記接触面との距離をd1とすると、L/d1が7以上である半導体装置である。
【0006】
上記構成において、前記n型窒化ガリウム層のドーパント濃度と前記n型窒化ガリウム層の厚さとの積は、1.4×1012cm−2以上、9.0×1012cm−2以下である構成とすることができる。
【0007】
上記構成において、前記n型窒化ガリウム層のドーパント濃度は3.0×1018cm−3以下である構成とすることができる。
【0008】
上記構成において、前記n型窒化ガリウム層の厚さは40nm以下である構成とすることができる。
【0009】
上記構成において、前記電子走行層の厚さは3nm以上、20nm以下である構成とすることができる。
【0010】
上記構成において、前記窒化物半導体層の厚さは100nm以上、3μm以下である構成とすることができる。
【0011】
上記構成において、窒化物半導体により形成され、前記電子供給層の上面に接触するキャップ層を具備し、前記ゲート電極は前記キャップ層の上面に設けられている構成とすることができる。
【0012】
上記構成において、前記電子供給層は、窒化アルミニウムガリウムまたは窒化インジウムアルミニウムにより形成されている構成とすることができる。
【0013】
上記構成において、前記L/d1は10以上である構成とすることができる。
【発明の効果】
【0014】
本発明によれば、高い線形性の確保及びリーク電流の抑制が可能な半導体装置を提供することが可能となる。
【図面の簡単な説明】
【0015】
図1図1(a)は実施例1に係る半導体装置を例示する断面図である。図1(b)は半導体装置のバンド構造を例示する模式図である。
図2図2(a)は比較例に係る半導体装置を例示する断面図である。図2(b)は半導体装置のバンド構造を例示する模式図である。
図3図3(a)は実施例1におけるIds−Vg特性及びgm−Vg特性の測定結果を示す図である。図3(b)は比較例におけるIds−Vg特性及びgm−Vg特性の測定結果を示す図である。
図4図4(a)は実施例1におけるgm1、gm2及びgm3の計算結果を示す図である。図4(b)は比較例におけるgm1、gm2及びgm3の計算結果を示す図である。
図5図5はIMD3の測定結果を示す図である。
図6図6はリーク電流の測定結果を示す図である。
【発明を実施するための形態】
【0016】
図面を用いて本発明の実施例について説明する。
【実施例1】
【0017】
図1(a)は実施例1に係る半導体装置100を例示する断面図である。半導体装置100は例えば周波数が300MHz〜100GHzのようなマイクロ波帯域の高周波信号を増幅するHEMTである。
【0018】
図1(a)に示すように、基板10の上にバッファ層12(窒化物半導体層)が設けられ、バッファ層12の上にn−GaN層14が設けられている。n−GaN層14の上にチャネル層16が設けられ、チャネル層16の上に電子供給層18が設けられている。電子供給層18の上にキャップ層20が設けられ、キャップ層20の上に絶縁層22が設けられている。絶縁層22の開口部から露出するキャップ層20の上面に、ゲート電極24が設けられている。キャップ層20にはリセスが形成され、リセスから露出する電子供給層18の上面にソース電極26及びドレイン電極28が設けられている。n−GaN層14はバッファ層12の上面に接触し、チャネル層16はn−GaN層14の上面に接触している。チャネル層16と電子供給層18との界面からチャネル層16側に深さ10nm程度の領域に2DEG(二次元電子ガス)が形成される。
【0019】
基板10は例えばSiC(炭化シリコン)、Si(シリコン)又はサファイアなどの材料により形成されている。バッファ層12、n−GaN層14、チャネル層16、電子供給層18、及びキャップ層20はエピタキシャル成長された窒化物半導体層である。バッファ層12及びチャネル層16はi−GaN(ノンドープの窒化ガリウム)により形成されている。n−GaN層14及びキャップ層20はドーパントとしてSiを含むn−GaNにより形成されている。バッファ層12の厚さをT1、n−GaN層14の厚さをT2、チャネル層16の厚さをT3とする。電子供給層18は、例えばAlGaN(窒化アルミニウムガリウム)により形成されている。絶縁層22は例えば窒化シリコン(SiN)などの絶縁体により形成されている。ソース電極26及びドレイン電極28は、例えば電子供給層18に近い方から順にチタン及びアルミニウム(Ti/Al)又はタンタル及びアルミニウム(Ta/Al)などの金属を積層したオーミック電極である。ゲート電極24は、例えばキャップ層20に近い方から順にニッケル及びアルミニウム(Ni/Al)などの金属を積層して形成されている。
【0020】
図1(b)は半導体装置100のバンド構造を例示する模式図であり、左から順に絶縁層22、キャップ層20、電子供給層18、チャネル層16、n−GaN層14及びバッファ層12のバンドを示している。図中の斜線は2DEGを表す。チャネル層16とバッファ層12との間にn−GaN層14が挿入されることで、後述の比較例と比べチャネル層16からバッファ層12にかけてバンドの形状が緩やかになる。
【0021】
図2(a)は比較例に係る半導体装置100Rを例示する断面図である。図2(a)に示すように、n−GaN層14は設けられていない。基板10の上面に、バッファ層及びチャネル層として機能するi−GaN層11が設けられ、i−GaN層11の上に電子供給層18が設けられている。他の構成は半導体装置100と同じである。図2(b)は半導体装置100Rのバンド構造を例示する模式図である。図2(b)に示すように、i−GaN層11のバンドは、図1(b)に示した実施例1に比べ急峻に立ち上がる。急峻なバンド構造はi−GaNの分極電荷によるものである。
【0022】
HEMTにおいては高い線形性を得ることが重要となる。線形性にはコンダクタンスの高次成分が影響する。ドレイン電流Idsをゲート−ソース間電圧Vgで級数展開するとIdsは次式で表される。
【数1】
gm1はコンダクタンスの基本成分であり、gm2、gm3、gm4…はコンダクタンスの高次成分である。三次相互変調歪みIMD3は、gm1及びgm3を用いて次の式で表される。Aは定数、Vsはソース−ドレイン間電圧である。
【数2】
gm3が大きいと三次相互変調歪みIMD3が大きくなり、線形性が悪化する。gm3を小さくすることで、IMD3を抑制し、高い線形性を得ることができる。実施例1と比較例とを対照させ、実施例1により高い線形性が得られることを説明する。
【0023】
実施例1及び比較例において、Ids−Vg特性及びgm−Vg特性を測定した。測定に用いた半導体装置100の寸法及び組成は以下の通りである。
基板10の材料:SiC
バッファ層12(GaN)の厚さT1:930nm
n−GaN層14の厚さT2:20nm
チャネル層16(GaN)の厚さT3:50nm
電子供給層18(AlGaN)の厚さ:24nm
電子供給層18の組成:
ドーパント(Si)を含み、Al組成比は23%
キャップ層20(GaN)の厚さ:5nm
n−GaN層14、電子供給層18及びキャップ層20のSiドーパント濃度:
1.5×1018cm−3
ゲート電極24の長さL:1μm
半導体装置100Rのi−GaN層11の厚さは960nmである。他の寸法及び組成は半導体装置100と同じである。
【0024】
図3(a)は実施例1におけるIds−Vg特性及びgm−Vg特性の測定結果を示す図である。横軸はゲート電圧Vgを示し、左の縦軸及び実線はドレイン電流Idsを表す。右の縦軸及び破線はコンダクタンスgmを表す。
【0025】
図3(a)に示すように、実施例1においては、gmがVg=−4V近傍から緩やかに大きくなる。またドレイン電流Idsの立ち上がりがなだらかになる。これにより図4(a)に後述するようにgm3が小さくなり、数2で示したドレイン電流の三次相互変調歪みIMD3が低減される。
【0026】
図3(b)は比較例におけるIds−Vg特性及びgm−Vg特性の測定結果を示す図である。図3(b)に示すように、Vgが−3Vを超えた辺りからgmが急激に大きくなる。またドレイン電流Idsが急激に立ち上がる。これにより、図4(b)に後述するようにgm3が大きくなり、ドレイン電流の相互変調歪みIMD3が大きくなる。
【0027】
数1に示したようにIdsを級数展開し、gm1、gm2及びgm3を計算した。図4(a)は実施例1におけるgm1、gm2及びgm3の計算結果を示す図である。図4(b)は比較例におけるgm1、gm2及びgm3の計算結果を示す図である。横軸はゲート電圧Vgを示し、縦軸はコンダクタンスを示す。破線は1次成分gm1、点線は二次成分gm2、実線は三次成分gm3を表す。
【0028】
図4(a)に縦軸方向の実線で示すように、実施例1における動作点は約−2.8Vである。動作点付近におけるgm3は約−40mSである。図4(b)に示すように、比較例1における動作点は約−2.4Vである。動作点付近におけるgm3は約−200mSである。比較例1においては、図2(b)に示したようにバンド構造が急峻であるためgm3が大きくなる。実施例1によれば、図1(b)に示したように実施例1におけるバンド構造が比較例より緩やかであることにより、比較例1に比べ、動作点におけるgm3をおよそ1/5程度まで低減することができる。
【0029】
図5はIMD3の測定結果を示す図である。縦軸はIMD3を表す。横軸はバックオフ出力を表す。実線は実施例1、破線は比較例の測定結果を表す。ドレイン電流の大きさが飽和電流Ifmaxに対して10%とした。信号の周波数は8GHz及び8・01GHzである。
【0030】
図5に示すように、実施例1によれば比較例と比べIMD3が低下している。特にバックオフ出力が−9dB以下でIMD3が大きく低減され、約−13dBで最小となる。以上のように、実施例1によれば、バッファ層12とチャネル層16との間にn−GaN層14を設けたことによりバンドが緩やかになる。緩やかなバンドによりgm3が低下し、IMD3が小さくなる。
【0031】
n−GaN層14を設けると、図1(b)に示したようにバンドの形状がなだらかになるため、リーク電流が大きくなる恐れがある。n−GaN層14とゲート電極24との距離d1が大きくなることで、2DEGから離れた位置(n−GaN層14及びバッファ層12など)にリークパスが形成され、リーク電流が増大する。リーク電流を抑制するためには、距離d1を小さくすることが好ましい。距離d1は、n−GaN層14の表面からゲート電極24の底面までの最短距離のことであり、ゲート電極24の底面とは、ゲート電極24とその下地層との接触面のことである。ゲート電極の長さLに対する距離d1の比(アスペクト比)L/d1によりリーク電流の大きさは変化する。長さLは、キャップ層20とショトキー接触しているゲート電極24の底面のゲート長方向の幅を指す。
【0032】
半導体装置100においてアスペクト比を変化させて、リーク電流(半導体装置100がピンチオフ時の状態におけるリーク電流)の測定を行った。バッファ層12の厚さは960nmとした。ゲート電極24の長さLを変化させることで、アスペクト比L/d1を変化させた。他の条件は、図3(a)の測定に用いた条件と同じである。ゲート電圧Vg=−5V、ドレイン電圧=10Vとした。
【0033】
図6はリーク電流の測定結果を示す図である。横軸がアスペクト比、縦軸がリーク電流を表す。図6に示すように、アスペクト比が7以上である場合、リーク電流は5.0×10−6A/mm以下になる。アスペクト比を7以上とすることで、リーク電流を抑制し、かつ高い線形性を得ることができる。リーク電流の抑制により、半導体装置100の効率の改善、及び熱暴走の抑制が可能となる。実施例1ではL=1μm、d1=0.079μmとし、アスペクト比を12.6(=1/0.079)とした。アスペクト比は13以上としてもよい。リーク電流を抑制するために、アスペクト比は10以上が好ましい。なお、アスペクト比は例えば6以上、8以上、及び9以上、20以下、15以下などとしてもよい。また、アスペクト比が7以上の場合、ゲート電極24を再現性良く形成することができる。これは、フォトリソグラフィ技術によりゲート電極24が形成されるため、ゲート電極24の長さLの形成において広いマージンを得ることができることに起因する。
【0034】
図1(a)に示した電子供給層18とn−GaN層14との距離d2(チャネル層16の厚さT3に相当)が小さいほどバンド形状の変化が2DEGに影響するため、IMD3の低減が効果的に可能となる。また距離d2が小さくなることで距離d1も小さくなるためアスペクト比L/d1が大きくなる。アスペクト比が大きくなることで、図6のようにリーク電流も抑制される。高い線形性及びリーク電流の抑制のため、距離d2は例えば20nm以下が好ましい。距離d2が小さくなるとn−GaN層14と2DEGとがオーバーラップし、n−GaN層14中の不純物により電子移動度が低下する。電子移動度の低下を抑制するために、距離d2は5nm以上が好ましい。距離d2(厚さT3)は例えば3nm以上、8nm以上、及び10nm以上、18nm以下、及び15nm以下とすることができる。なお、n−GaN層14のドーパント濃度が小さい場合、距離d2(厚さT3)は40nm以下としてもよい。
【0035】
寸法及び組成は変更可能である。表1は実施例1、及び実施例1の変形例1〜4における寸法及び組成を示す表である。左からバッファ層12の厚さT1、n−GaN層14の厚さT2、チャネル層16の厚さT3、及びn−GaN層14のドーパント濃度を表す。
【表1】
変形例1及び2によれば、三次相互変調歪みIMD3を低減することができる。ただし低減の効果は実施例1に比べ小さい。ドーパント濃度が小さいためである。変形例3によれば、実施例1と同程度に三次相互変調歪みIMD3を低減することができる。変形例3のドーパント濃度は実施例1の半分以下であるが、n−GaN層14の厚さT2が2倍であるため、実施例1と同程度の効果が生じる。変形例4によれば三次相互変調歪みIMD3を低減することができる。
【0036】
図1(b)に示したようなバンド構造を得ることでIMD3を低減するためには、n−GaN層14のドーパント濃度とn−GaN層14の厚さとの積は、3.0×1012cm−2以上であることが好ましい。例えば積は、4.0×1012cm−2以上、3.5×1012cm−2以上、2.5×1012cm−2以上、2.0×1012cm−2以上でもよい。なお、n−GaN層14にドープできる濃度を考慮した場合、ドーパント濃度とn−GaN層14の厚さとの積は、9.0×1012cm−2以下が好ましい。また、IMD3の低減およびドープできる濃度を考慮すると、積は3.0×1012cm−2以上、5.0×1012cm−2以下が好ましい。また変形例1及び2に示すように積が1.4×1012cm−2程度でもIMD3の低減は可能である。
【0037】
良好な結晶性を有するn−GaN層14を成長させるためには、n−GaN層14のドーパント濃度は3.0×1018cm−3以下が好ましい。n−GaN層14のドーパント濃度は例えば4.0×1018cm−3以下、3.5×1018cm−3以下、2.5×1018cm−3以下、及び2.0×1018cm−3以下としてもよい。バンド構造を緩やかにするためにドーパント濃度は例えば0.5×1018cm−3以上、及び1.0×1018cm−3以上が好ましい。ショートチャネル効果を抑制するために、n−GaN層14の厚さT2は40nm以下が好ましく、例えば50nm以下、30nm以下としてもよい。
【0038】
上記のようにチャネル層16の厚さT3(図1(a)の距離d2に相当)は5nm以上40nm以下とすることができ、5nm以上20nm以下が好ましい。高い線形性の確保及びリーク電流の抑制が可能となる。バッファ層12の厚さT1は100nm以上、3μm以下が好ましい。n−GaN層14及びチャネル層16の結晶性が高くなり、かつ高い量産性が得られるためである。厚さT1は例えば150nm以上、200nm以上、3.5μm以下、4.0μm以下などとしてもよい。例えばバッファ層12と基板10との間に窒化アルミニウム(AlN)層又はAlGaN層を設けてもよい。キャップ層20にリセスが形成されておらず、ソース電極26及びドレイン電極28はキャップ層20の上面に設けられてもよい。
【0039】
電子供給層18及びキャップ層として図1に述べた以外の窒化物半導体を用いてもよい。窒化物半導体とは、窒素を含む半導体であり、例えばAlN、窒化インジウム(InN)、窒化インジウムガリウム(InGaN)、窒化インジウムアルミニウム(InAlN)、及び窒化アルミニウムインジウムガリウム(AlInGaN)などがある。
【0040】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0041】
10 基板
12 バッファ層
14 n−GaN層
16 チャネル層
18 電子供給層
20 キャップ層
22 絶縁層
24 ゲート電極
26 ソース電極
28 ドレイン電極
100 半導体装置

図1
図2
図3
図4
図5
図6