特許 6201613 インバータ装置、パワーコンディショナ、発電システム及び、インバータ装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6201613

(24)【登録日】2017年9月8日

(45)【発行日】2017年9月27日

(54)【発明の名称】インバータ装置、パワーコンディショナ、発電システム及び、インバータ装置の制御方法

(51)【国際特許分類】

   H02M 7/48 20070101AFI20170914BHJP

【ＦＩ】

   H02M7/48 R

   H02M7/48 E

【請求項の数】6

【全頁数】21

(21)【出願番号】特願2013-214146(P2013-214146)

(22)【出願日】2013年10月11日

(65)【公開番号】特開2015-77061(P2015-77061A)

(43)【公開日】2015年4月20日

【審査請求日】2016年8月4日

(73)【特許権者】

【識別番号】000002945

【氏名又は名称】オムロン株式会社

(74)【代理人】

【識別番号】100085006

【弁理士】

【氏名又は名称】世良 和信

(74)【代理人】

【識別番号】100106622

【弁理士】

【氏名又は名称】和久田 純一

(74)【代理人】

【識別番号】100125357

【弁理士】

【氏名又は名称】中村 剛

(72)【発明者】

【氏名】馬渕 雅夫

(72)【発明者】

【氏名】小林 健二

(72)【発明者】

【氏名】平島 正裕

【審査官】 木村 励

(56)【参考文献】

【文献】 特開２００９−８９５４１（ＪＰ，Ａ）

【文献】 特開２００６−４２４８０（ＪＰ，Ａ）

【文献】 特開２００７−４９７７０（ＪＰ，Ａ）

【文献】 特開２０１２−１００４４４（ＪＰ，Ａ）

【文献】 特開２００３−２５０２７６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

第１のスイッチング素子群を有し、直流電力を交流電力に変換するフルブリッジインバータ部と、
第２のスイッチング素子群を有し、前記フルブリッジインバータ部の出力を短絡する短絡部と、
前記第１のスイッチング素子群と前記第２のスイッチング素子群のＯＮ／ＯＦＦを切り替えることで、前記フルブリッジインバータ部及び前記短絡部をＰＷＭ制御する制御部と、
を備えたインバータ装置において、
前記制御部は、前記フルブリッジインバータ部及び前記短絡部を、前記短絡部をＰＷＭ制御するスイッチングパターンと前記短絡部をＰＷＭ制御しないスイッチングパターンを含む複数のスイッチングパターンによって制御するとともに、前記スイッチングパターンに応じて、前記第１のスイッチング素子群のＯＮ期間と、前記第２のスイッチング素子群のＯＮ期間との間にデッドタイムを生成し、
前記デッドタイムが設けられた場合に、前記スイッチングパターンに応じた量だけ前記ＰＷＭ制御のＤｕｔｙを補正して前記デッドタイムによる出力波形の歪を補償するデッドタイム補償を行うデッドタイム補償部をさらに備えることを特徴とするインバータ装置。

【請求項2】

前記制御部は、
電源系統と連系して負荷に電力を供給する系統連系時と、電源系統とは独立して負荷に電力を供給する自立運転時とで、
前記スイッチングパターンの内容を変更することを特徴とする請求項１に記載のインバータ装置。

【請求項3】

前記デッドタイム補償部は、前記デッドタイム補償における補償量の符号が逆転する場合には、出力電流値及び出力電流の位相の少なくとも一つに基づいて、前記補償量を所定の傾きで変化させることを特徴とする請求項１または２に記載のインバータ装置。

【請求項4】

第１のスイッチング素子群を有し、直流電力を交流電力に変換するフルブリッジインバータ部と、
第２のスイッチング素子群を有し、前記フルブリッジインバータ部の出力を短絡する短絡部と、を備え、
前記第１のスイッチング素子群と前記第２のスイッチング素子群のＯＮ／ＯＦＦを切り替えることで、前記フルブリッジインバータ部及び前記短絡部をＰＷＭ制御する、
インバータ装置の制御方法であって、
前記フルブリッジインバータ部及び前記短絡部の制御は、前記短絡部をＰＷＭ制御するスイッチングパターンと前記短絡部をＰＷＭ制御しないスイッチングパターンを含む複数のスイッチングパターンによって行い、
前記スイッチングパターンに応じて、前記第１のスイッチング素子群のＯＮ期間と、前記第２のスイッチング素子群のＯＮ期間との間にデッドタイムを設け、
前記デッドタイムが設けられた場合に、前記スイッチングパターンに応じた量だけ前記ＰＷＭ制御のＤｕｔｙを補正して前記デッドタイムによる出力波形の歪を補償するデッドタイム補償を行うことを特徴とする、
インバータ装置の制御方法。

【請求項5】

請求項１から３のいずれか一項に記載のインバータ装置と、
太陽電池などの分散型直流電源の出力電圧を昇圧し前記インバータ装置に入力するＤＣ−ＤＣコンバータと、
前記インバータ装置の出力のノイズを低減するフィルタと、
を備えたことを特徴とするパワーコンディショナ。

【請求項6】

請求項５に記載のパワーコンディショナを備えた発電システム。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は直流電圧を交流電圧に変換するインバータ装置、インバータ装置を組み込んだパワーコンディショナ、インバータ装置を有する発電システム及び、インバータ装置の制御方法に関する。

【背景技術】

【0002】

近年、環境問題の対策として太陽光発電の普及が進んでいる。太陽電池により発電された電力は直流電力である一方、家庭で使用される電力は交流であるため、太陽電池により発電された直流電力はＤＣ−ＤＣコンバータなどの昇圧装置で昇圧された後、パワーコンディショナに含まれるインバータ装置により交流電力に変換される。また、太陽光発電においては発電効率を向上させるためのインバータ装置の変換効率の向上が緊急の課題となっている。インバータ装置の変換効率の向上に関しては、フルブリッジインバータと単相三線式電源系統との間の電源ラインを短絡するための電源ライン短絡回路を設けることで、変換効率を高める系統連系インバータ装置が公知である（例えば、特許文献１を参照）。

【0003】

なお、インバータ装置には半導体スイッチング素子が用いられることが一般的であるが、半導体スイッチング素子はＯＦＦからＯＮへの立上り速度よりも、ＯＮからＯＦＦへの立下り速度の方が遅い傾向がある。従って、電源短絡を防止するためには、半導体スイッチング素子が全てＯＦＦになるデッドタイムを設けなければならない場合がある。しかしながら、デッドタイムを設けた場合には、その間のインバータ装置の出力波形が理想的な波形からずれてしまうという不都合もあった。この問題に関しては、デッドタイムを設けたことに起因する出力波形の歪を補償するためのデッドタイム補償を行う提案がされている（例えば、特許文献２を参照）。

【0004】

特許文献１に記載の技術では、電源ライン短絡回路におけるスイッチング素子を常にＰＷＭ制御している。しかしＰＷＭ制御を行うとスイッチング素子で消費される電力が増加して変換効率が下るため、変換効率を向上させるためにはできるだけＰＷＭ制御を行わないほうが望ましい。また特許文献２には、上記のようにフルブリッジインバータにおけるデッドタイム補償が開示されているが、変換効率を向上させるためにＰＷＭ制御を行わないスイッチング素子が存在する場合におけるデッドタイム補償についての開示はない。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００９−８９５４１号公報

【特許文献2】特許第３３９７１３８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は、上記の背景技術に鑑みて発明されたものであり、より変換効率が高く、またはより理想的な出力波形を得ることができるインバータ装置に関する技術を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記の課題を解決するための本発明は、以下の点を最大の特徴とする。すなわち、直流電力を交流電力に変換するフルブリッジインバータ部と、フルブリッジインバータ部の出
力を短絡することで変換効率を高める短絡部とを有しており、これらをＰＷＭ制御する際に、短絡部をＰＷＭ制御するスイッチングパターンと短絡部をＰＷＭ制御しないスイッチングパターンを含む複数のスイッチングパターンによって制御する。そして、スイッチングパターンに応じて電源短絡を防止するためのデッドタイムを設け、このデッドタイムが設けられた場合には、ＰＷＭ制御のＤｕｔｙを補正してデッドタイムによる出力波形の歪を補償する。

【0008】

より詳しくは、第１のスイッチング素子群を有し、直流電力を交流電力に変換するフルブリッジインバータ部と、
第２のスイッチング素子群を有し、前記フルブリッジインバータ部の出力を短絡する短絡部と、
前記第１のスイッチング素子群と前記第２のスイッチング素子群のＯＮ／ＯＦＦを切り替えることで、前記フルブリッジインバータ部及び前記短絡部をＰＷＭ制御する制御部と、
を備えたインバータ装置において、
前記制御部は、前記フルブリッジインバータ部及び前記短絡部を、前記短絡部をＰＷＭ制御するスイッチングパターンと前記短絡部をＰＷＭ制御しないスイッチングパターンを含む複数のスイッチングパターンによって制御するとともに、前記スイッチングパターンに応じて、前記第１のスイッチング素子群のＯＮ期間と、前記第２のスイッチング素子群のＯＮ期間との間にデッドタイムを生成し、
前記デッドタイムが設けられた場合に、前記ＰＷＭ制御のＤｕｔｙを補正して前記デッドタイムによる出力波形の歪を補償するデッドタイム補償を行うデッドタイム補償部をさらに備えることを特徴とする。

【0009】

本発明は、フルブリッジインバータ部と短絡部とを有するＨＥＲＩＣ回路を有するインバータ装置についてのものである。本発明においては、ＨＥＲＩＣ回路を採用することにより、スイッチング素子のスイッチする電圧を低くすることができ、０Ｖ出力時の電流の通過経路を短くすることができるので、インバータ装置の効率を高めることが可能である。

【0010】

また、本発明は、ＨＥＲＩＣ回路を、短絡部をＰＷＭ制御するスイッチングパターンと短絡部をＰＷＭ制御しないスイッチングパターンを含む複数のスイッチングパターンによって制御するので、常に短絡部をＰＷＭ制御することはなくなり、このことによってもインバータ装置の変換効率を向上させることが可能である。

【0011】

さらに、本発明によれば、ＨＥＲＩＣ回路を使用しつつ、デッドタイムを生成することで電源短絡を防止するとともに、デッドタイムが設けられた場合には、ＰＷＭ制御のＤｕｔｙを補正してデッドタイムによる出力波形の歪を補償するデッドタイム補償を行うので、電源短絡を防止できるとともに、より歪の少ない理想的な出力波形を得ることが可能となる。

【0012】

また、本発明においては、前記制御部は、
電源系統と連系して負荷に電力を供給する系統連係時と、電源系統とは独立して負荷に電力を供給する自立運転時とで、
前記スイッチングパターンの内容を変更するようにしてもよい。

【0013】

ここで、自立運転時は系統連系時と異なり、無効電力の消費が大きい負荷が接続されると力率が低くなる場合がある。力率が低くなると０Ｖを出力するときに大きな電流が流れる。また、０Ｖを出力するときにはスイッチング素子ＵＳ、ＷＳのＯＮ時間が長くなる。従って、自立運転時においてＨＥＲＩＣ回路をＰＷＭ制御する場合には、短絡部における
スイッチング素子に大電流が流れる時間が長くなり、短絡部のスイッチング素子が発熱する可能性がある。

【0014】

これに対し、本発明では、自立運転時には系統連系時とは異なるスイッチングパターンで制御し、例えば、短絡部を構成する第２のスイッチング素子群のＯＮ時間を相対的に短くすることとした。これによれば、自立運転時においてＨＥＲＩＣ回路をＰＷＭ制御する場合においても、短絡部を構成するスイッチング素子が発熱したり破損したりすることを抑制できる。

【0015】

また、本発明においては、前記デッドタイム補償部は、前記デッドタイム補償における補償量の符号が逆転する場合には、出力電流値及び出力電流の位相の少なくとも一つに基づいて、前記補償量を所定の傾きで変化させるようにしてもよい。

【0016】

すなわち、デッドタイムのＤｕｔｙの補償量をΔＤｕｔｙとしたときに、デッドタイム補償量の絶対値｜ΔＤｕｔｙ｜は理想的には一定でよい。しかしながら実際には、デッドタイム補償量が｜ΔＤｕｔｙ｜から−｜ΔＤｕｔｙ｜もしくは−｜ΔＤｕｔｙ｜から｜ΔＤｕｔｙ｜へ符号が逆転する場合があり、そのような場合には、かえってデッドタイム補償により出力電圧が歪む虞がある。それに対し、本発明においては、デッドタイム補償部は、デッドタイム補償における補償量の符号が逆転する場合には、出力電流値及び出力電流の位相の少なくとも一方に基づいて、逆転の前後またはそのいずれかにおいて補償量を所定の傾きで時間とともに変化させるようにした。

【0017】

これによれば、デッドタイム補償量を正から負、負から正へ切り替えるときにデッドタイム補償量を緩やかに変化させることができ、デッドタイム補償量の符号の逆転により、出力電圧が歪むことを抑制できる。なお、ここで所定の傾きとはデッドタイム補償量の符号の逆転により、出力電圧の著しい歪が生じない範囲の傾きを意味しており、予め計算上、または実験的に求められてもよい。また、所定の傾きは直線状すなわちテ―パ状に変化する場合の他、曲線状に変化する場合をも含む。また、ここにおいて出力電流値、出力電流の位相は、実際の出力電流値、出力電流の位相であってもよいし、出力電流指令値Ｉｒｅｆ、出力電流指令値Ｉｒｅｆの位相で代用しても構わない。

【0018】

また、本発明は、第１のスイッチング素子群を有し、直流電力を交流電力に変換するフルブリッジインバータ部と、
第２のスイッチング素子群を有し、前記フルブリッジインバータ部の出力を短絡する短絡部と、を備え、
前記第１のスイッチング素子群と前記第２のスイッチング素子群のＯＮ／ＯＦＦを切り替えることで、前記フルブリッジインバータ部及び前記短絡部をＰＷＭ制御する、
インバータ装置の制御方法であって、
前記フルブリッジインバータ部及び前記短絡部の制御は、前記短絡部をＰＷＭ制御するスイッチングパターンと前記短絡部をＰＷＭ制御しないスイッチングパターンを含む複数のスイッチングパターンによって行い、
前記スイッチングパターンに応じて、前記第１のスイッチング素子群のＯＮ期間と、前記第２のスイッチング素子群のＯＮ期間との間にデッドタイムを設け、
前記デッドタイムが設けられた場合に、前記ＰＷＭ制御のＤｕｔｙを補正して前記デッドタイムによる出力波形の歪を補償するデッドタイム補償を行うことを特徴とする、
インバータ装置の制御方法であってもよい。

【0019】

また、本発明は、上記のインバータ装置と、
太陽電池などの分散型直流電源の出力電圧を昇圧し前記インバータ装置に入力するＤＣ−ＤＣコンバータと、
前記インバータ装置の出力のノイズを低減するフィルタと、
を備えたことを特徴とするパワーコンディショナであってもよいし、該パワーコンディショナを備えた発電システムであってもよい。

【0020】

なお、上記した課題を解決するための手段は、可能な限り組み合わせて使用することが可能である。

【発明の効果】

【0021】

この発明によれば、インバータ装置の変換効率を向上させることが可能となり、または、より理想的な出力波形を得ることが可能となる。

【図面の簡単な説明】

【0022】

【図1】実施例に係る太陽光発電システムのブロック図である。

【図2】スイッチング素子のＯＮ／ＯＦＦを制御する際の制御内容を示すブロック図である。

【図3】系統連系時におけるインバータ装置の電流指令値と電圧指令値の関係と、それに伴うスイッチングパターンの切替及び、状態の変化を示す図である。

【図4】系統連系時の状態１におけるインバータの電流の流れを示す図である。

【図5】系統連系時の状態２におけるインバータの電流の流れを示す図である。

【図6】系統連系時の状態３におけるインバータの電流の流れを示す図である。

【図7】系統連系時の状態４におけるインバータの電流の流れを示す図である。

【図8】系統連系時の状態５におけるインバータの電流の流れを示す図である。

【図9】系統連系時の状態６におけるインバータの電流の流れを示す図である。

【図10】系統連系時におけるインバータ装置の電流指令値と電圧指令値の関係と、スイッチングパターンの切替、状態の変化、デッドタイム補償量の関係を示す図である。

【図11】自立運転時における電流が正方向のときのインバータの電流の流れを示す図である。

【図12】自立運転時における電流が負方向のときのインバータの電流の流れを示す図である。

【図13】指令電流値Ｉｒｅｆに基づくデッドタイム補償量の変化を示す図である。

【発明を実施するための形態】

【0023】

以下に図面を参照して、この発明を実施するための形態を例示的に詳しく説明する。

【0024】

＜実施例１＞
図１は、本実施例における太陽光発電システム１である。太陽光発電システム１は不図示の太陽電池および太陽電池から出力される直流電圧を交流電圧に変換し、電気系統との連系運転を可能とするパワーコンディショナ１０を備えている。パワーコンディショナ１０はＤＣ−ＤＣコンバータ１１、インバータ装置１３およびフィルタ回路１５を有する。図１において、コンデンサ１２は太陽電池から出力される直流電流により充電され、太陽電池からの出力を平滑化する働きを有する。

【0025】

ＤＣ−ＤＣコンバータ１１としては、例えばチョッパ昇圧回路が用いられる。本実施例においてＤＣ−ＤＣコンバータ１１はインダクタ１１ａ、スイッチング素子１１ｂ、逆流防止ダイオード１１ｃ、コンデンサ１１ｄを有する。ＤＣ−ＤＣコンバータ１１は太陽電池から出力された直流電圧を昇圧する働きを持つ。このＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶは図示しない電圧センサによって検出され、制御部１７へ入力される。また、ＤＣ−ＤＣコンバータ１１の出力はインバータ装置１３に入力される。

【0026】

インバータ装置１３はＤＣ−ＤＣコンバータ１１から出力される直流電圧を交流電圧に
変換してフィルタ回路１５に出力する。本発明のインバータ装置１３はスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬからなるフルブリッジインバータ部としてのフルブリッジインバータ１３ａと、その出力を短絡させるスイッチング素子ＵＳ、ＷＳからなる短絡部としての短絡回路１３ｂとを有する。本発明の特徴であるインバータ装置１３の制御方法は後述する。インバータ装置１３の出力電流ＩＬは図示しない電流センサによって検出され、制御部１７へ入力される。

【0027】

フィルタ回路１５はインダクタ１５ａ，１５ｂ，コンデンサ１５ｃを有する。フィルタ回路１５はインバータ装置１３より出力された出力電流のノイズを抑制して、図示しない電気系統へ逆潮流する働きを持つ。系統電圧Ｖｓは図示しない電圧センサによって検出され、制御部１７へ入力される。

【0028】

＜ブロック図の説明＞
図２は制御部１７がスイッチング素子のＯＮ／ＯＦＦを制御する際の制御内容を示すブロック図である。制御部１７は電流指令値Ｉｒｅｆとインバータ装置１３の実際の電流出力値ＩＬの偏差ΔＩを求める。制御部１７における出力電流制御部１７ｂは、この偏差ΔＩよりインバータ装置１１が出力すべき電圧値である電圧指令値Ｖｒｅｆを演算する。制御部１７は、電圧指令値ＶｒｅｆをＤＤＶで除算することでＤｕｔｙを演算する。また、制御部１７には、パターン生成部１７ｃが備えられている。パターン生成部１７ｃでは電流指令値Ｉｒｅｆ、電圧指令値Ｖｒｅｆ、パターン記憶部１７ｄより出力される過去のスイッチングパターンから、現在のスイッチングパターンが生成される。このスイッチングパターンの生成方法については後述する。そして、パターン生成部１７ｃでは、生成されたスイッチングパターンを出力する。また、パターン記憶部１７ｄにおいては、パターン生成部１７ｃの最新の出力を記憶する。

【0029】

本実施例の制御部１７には、デッドタイム補償部１７ｅが備えられている。デッドタイム補償部１７ｅはＤＤＶ制御部１７ａより出力された電流指令値Ｉｒｅｆとパターン生成部１７ｃより出力されたスイッチングパターンから補正すべきＤｕｔｙ補償量ΔＤｕｔｙを出力する。ＰＷＭ信号生成部１７ｆは計算されたＤｕｔｙとＤｕｔｙ補償量ΔＤｕｔｙの和からＰＷＭ信号を生成し、論理回路１７ｇに出力する。論理回路１７ｇはＰＷＭ信号生成部１７ｆより出力されたＰＷＭ信号とパターン生成部１７ｃより出力されたスイッチングパターンに基づき、スイッチング素子をＯＮ／ＯＦＦし、またはＰＷＭ制御を行う。

【0030】

＜系統連系時のスイッチングパターン＞
図３は系統連系時における、本実施例のインバータ装置１３の電圧指令値Ｖｒｅｆと電流指令値Ｉｒｅｆの関係を表す図である。図の実線が電流指令値Ｉｒｅｆ、破線が電圧指令値Ｖｒｅｆを示す。また、図３の上方のアルファベットはスイッチングパターンを表している。アルファベット下に配置された数字は後述する「状態」を表している。図に示すように、インバータ１３はその１周期の中でスイッチングパターンを切り替える。さらにスイッチングパターン及び電流指令値Ｉｒｅｆに応じて状態を６つに区別している。

【表1】

【0031】

ここで、先ずスイッチングパターンの切り替えについて説明する。表１に示すようにスイッチングパターンは電流指令値Ｉｒｅｆと電圧指令値Ｖｒｅｆとの関係で決まる。ただし、表中「ヒステリシス部」とある部分では、ヒステリシス部の条件に該当する直前のスイッチングパターンを維持する。表中の「―」は電圧指令値及び電流指令値の符号判定により存在することがない条件である。

【0032】

スイッチングパターンＡではＰＷＭ制御により２つのサブパターンＡ−ａ、Ａ−ｂを交互に切り替える。表２に示すように、サブパターンＡ−ａではスイッチング素子ＵＨ、ＷＬ、ＷＳをＯＮにし、スイッチング素子ＵＬ、ＷＨ、ＵＳをＯＦＦとする。サブパターンＡ−ｂではスイッチング素子ＷＳのみがＯＮになり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳはそれぞれＯＦＦとなる。スイッチングパターンＡではスイッチング素子ＵＳ、ＷＳのスイッチング素子をＰＷＭ駆動しないため変換効率が高い。ただし、電流を負方向に流しながら電圧を制御することはできない。

【表2】

【0033】

スイッチングパターンＢでは、表３に示すようにＰＷＭ制御により３つのサブパターンＢ−ａ、Ｂ−ｂ、Ｂ−ｃを切り替える。サブパターンＢ−ａではスイッチング素子ＵＨ、ＷＬをＯＮとし、スイッチング素子ＵＬ、ＷＨ、ＵＳ、ＷＳをＯＦＦとする。サブパターンＢ−ｂではスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳがＯＦＦとなる。サブパターンＢ−ｃではスイッチング素子ＵＳ、ＷＳがＯＮとなり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬはＯＦＦとなる。スイッチングパターンＢではサブパターンＢ−ａ→サブパターンＢ−ｂ→サブパターンＢ−ｃ→サブパターンＢ−ｂのサイクルを繰り返す。スイッチングパターンＢではスイッチング素子ＵＳ、ＷＳをＰＷＭ駆動するため変換効率が低くなる。ただし、電流を正方向に流すときも、負方向に流すときも電圧制御を行うことが可能である。

【表3】

【0034】

スイッチングパターンＣでは、表４に示すようにＰＷＭ制御により３つのサブパターンＣ−ａ、Ｃ−ｂ、Ｃ−ｃを切り替える。サブパターンＣ−ａではスイッチング素子ＵＬ、ＷＨをＯＮとし、スイッチング素子ＵＨ、ＷＬ、ＵＳ、ＷＳをＯＦＦとする。サブパターンＣ−ｂではスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳはＯＦＦとなる。サブパターンＣ−ｃではスイッチング素子ＵＳ、ＷＳがＯＮとなり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬがＯＦＦとなる。スイッチングパターンＣではサブパターンＣ−ａ→サブパターンＣ−ｂ→サブパターンＣ−ｃ→サブパターンＣ−ｂのサイクルを繰り返す。スイッチングパターンＣではスイッチング素子ＵＳ、ＷＳをＰＷＭ駆動するため変換効率が低くなる。ただし、電流を正方向に流すときも、負方向に流すときも電圧制御を行うことが可能である。

【表4】

【0035】

スイッチングパターンＤでは、表５に示すようにＰＷＭ制御により２つのサブパターンＤ−ａ、Ｄ−ｂを交互に切り替える。サブパターンＤ−ａではスイッチング素子ＵＬ、ＷＨ、ＵＳをＯＮにし、スイッチング素子ＵＨ、ＷＬ、ＷＳをＯＦＦとする。サブパターンＤ−ｂではスイッチング素子ＵＳのみがＯＮになり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＷＳはそれぞれＯＦＦとなる。スイッチングパターンＤではスイッチング素子ＵＳ、ＷＳのスイッチング素子をＰＷＭ駆動しないため、変換効率が高い。ただし、電流を正方向に流しながら電圧を制御することはできない。

【表5】

【0036】

次に図３を用いて、各状態１〜６について説明する。状態１ではスイッチングパターンがＣ、電流指令値Ｉｒｅｆが正となる。状態２ではスイッチングパターンがＡ、電流指令値Ｉｒｅｆが正となる。状態３ではスイッチングパターンがＢ、電流指令値Ｉｒｅｆが正となる。状態４ではスイッチングパターンがＢ、電流指令値Ｉｒｅｆが負となる。状態５ではスイッチングパターンがＤ、電流指令値Ｉｒｅｆが負となる。状態６ではスイッチングパターンがＣ、電流指令値Ｉｒｅｆが負となる。

【0037】

後述のとおりスイッチングパターンＢ及びＣではデッドタイムが生じる。そのため、デッドタイム補償部は電流指令値Ｉｒｅｆとスイッチングパターンから、状態１〜６を推定し、各状態に応じたデッドタイム補償量を演算する。後述のとおり状態１，３ではデッドタイム補償量は正、状態２，５ではデッドタイム補償量は０、状態４，６ではデッドタイム補償量は負となる。次にデッドタイム補償量が状態１，３で正になり、状態４，６で負となる理由を説明する。なお、状態２，５でデッドタイム補償量が０となるのはスイッチングパターンＡ，Ｄではデッドタイムが生じないためである。

【0038】

＜状態１＞
先ず、図４（ａ）〜（ｃ）を用いて状態１について説明する。図４（ａ）には、サブパターンＣ−ａにおける各スイッチング素子のＯＮ／ＯＦＦ状態及び電流の流れを示す。同様に、図４（ｂ）には、サブパターンＣ−ｂについて、図４（ｃ）には、サブパターンＣ−ｃについて示す。ＯＮしているスイッチング素子は、実線で、ＯＦＦしているスイッチング素子は破線で記載されている。

【0039】

状態１においては、スイッチングパターンはスイッチングパターンＣになっており、ＰＷＭ制御により先述のサブパターンＣ−ａ→Ｃ−ｂ→Ｃ−ｃ→Ｃ−ｂのサイクルを繰り返す。また電流指令値Ｉｒｅｆは正である。サブパターンＣ−ａではスイッチング素子ＵＬ、ＷＨをＯＮとし、スイッチング素子ＵＨ、ＷＬ、ＵＳ、ＷＳをＯＦＦとする。このときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＵＬの還流ダイオード→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと逆符号の−ＤＤＶとなる。

【0040】

サブパターンＣ−ｂではスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ及び、ＵＳ、ＷＳは全てＯＦＦとなる。このときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＵＬの還流ダイオード→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと逆符号の−ＤＤＶとなる。

【0041】

サブパターンＣ−ｃではスイッチング素子ＵＳ、ＷＳがＯＮとなり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬがＯＦＦとなる。このときの電流の流れはインダクタ１５ｂ→ス
イッチング素子ＷＳ→スイッチング素子ＵＳの還流ダイオード→インダクタ１５ａとなる。この時の出力電圧は０となる。ここでサブパターンＣ−ｂはデッドタイムに相当する。状態１ではデッドタイムを設けるために、サブパターンＣ−ｃとなるＤｕｔｙを減少させている。すなわち状態１においては、理想的にはサブパターンＣ−ｃになっていなければならない期間の一部が、実際にはサブパターンＣ−ｂとなっている。その結果、理想的には出力電圧が０であるべき期間の一部において、実際には出力電圧が−ＤＤＶとなり、インバータ装置１３の出力電圧は正弦波から歪んだものとなる。従って、スイッチングパターンＣではデッドタイムによる出力電圧の歪みを考慮しなければならない。ここでは差分の−ＤＤＶを相殺するために、本来のＤｕｔｙに対して、正のデッドタイム補償量ΔＤｕｔｙを加える必要がある。

【0042】

＜状態２＞
次に、図５（ａ），（ｂ）を用いて状態２について説明する。状態２においては、スイッチングパターンはスイッチングパターンＡになっており、ＰＷＭ制御により先述のサブパターンＡ−ａ、Ａ−ｂを交互に切り替える。サブパターンＡ−ａではスイッチング素子ＵＨ、ＷＬ、ＷＳをＯＮにし、スイッチング素子ＵＬ、ＷＨ、ＵＳをＯＦＦとする。このときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＬ→コンデンサ１１ｄ→スイッチング素子ＵＨ→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。

【0043】

サブパターンＡ−ｂではスイッチング素子ＷＳのみがＯＮになり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＳ、ＵＳはそれぞれＯＦＦとなる。このときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＳ→スイッチング素子ＵＳの還流ダイオード→インダクタ１５ａとなる。このときの出力電圧は０と同じになる。なお、このスイッチングパターンＡでは電源短絡の虞がないため、デッドタイムを設ける必要がない。

【0044】

＜状態３＞
次に、図６（ａ）〜（ｃ）を用いて状態３について説明する。状態３においては、スイッチングパターンはスイッチングパターンＢになっており、ＰＷＭ制御により先述のサブパターンＢ−ａ→Ｂ−ｂ→Ｂ−ｃ→Ｂ−ｂのサイクルを繰り返す。また電流指令値Ｉｒｅｆは正である。サブパターンＢ−ａではスイッチング素子ＵＨ、ＷＬをＯＮとし、スイッチング素子ＵＬ、ＷＨ、ＵＳ、ＷＳをＯＦＦとする。このときの電流の流れはインダクタンス１５ｂ→スイッチング素子ＷＬ→コンデンサ１１ｄ→スイッチング素子ＵＨ→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。サブパターンＢ−ｂではスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳがＯＦＦとなる。

【0045】

このときの電流の流れはインダクタンス１５ｂ→スイッチング素子ＷＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＵＬの還流ダイオード→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと逆符号の−ＤＤＶとなる。サブパターンＢ−ｃではスイッチング素子ＵＳ、ＷＳがＯＮとなり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬはＯＦＦとなる。このときの電流の流れはインダクタンス１５ｂ→スイッチング素子ＷＳ→スイッチング素子ＵＳの還流ダイオード→インダクタンス１５ａとなる。このときの出力電圧は０となる。ここでサブパターンＢ−ｂはデッドタイムに相当する。

【0046】

状態３ではデッドタイムを設けるために、サブパターンＢ−ｃとなるＤｕｔｙを減少させている。すなわち状態３においては、理想的にはサブパターンＢ−ｃになっていなければならない期間の一部が、実際にはサブパターンＢ−ｂとなっている。その結果、理想的には出力電圧が０であるべき期間の一部において、実際には出力電圧が−ＤＤＶとなり、
インバータ装置１３の出力電圧は正弦波から歪んだものとなる。従って、スイッチングパターンＢではデッドタイムによる出力電圧の歪みを考慮しなければならない。ここでは差分の−ＤＤＶを相殺するために、本来のＤｕｔｙに対して、正のデッドタイム補償量ΔＤｕｔｙを加える必要がある。

【0047】

＜状態４＞
次に、図７（ａ）〜（ｃ）を用いて状態４について説明する。状態４においても、スイッチングパターンはスイッチングパターンＢになっており、ＰＷＭ制御により先述のサブパターンＢ−ａ→Ｂ−ｂ→Ｂ−ｃ→Ｂ−ｂのサイクルを繰り返す。また電流指令値Ｉｒｅｆは負である。サブパターンＢ−ａではスイッチング素子ＵＨ、ＷＬをＯＮとし、スイッチング素子ＵＬ、ＷＨ、ＵＳ、ＷＳをＯＦＦとする。このときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＷＬの還流ダイオード→インダクタ１５ｂとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。

【0048】

サブパターンＢ−ｂではスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳがＯＦＦとなる。このときの電流の流れはインダクタンス１５ａ→スイッチング素子ＵＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＷＬの還流ダイオード→インダクタ１５ｂとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。サブパターンＢ−ｃではスイッチング素子ＵＳ、ＷＳがＯＮとなり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬはＯＦＦとなる。このときの電流の流れはインダクタンス１５ａ→スイッチング素子ＵＳ→スイッチング素子ＷＳの還流ダイオード→インダクタンス１５ｂとなる。このときの出力電圧は０となる。ここでサブパターンＢ−ｂはデッドタイムである。

【0049】

状態４ではデッドタイムを設けるために、サブパターンＢ−ｃとなるＤｕｔｙを減少させている。すなわち状態４においては、理想的にはサブパターンＢ−ｃになっていなければならない期間の一部が、実際にはサブパターンＢ−ｂとなっている。その結果、理想的には出力電圧が０であるべき期間の一部において、実際には出力電圧がＤＤＶとなり、インバータ装置１３の出力電圧は正弦波から歪んだものとなる。従って、スイッチングパターンＢではデッドタイムによる出力電圧の歪みを考慮しなければならない。ここでは差分のＤＤＶを相殺するために、本来のＤｕｔｙに対して、負のデッドタイム補償量ΔＤｕｔｙを加える必要がある。

【0050】

＜状態５＞
次に、図８（ａ），（ｂ）を用いて状態５について説明する。状態５においては、スイッチングパターンはスイッチングパターンＤになっており、ＰＷＭ制御により先述のサブパターンＤ−ａ、Ｄ−ｂを交互に切り替える。サブパターンＤ−ａではスイッチング素子ＵＬ、ＷＨ、ＵＳをＯＮにし、スイッチング素子ＵＨ、ＷＬ、ＷＳをＯＦＦとする。このときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＬ→コンデンサ１１ｄ→スイッチング素子ＷＨ→インダクタ１５ｂとなる。

【0051】

このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと逆符号の−ＤＤＶとなる。サブパターンＤ−ｂではスイッチング素子ＵＳのみがＯＮになり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＷＳはそれぞれＯＦＦとなる。このときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＳ→スイッチング素子ＷＳの還流ダイオード→インダクタ１５ｂとなる。このときの出力電圧は０となる。なお、このスイッチングパターンＤでは電源短絡の虞がないため、デッドタイムを設ける必要がない。

【0052】

＜状態６＞
次に、図９（ａ）〜（ｃ）を用いて状態６について説明する。状態６においては、スイッチングパターンはスイッチングパターンＣになっており、ＰＷＭ制御により先述のサブパターンＣ−ａ→Ｃ−ｂ→Ｃ−ｃ→Ｃ−ｂのサイクルを繰り返す。また電流指令値Ｉｒｅｆは負である。サブパターンＣ−ａではスイッチング素子ＵＬ、ＷＨをＯＮとし、スイッチング素子ＵＨ、ＷＬ、ＵＳ、ＷＳをＯＦＦとする。このときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＬ→コンデンサ１１ｄ→スイッチング素子ＷＨ→インダクタ１５ｂとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと逆符号の−ＤＤＶとなる。

【0053】

サブパターンＣ−ｂではスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳはＯＦＦとなる。このときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＷＬの還流ダイオード→インダクタ１５ｂとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。サブパターンＣ−ｃではスイッチング素子ＵＳ、ＷＳがＯＮとなり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬがＯＦＦとなる。このときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＳ→スイッチング素子ＷＳの還流ダイオード→インダクタ１５ｂとなる。この時の出力電圧は０となる。ここでサブパターンＣ−ｂはデッドタイムに相当する。

【0054】

状態６ではデッドタイムを設けるために、サブパターンＣ−ｃとなるＤｕｔｙを減少させている。すなわち、状態６においては、理想的にはサブパターンＣ−ｃになっていなければならない期間の一部が、実際にはサブパターンＣ−ｂとなっている。その結果、理想的には出力電圧が０であるべき期間の一部において、実際には出力電圧がＤＤＶとなり、インバータ装置１３の出力電圧は正弦波から歪んだものとなる。従って、スイッチングパターンＣではデッドタイムによる出力電圧の歪みを考慮しなければならない。ここでは差分のＤＤＶを相殺するために、本来のＤｕｔｙに対して、負のデッドタイム補償量ΔＤｕｔｙを加える必要がある。

【0055】

以上、状態１〜６に渡ってデッドタイムにより出力電圧に歪みが生じることを説明した。結果をまとめると表のようになる。

【表6】

【0056】

図１０には、系統連系時における、本実施例のインバータ装置１３の電圧指令値Ｖｒｅｆと電流指令値Ｉｒｅｆと、スイッチングパターン、状態及び、デッドタイム補償の関係を示す。図１０の実線によるカーブはインバータ装置１１の電流指令値Ｉｒｅｆである。また図１０の上方に配置したアルファベットはスイッチングパターンであり、アルファベット下に配置された数字は「状態」を表す。また、図中には太い実線でデッドタイム補償量ΔＤｕｔｙを表す。状態１及び３ではＤｕｔｙをプラス側に補償し、状態４及び、６ではマイナス側に補償していることが分かる。このＤｕｔｙの補償量ΔＤｕｔｙは、プラス側の場合、例えばＤＤＶ２μｓ分（デッドタイム）程度、マイナス側の場合、例えば−ＤＤＶ２μｓ分（デッドタイム）程度であってもよい。

【0057】

＜自立運転時のスイッチングパターン＞
次に、自立運転時のスイッチングパターン及び、その際のデッドタイム、デッドタイム補償について説明する。

【0058】

自立運転時は系統連系時と異なり、無効電力の消費が大きい負荷が接続されると力率が低くなる事がある。力率が低くなると０Ｖを出力するときに大きな電流が流れる。また、０Ｖを出力するときにはスイッチング素子ＵＳ、ＷＳのＯＮ時間が長くなる。そうすると、スイッチング素子ＵＳ、ＷＳに大電流が流れる時間が長くなり、スイッチング素子ＵＳ、ＷＳが発熱して破損する虞がある。従って、自立運転時には系統連系時とは異なる、スイッチング素子ＵＳ、ＷＳのＯＮ時間が長くならないようなスイッチングパターンでインバータ装置を制御するべきである。

【0059】

本実施例では、自立運転時には４つのサブパターンからなる１つのスイッチングパターンでスイッチング素子を制御するようにした。以下、自立運転時のスイッチングパターンをスイッチングパターンＥとする。サブパターンＥ−ａではスイッチング素子ＵＨ、ＷＬがＯＮとなり、スイッチング素子ＵＬ、ＷＨ、ＵＳ、ＷＳがＯＦＦとなる。サブパターンＥ−ｂではスイッチング素子ＵＬ、ＷＨがＯＮとなり、スイッチング素子ＵＨ、ＷＬ、ＵＳ、ＷＳがＯＦＦとなる。サブパターンＥ−ｃではスイッチング素子ＵＳ、ＷＳがＯＮとなり、スイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬがＯＦＦとなる。サブパターンＥ−ｄではスイッチング素子ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳがＯＦＦとなる。スイッチングパターンＥではサブパターンＥ−ａ→サブパターンＥ−ｄ→サブパターンＥ−ｃ→サブパターンＥ−ｄ→サブパターンＥ−ｂ→サブパターンＥ−ｄ→サブパターンＥ−ｃ→サブパターンＥ−ｄというサイクルを１キャリア内で繰り返す。

【表7】

【0060】

＜電流が正方向の状態＞
図１１（ａ）〜（ｄ）を用いて、電流が正方向に流れる状態においてスイッチングパターンＥの出力電圧がどのように変化するかを説明する。図１１（ａ）に示すようにサブパターンＥ−ａのときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＬ→コンデンサ１１ｄ→スイッチング素子ＵＨ→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。図１１（ｂ）に示すようにサブパターンＥ−ｂのときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＵＬの還流ダイオード→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶの逆符号の−ＤＤＶとなる。

【0061】

図１１（ｃ）に示すようにサブパターンＥ−ｃのときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＳ→スイッチング素子ＵＳの還流ダイオード→インダクタ１５ａとなる。このときの出力電圧は０となる。図１１（ｄ）に示すようにサブパターンＥ−ｄのときの電流の流れはインダクタ１５ｂ→スイッチング素子ＷＨの還流ダイオード→コンデ
ンサ１１ｄ→スイッチング素子ＵＬの還流ダイオード→インダクタ１５ａとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶの逆符号の−ＤＤＶとなる。

【0062】

＜デッドタイム補償＞
ここでサブパターンＥ−ｄがデッドタイムに該当する。この状態ではデッドタイムを設けるためにサブパターンＥ−ａ、Ｅ−ｂ、Ｅ−ｃの時間を短くする。すなわち、本来サブパターンＥ−ａ、Ｅ−ｂ、Ｅ−ｃであるべき状態の期間の一部が、デッドタイムによりサブパターンＥ−ｄになるので、出力電圧がずれてしまう。従って、出力電圧のずれの分だけＤｕｔｙにデッドタイム補償量ΔＤｕｔｙを加えることで、出力電圧をノイズの少ない正弦波に近づけることが可能である。

【0063】

＜電流が負方向の状態＞
図１２（ａ）〜（ｄ）を用いて、電流が負方向に流れる状態においてスイッチングパターンＥの出力電圧がどのように変化するかを記載する。図１２（ａ）に示すようにサブパターンＥ−ａのときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＷＬの還流ダイオード→インダクタ１５ｂとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。図１２（ｂ）に示すようにサブパターンＥ−ｂのときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＬ→コンデンサ１１ｂ→スイッチング素子ＷＨ→インダクタ１５ｂとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶの逆符号の−ＤＤＶとなる。

【0064】

図１２（ｃ）に示すようにサブパターンＥ−ｃのときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＳ→スイッチング素子ＷＳの還流ダイオード→インダクタ１５ｂとなる。このときの出力電圧は０となる。図１２（ｄ）に示すようにサブパターンＥ−ｄのときの電流の流れはインダクタ１５ａ→スイッチング素子ＵＨの還流ダイオード→コンデンサ１１ｄ→スイッチング素子ＷＬの還流ダイオード→インダクタ１５ｂとなる。このときの出力電圧はＤＣ−ＤＣコンバータ１１の出力電圧ＤＤＶと同じになる。

【0065】

＜デッドタイム補償＞
ここでサブパターンＥ−ｄがデッドタイムに該当する。この状態ではデッドタイムを設けるためにサブパターンＥ−ａ、Ｅ−ｂ、Ｅ−ｃの時間が短くする。すなわち、本来サブパターンＥ−ｂ、Ｅ−ｂ、Ｅ−ｃであるべき状態の期間の一部が、デッドタイムによりサブパターンＥ−ｄになるので、出力電圧がずれてしまう。従って、出力電圧のずれの１キャリア内の合計分だけＤｕｔｙからデッドタイム補償量ΔＤｕｔｙを差し引くことで、出力電圧をノイズの少ない正弦波に近づけることが可能である。このＤｕｔｙの補償量ΔＤｕｔｙは、電流がプラス側の場合、例えばデッドタイムが２μｓであれば４μｓ分程度、マイナス側の場合も、例えばデッドタイムが２μｓであれば４μｓ分程度であってもよい。

【0066】

以上、説明したように、本実施例においては、フルブリッジインバータ部と短絡部とを有するＨＥＲＩＣ回路を有するインバータ装置において、短絡部をＰＷＭ制御するスイッチングパターンであるスイッチングパターンＢ、Ｃと、短絡部をＰＷＭ制御しないスイッチングパターンであるスイッチングパターンＡ、Ｄとによって制御することにした。従って、短絡部をＰＷＭ制御しないスイッチングパターンであるスイッチングパターンＡ、Ｄを用いることで、インバータ装置の変換効率をより向上させることが可能となった。

【0067】

また、出力電流の方向が変化する可能性が高い場合には、電流方向の正負が変わっても電圧制御が可能なスイッチングパターンＢ、Ｃを使用すべきであるが、このような場合には、デッドタイムの設定によって波形が歪む可能性があるという不都合に対し、本実施例
ではＤｕｔｙを補正することでデッドタイム補償をすることとした。これにより、波形の歪を抑制することができ、より理想形に近い出力波形を得ることが可能となった。

【0068】

＜実施例２＞
次に、本発明の実施例２について説明する。本実施例においては、デッドタイム補償の補償量の符号が逆転する場合には、デッドタイム補償量を矩形状に変化させるのではなく、傾きを持たせて除々に変化させる例について説明する。

【0069】

図１３を使って、系統連系時における、デッドタイム補償量ΔＤｕｔｙの大きさの変化について説明する。デッドタイムの補償量をΔＤｕｔｙとしたときに、実施例１において説明した、状態１，３，４，６のデッドタイム補償量の絶対値｜ΔＤｕｔｙ｜は理想的には一定値でよい。しかしながら、実際には、状態３から４へ変わるとき、または状態６から１へ変わるときはデッドタイム補償量が｜ΔＤｕｔｙ｜から−｜ΔＤｕｔｙ｜もしくは−｜ΔＤｕｔｙ｜から｜ΔＤｕｔｙ｜へステップ状に変わり、符号が逆転するため、かえってデッドタイム補償により出力電圧が歪む虞があった。それに対し、本実施例では、デッドタイム補償量を正から負、負から正へ符号を逆転させて切り替える場合に、デッドタイム補償量を所定の変化率で変化させることとした。

【0070】

ここで、図１３の実線によるカーブはインバータ装置１１の電流指令値Ｉｒｅｆを表す。また図１３の上方に配置したアルファベットはスイッチングパターンを表す。アルファベット下に配置された数字は状態を表す。図中には太い実線でデッドタイム補償量ΔＤｕｔｙを表す。デッドタイム補償量ΔＤｕｔｙが正から負、または負から正へ切り替わるのは電流指令値Ｉｒｅｆが正から負、負から正に切り替わるタイミングと同時である。本実施例では、電流指令値Ｉｒｅｆの値が０に近づくとデッドタイム補償量の絶対値を一定値から徐々に小さくすることとしている。デッドタイム補償量の絶対値を一定値から徐々に小さくするための判断基準は、電流指令値Ｉｒｅｆの値自体ではなく、電流指令値Ｉｒｅｆの位相としてもよい。あるいは電流指令値Ｉｒｅｆと電流指令値Ｉｒｅｆの位相の両方としてもよい。

【0071】

より具体的には、電流指令値Ｉｒｅｆのカーブにおける位相が所定範囲内の状態、例えば、１８０°を中心とした±数１０°の範囲の状態でデッドタイム補償量ΔＤｕｔｙを正から負に切り替える場合には、テ―パ状の傾きを持って変更することにしてもよい。また、電流指令値Ｉｒｅｆのカーブにおける位相が別の所定範囲内の状態、例えば３６０°を中心とした±数１０°の範囲の状態でデッドタイム補償量ΔＤｕｔｙを負から正に切り替える場合には、テ―パ状の傾きを持って変更することにしてもよい。

【0072】

また、電流指令値Ｉｒｅｆの値がプラス側の所定値、例えば数アンペア以下の状態で、デッドタイム補償量ΔＤｕｔｙを正から負に切り替える場合には、テ―パ状の傾きを持って変更することにしてもよい。また、電流指令値Ｉｒｅｆの値がマイナス側の所定値、例えば−数アンペア以上の状態で、デッドタイム補償量ΔＤｕｔｙを正から負に切り替える場合には、テ―パ状の傾きを持って変更することにしてもよい。

【0073】

さらに、電流指令値Ｉｒｅｆのカーブにおける位相が上記の所定範囲内で且つ電流指令値Ｉｒｅｆの値が上記のプラス側の所定値以下の状態で、デッドタイム補償量ΔＤｕｔｙを正から負に切り替える場合には、テ―パ状の傾きを持って変更することにしてもよい。また、電流指令値Ｉｒｅｆのカーブにおける位相が上記の別の所定範囲内で且つ電流指令値Ｉｒｅｆの値が上記のマイナス側の所定値以上の状態で、デッドタイム補償量ΔＤｕｔｙを負から正に切り替える場合には、テ―パ状の傾きを持って変更することにしてもよい。また、テ―パ状の部分の傾きとしては、デッドタイム補償量ΔＤｕｔｙを負から正に切り替える場合には、例えば、数１０°の位相範囲内で切り替わる程度の傾きであってもよ
い。また、傾きは必ずしも一定、すなわち直線状のテ―パでなくてもよく、傾きが変化することで曲線状に変更されてもよい。

【0074】

このようにデッドタイム補償量ΔＤｕｔｙを同一状態の中でも変化させることで、デッドタイム補償量の符号の切替時に出力電圧が歪むことをより確実に抑制することができる。

【0075】

なお、本発明は、上記の実施例の構成に限定されるものでなく、使用目的に応じ、様々な変形が可能である。例えば、上記の実施例においてインバータ装置１３のスイッチングパターンや状態を決定する基準や、デッドタイム補償量ΔＤｕｔｙの切り替えの基準に電流指令値Ｉｒｅｆ、電圧指令値Ｖｒｅｆが用いられている場合、この基準を、実際の出力電流ＩＬ、実際の出力電圧Ｖｉｎｖで代用することを排除しない。

【符号の説明】

【0076】

１・・・太陽光発電システム
１０・・・太陽光発電用パワーコンディショナ
１１・・・ＤＣ−ＤＣコンバータ
１１ｄ・・・コンデンサ
１３・・・インバータ装置
１５・・・フィルタ回路
１５ａ、１５ｂ・・・インダクタ
１７・・・制御部
１７ａ・・・ＤＤＶ制御部
１７ｂ・・・出力電流制御部
１７ｃ・・・パターン生成部
１７ｄ・・・パターン記憶部
１７ｅ・・・デッドタイム補償部
１７ｆ・・・ＰＷＭ信号生成部
１７ｇ・・・論理回路
ＵＨ、ＵＬ、ＷＨ、ＷＬ、ＵＳ、ＷＳ・・・スイッチング素子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】