特許 6201900 セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6201900

(24)【登録日】2017年9月8日

(45)【発行日】2017年9月27日

(54)【発明の名称】セラミック電子部品

(51)【国際特許分類】

   H01G 2/06 20060101AFI20170914BHJP

   H01G 4/232 20060101ALI20170914BHJP

   H01G 4/30 20060101ALI20170914BHJP

   H01F 27/29 20060101ALI20170914BHJP

   H03H 9/17 20060101ALI20170914BHJP

【ＦＩ】

   H01G1/035 C

   H01G4/12 352

   H01G4/12 361

   H01G4/30 301B

   H01F15/10 C

   H03H9/17 C

【請求項の数】3

【全頁数】17

(21)【出願番号】特願2014-115097(P2014-115097)

(22)【出願日】2014年6月3日

(65)【公開番号】特開2015-62215(P2015-62215A)

(43)【公開日】2015年4月2日

【審査請求日】2015年12月2日

(31)【優先権主張番号】特願2013-170520(P2013-170520)

(32)【優先日】2013年8月20日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100079577

【弁理士】

【氏名又は名称】岡田 全啓

(74)【代理人】

【識別番号】100167966

【弁理士】

【氏名又は名称】扇谷 一

(72)【発明者】

【氏名】板垣 要司

(72)【発明者】

【氏名】木村 信道

(72)【発明者】

【氏名】松田 智秋

【審査官】 小池 秀介

(56)【参考文献】

【文献】 特開２０１２−０９４７８５（ＪＰ，Ａ）

【文献】 特開２００２−２３１５６９（ＪＰ，Ａ）

【文献】 特開２０１２−０９４６７１（ＪＰ，Ａ）

【文献】 特開２０００−３０６７６４（ＪＰ，Ａ）

【文献】 特開２００９−０２６９０６（ＪＰ，Ａ）

【文献】 特開２０１３−０３０７４６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｇ４／００−４／０１５

４／０２−４／２２４

４／２３２

４／２５５−４／４０

１３／００−１７／００

Ｈ０１Ｆ ２７／２９

Ｈ０３Ｈ ９／１７

(57)【特許請求の範囲】

【請求項1】

互いに対向する２つの主面と、互いに対向する２つの端面と、互いに対向する２つの側面と、を有するセラミック素体と、前記セラミック素体の前記端面を覆うように形成された外部電極と、を有する電子部品本体と、
Ｓｎを主成分とするはんだによって前記外部電極に接続されている第１および第２の金属端子と、を有するセラミック電子部品であって、
前記外部電極の表層部分には、少なくともＮｉめっき膜が形成されており、
前記第１および第２の金属端子の表層部分には、少なくともＮｉめっき膜が形成されており、
前記端面の中央部における前記外部電極と前記第１および第２の金属端子との接合界面における少なくとも一部には、Ｎｉ−Ｓｎを含む合金層が形成されていることを特徴とする、セラミック電子部品。

【請求項2】

前記外部電極は、下地層と前記下地層の表面に形成されるめっき層とを有し、
前記第１および第２の金属端子は、端子本体と前記端子本体の表面に形成されるめっき膜とを有し、
前記第１および第２の金属端子の前記端子本体の材料の金属および前記外部電極の前記下地層の金属は、前記合金層には拡散していないことを特徴とする、請求項１に記載のセラミック電子部品。

【請求項3】

前記外部電極は、下地層と前記下地層の表面に形成される２以上のめっき膜とを有し、
前記第１および第２の金属端子は、端子本体と前記端子本体の表面に形成される２以上のめっき膜とを有し、
前記第１および第２の金属端子の前記めっき膜のうち上層のめっき膜の金属、前記外部電極の前記めっき膜のうち上層のめっき膜の金属、および前記はんだの金属は、前記第１および第２の金属端子の前記端子本体の金属には拡散していないことを特徴とする、請求項１に記載のセラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、たとえば、積層セラミックコンデンサ等を含むセラミック電子部品に関する。

【背景技術】

【0002】

近年、電子機器の小型化・高機能化が急速に進んでおり、電子機器に搭載される積層セラミックコンデンサについても、小型化が要求されている。たとえば、積層セラミックコンデンサの場合、薄層化技術および多層化技術の進展により、アルミ電解コンデンサに代替できる高静電容量を有するものが商品化されるようになった。

【0003】

電子部品本体である積層セラミックコンデンサ２は、図９に示すように、複数のセラミック層３と内部電極４とが交互に積層されたセラミック素体５を含む。複数の内部電極４のうちの隣接するものが、セラミック素体５の対向する端面に交互に引き出される。内部電極４が引き出されたセラミック素体５の端面には、内部電極４に電気的に接続される外部電極６が形成される。このような構成により、セラミック素体５の対向する端部に設けられた外部電極６間に静電容量が形成される。積層セラミックコンデンサ２は、実装用はんだ６ａによって実装基板７上に取り付けられる。このとき、積層セラミックコンデンサ２の外部電極６が、実装用はんだ６ａによって実装基板７上に取り付けられる。

【0004】

このような積層セラミックコンデンサ２において、セラミック層３の材料として、誘電率の比較的高いチタン酸バリウムなどの強誘電体材料が一般的に用いられているが、このような強誘電体材料は逆圧電効果を有するため、積層セラミックコンデンサ２に交流電圧が加わると、セラミック層３に機械的歪みが生じる。その振動が外部電極６を介して実装基板７に伝達されると、実装基板７全体が音響放射面となって、雑音となる振動音（鳴き）を発生する恐れがある。

【0005】

この対策として、たとえば、図１０に記載されるように、たとえば、積層セラミックコンデンサ２の外部電極６に一対の金属端子８をはんだで接続し、実装基板７と積層セラミックコンデンサ２とが間隔を隔てるようにして、金属端子８を実装基板７に半田付けする構成が考えられている。このような構成とすることにより、金属端子８の弾性変形によって交流電圧が加わることでセラミック層に生じる機械的歪みを吸収することができ、その振動が外部電極６を介して基板に伝達されることを抑えて雑音の発生を減少させることができる（特許文献１参照 図２１）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許第３８４７２６５号

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、特許文献１に記載のセラミック電子部品９は、積層セラミックコンデンサ２と一対の金属端子８とをはんだにより固定しており、実装基板７に実装する際のリフロー処理時の加熱により、はんだが溶融し積層セラミックコンデンサ２が一対の金属端子８から脱落するといった問題が生じることがあった。
一方、近年では、積層セラミックコンデンサ２と一対の金属端子８との接合の際に用いる接合剤として、鉛フリー高温はんだが用いられるようになっており、ある程度高温に耐えられるようになってきている。しかしながら、一般的なリフロー温度は２２０℃〜２６０℃のため、接合剤として鉛フリー高温はんだを用いても、設定温度によっては、その接合剤が溶融することにより、積層セラミックコンデンサ２が一対の金属端子８から脱落するという不具合が懸念されていた。

【0008】

それゆえに、この発明の主たる目的は、電子部品本体に金属端子が取り付けられたセラミック電子部品において、そのセラミック電子部品を実装基板にリフロー処理により実装する際に、金属端子から電子部品本体が脱落することを防止しうるセラミック電子部品を提供することである。

【課題を解決するための手段】

【0009】

この発明にかかるセラミック電子部品は、互いに対向する２つの主面と、互いに対向する２つの端面と、互いに対向する２つの側面と、を有するセラミック素体と、セラミック素体の端面を覆うように形成された外部電極と、を有する電子部品本体と、Ｓｎを主成分とするはんだによって外部電極に接続されている第１および第２の金属端子と、を有するセラミック電子部品であって、外部電極の表層部分には、少なくともＮｉめっき膜が形成されており、第１および第２の金属端子の表層部分には、少なくともＮｉめっき膜が形成されており、端面の中央部における外部電極と第１および第２の金属端子との接合界面における少なくとも一部には、Ｎｉ−Ｓｎを含む合金層が形成されていることを特徴とする、セラミック電子部品である。
また、この発明にかかるセラミック電子部品は、外部電極が、下地層と下地層の表面に形成されるめっき層とを有し、第１および第２の金属端子が、端子本体と端子本体の表面に形成されるめっき膜とを有し、第１および第２の金属端子の端子本体の材料の金属および外部電極の下地層の金属が、合金層には拡散していないことが好ましい。
さらに、この発明にかかるセラミック電子部品は、外部電極が、下地層と下地層の表面に形成される２以上のめっき膜とを有し、第１および第２の金属端子が、端子本体と端子本体の表面に形成される２以上のめっき膜とを有し、第１および第２の金属端子のめっき膜のうち上層のめっき膜の金属、外部電極のめっき膜のうち上層のめっき膜の金属、およびはんだの金属が、第１および第２の金属端子の端子本体の金属には拡散していないことが好ましい。

【0010】

この発明にかかるセラミック電子部品によれば、端面の中央部における外部電極と第１および第２の金属端子との接合界面における少なくとも一部には、高融点であるＮｉ−Ｓｎを含む合金層が形成され、低融点金属のＳｎ単独層が存在しない領域が形成される。このように、高融点であるＮｉ−Ｓｎを含む合金層が第１および第２の金属端子と外部電極とを接合していることから、たとえば、このセラミック電子部品を実装基板に実装する際に実施されるリフロー処理においても、第１および第２の金属端子から電子部品本体が脱落することを防止することができる。
また、外部電極が、下地層と下地層の表面に形成されるめっき層とを有し、第１および第２の金属端子が、端子本体と端子本体の表面に形成されるめっき膜とを有し、第１および第２の金属端子の端子本体の材料の金属および外部電極の下地層の金属が、合金層には拡散していない場合は、第１および第２の金属端子と外部電極との接続部分の強度と、外部電極の強度を維持することができる。
さらに、外部電極が、下地層と下地層の表面に形成される２以上のめっき膜とを有し、第１および第２の金属端子が、端子本体と端子本体の表面に形成される２以上のめっき膜とを有し、第１および第２の金属端子のめっき膜のうち上層のめっき膜の金属、外部電極のめっき膜のうち上層のめっき膜の金属、およびはんだの金属が、第１および第２の金属端子の端子本体の金属には拡散していない場合は、同様に、第１および第２の金属端子と外部電極との接続部分の強度と、外部電極の強度を維持することができる。

【発明の効果】

【0011】

この発明によれば、電子部品本体に金属端子が取り付けられたセラミック電子部品において、そのセラミック電子部品を実装基板にリフロー処理により実装する際に、金属端子から電子部品本体が脱落することを防止しうるセラミック電子部品が得られる。

【0012】

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

【図面の簡単な説明】

【0013】

【図1】この発明にかかるセラミック電子部品の一例を示す外観斜視図である。

【図2】この発明にかかるセラミック電子部品の一例を示す側面図である。

【図3】この発明にかかるセラミック電子部品の一例を示す上面図である。

【図4】図３のＡ−Ａ線における断面を示す断面図解図である。

【図5】図２のＢ−Ｂ線における断面を示す断面図解図である。

【図6】この発明にかかるセラミック電子部品の断面を示すＳＥＭ画像である。

【図7】この発明にかかるセラミック電子部品の他の例を示す外観斜視図である。

【図8】セラミック電子部品を評価するための状態を示す図であり、（ａ）はセラミック電子部品に熱硬化型接着剤を塗布した図であり、（ｂ）はセラミック電子部品に荷重チップを取り付けた状態を示した図である。

【図9】従来の積層セラミックコンデンサを実装基板に実装した状態を示す図解図である。

【図10】図９に示す積層セラミックコンデンサの問題点を解決するために提案された従来の積層セラミックコンデンサを含むセラミック電子部品を示す外観斜視図である。

【発明を実施するための形態】

【0014】

（セラミック電子部品）
この発明にかかるセラミック電子部品の一実施の形態の一例について説明する。図１は、セラミック電子部品の一例を示す外観斜視図であり、図２は、この発明にかかるセラミック電子部品の一例を示す側面図であり、図３は、この発明にかかるセラミック電子部品の一例を示す上面図である。図４は、図３のＡ−Ａ線における断面を示す断面図解図を示し、図５は、図２のＢ−Ｂ線における断面図解図である。この実施の形態にかかる電子部品本体は、積層セラミックコンデンサを例として示す。

【0015】

この実施の形態にかかるセラミック電子部品１は、電子部品本体１０と第１および第２の金属端子１２，１３とにより構成される。電子部品本体１０と第１および第２の金属端子１２，１３とは、はんだ１４を介して接続される。また、電子部品本体１０は、セラミック素体１６（積層体）と、セラミック素体１６の表面に形成される第１および第２の外部電極１８ａ，１８ｂとから構成される。

【0016】

セラミック素体１６は、複数の積層されたセラミック層２０ａ，２０ｂから構成される。そして、セラミック素体１６は、直方体状に形成され、長さ方向および幅方向に沿って延びる第１主面２２ａおよび第２主面２２ｂと、長さ方向および高さ方向に沿って延びる第１側面２４ａおよび第２側面２４ｂと、幅方向および高さ方向に沿って延びる第１端面２６ａおよび第２端面２６ｂとを有する。第１主面２２ａおよび第２主面２２ｂは、セラミック電子部品１が実装される面と平行な面をさす。なお、セラミック素体１６は、角部２８および稜部３０に丸みがつけられていることが好ましい。

【0017】

セラミック層２０ａ，２０ｂとしては、たとえば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃などの主成分からなる誘電体セラミックが用いられる。また、これらの主成分にＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を添加したものを用いてもよい。そのほか、セラミック層２０ａ，２０ｂとしては、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミック、あるいは、磁性体セラミックなどが用いられる。セラミック層２０ａ，２０ｂの厚みは０．５μｍ以上１０μｍ以下であることが好ましい。

【0018】

なお、この実施の形態にかかるセラミック素体１６については、誘電体セラミックを用いるので、コンデンサとして機能する。

【0019】

セラミック素体１６は、複数のセラミック層２０ａおよびセラミック層２０ｂに挟まれるように複数の第１の内部電極３２ａおよび第２の内部電極３２ｂを有する。第１および第２の内部電極３２ａ，３２ｂは、セラミック層２０ａ，２０ｂを挟んで対向しており、対向部分により電気特性（例えば、静電容量など）が発生する。なお、複数のセラミック層２０ａおよびセラミック層２０ｂに挟まれるように複数の第１の内部電極３２ａおよび第２の内部電極３２ｂは、実装面に対して平行になるように配置されていてもよく、垂直になるように配置されていてもよい。第１および第２の内部電極３２ａ，３２ｂの材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。第１および第２の内部電極３２ａ，３２ｂの厚みは、０．３μｍ以上２．０μｍ以下である。なお、電子部品本体１０が積層タイプでない場合には、第１および第２の内部電極３２ａ，３２ｂは形成されない。

【0020】

第１の内部電極３２ａは、対向部３４ａと引出し部３６ａとを有する。対向部３４ａは、第２の内部電極３２ｂと対向する。引出し部３６ａは、対向部３４ａからセラミック素体１６の第１端面２６ａに引出される。そして、第１の内部電極３２ａの引出し部３６ａの端部がセラミック素体１６の第１端面２６ａに延びて露出するように形成される。

【0021】

また、第２の内部電極３２ｂは、第１の内部電極３２ａと同様に、第１の内部電極３２ａと対向する対向部３４ｂと、対向部３４ｂからセラミック素体１６の第２端面２６ｂに引出された引出し部３６ｂとを有する。第２の内部電極３２ｂの引出し部３６ｂの端部がセラミック素体１６の第２端面２６ｂに延びて露出するように形成される。

【0022】

セラミック素体１６の第１端面２６ａには、第１の外部電極１８ａが第１の内部電極３２ａに電気的に接続され、第１端面２６ａ及び第１の内部電極３２ａを覆うように形成される。同様に、セラミック素体１６の第２端面２６ｂには、第２の外部電極１８ｂが第２の内部電極３２ｂに電気的に接続され、第２端面２６ｂ及び第２の内部電極３２ｂを覆うように形成される。

【0023】

第１の外部電極１８ａは、下地層３８ａと下地層３８ａの表面に形成されるめっき層４０ａとを有する。また、第２の外部電極１８ｂは、下地層３８ｂと下地層３８ｂの表面に形成されるめっき層４０ｂとを有する。

【0024】

下地層３８ａ，３８ｂの材料には、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を用いることができる。このうち、例えば、Ｃｕ、Ｎｉ等の卑金属を用いることが好ましい。下地層３８ａ，３８ｂは、第１および第２の内部電極３２ａ，３２ｂと同時焼成したコファイアによるものでもよく、導電性ペーストを塗布して焼き付けたポストファイアによるものでもよい。また、直接めっきにより形成されていてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されていてもよい。下地層３８ａ，３８ｂの厚みは、最も厚い部分において、１０μｍ以上５０μｍ以下であることが好ましい。

【0025】

一方、めっき層４０ａ，４０ｂは、２以上のめっき膜を有し、たとえば、下層めっき膜４２ａ，４２ｂと上層めっき膜４４ａ，４４ｂとを有する。

【0026】

下層めっき膜４２ａ，４２ｂは、下地層３８ａ，３８ｂの上に形成されており、上層めっき４４ａ，４４ｂは、下層めっき膜４２ａ，４２ｂの上に形成されている。下層めっき膜４２ａ，４２ｂの材料は、Ｎｉめっきが用いられる。Ｎｉめっきを形成することにより、はんだ食われを防止することができ、バリア層として機能する。上層めっき膜４４ａ，４４ｂの材料は、Ｓｎめっきが用いられる。Ｓｎめっきを形成することにより、はんだ濡れ性を向上することが可能になり、第１および第２の金属端子１２，１３との接合性が向上する。下層めっき膜４２ａ，４２ｂおよび上層めっき膜４４ａ，４４ｂのそれぞれの厚みは、１μｍ以上１０μｍ以下であることが好ましい。なお、上層めっき膜４４ａ，４４ｂは、必ずしも形成されていなくてもよい。

【0027】

第１および第２の金属端子１２，１３は、セラミック電子部品１を実装基板に実装するために設けられる。第１および第２の金属端子１２，１３には、例えば、板状のリードフレームが用いられる。この板状のリードフレームにより形成される第１の金属端子１２は、第１の外部電極１８ａと接続される第１主面４８、第１主面４８と対向する第２主面５０および第１主面４８と第２主面５０との間の厚みを形成する周囲面５２を有する。また、この板状のリードフレームにより形成される第２の金属端子１３は、第２の外部電極１８ｂと接続される第１主面４８、第１主面４８と対向する第２主面５０および第１主面４８と第２主面５０との間の厚みを形成する周囲面５２を有する。そして、この板状のリードフレームにより形成される第１および第２の金属端子１２，１３は、断面の形状がＬ字形状に形成されている。このように、第１および第２の金属端子１２，１３の断面の形状がＬ字形状に形成されると、セラミック電子部品１を実装基板に実装したとき、実装基板のたわみに対する耐性を向上させることができる。

【0028】

第１および第２の金属端子１２，１３は、たとえば、矩形板状の端子接合部５４と、端子接合部５４から実装面方向に延びる延長部５６と、延長部５６から第１端面２６ａおよび第２端面２６ｂを結んだ方向に延びる実装部５８により構成される。

【0029】

第１の金属端子１２の端子接合部５４は、電子部品本体１０の第１端面２６ａ側に位置して接続される部分である。また、第２の金属端子１３の端子接合部５４は、電子部品本体１０の第２端面２６ｂ側に位置して接続される部分である。第１の金属端子１２の端子接合部５４は、たとえば電子部品本体１０の第１の外部電極１８ａの幅と同等の大きさの矩形板状に形成され、第１の金属端子１２の第１主面４８側が第１の外部電極１８ａにはんだ１４で接続される。また、第２の金属端子１３の端子接合部５４は、たとえば電子部品本体１０の第２の外部電極１８ｂの幅と同等の大きさの矩形板状に形成され、第２の金属端子１３の第１主面４８側が第２の外部電極１８ｂにはんだ１４で接続される。

【0030】

第１および第２の金属端子１２，１３の延長部５６は、電子部品本体１０を実装する実装基板から浮かせるために設けられ、実装基板に接するまでの部分である。第１および第２の金属端子１２，１３の延長部５６は、たとえば、長方形板状をしており、端子接合部５４から実装面方向にセラミック素体１６の第２主面２２ｂと直交する高さ方向に延び、端子接合部５４と一平面状に形成されている。

【0031】

第１の金属端子１２の実装部５８は、第１の金属端子１２の延長部５６の端部から第２主面２２ｂに平行する長さ方向に延びて、実装基板に接するように折り曲げられて形成される。なお、実装部５８の折り曲げられる方向は、電子部品本体１０側に曲げられている。また、第２の金属端子１３の実装部５８は、第２の金属端子１３の延長部５６の端部から第２主面２２ｂに平行する長さ方向に延びて、実装基板に接するように折り曲げられて形成される。なお、実装部５８の折り曲げられる方向は、電子部品本体１０側に曲げられている。

【0032】

第１および第２の金属端子１２，１３の実装部５８の長さは、セラミック素体１６の第２主面２２ｂ（実装面側）に形成される第１および第２の外部電極１８ａ，１８ｂの長さ方向の長さよりも長く形成されていてもよい。これによって、セラミック電子部品１を実装する際において、セラミック電子部品１を下方からカメラで画像認識して部品の位置を検出する場合、電子部品本体１０の第１および第２の外部電極１８ａ，１８ｂを第１および第２の金属端子１２，１３として誤認識することを防止することができ、検出ミスを防止することができる。

【0033】

第１および第２の金属端子１２，１３の実装部５８の長さは、第１および第２の金属端子１２，１３の延長部５６の長さよりも長く形成されていてもよい。また、第１および第２の金属端子１２，１３の延長部５６と第１および第２の金属端子１２，１３の実装部５８とが交わる角部は、丸みがつけられていてもよい。

【0034】

第１および第２の金属端子１２，１３は、端子本体６０と端子本体６０の表面に形成されるめっき膜６２とを有する。

【0035】

端子本体６０は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。端子本体６０は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。具体的には、たとえば、端子本体６０の母材の金属をＦｅ−４２Ｎｉ合金やＦｅ−１８Ｃｒ合金とするのが好ましい。端子本体６０の厚みは、０．０５ｍｍ以上０．５ｍｍ以下程度であることが好ましい。端子本体６０を、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、第１および第２の外部電極１８ａ，１８ｂの耐熱性を向上させることができる。

【0036】

一方、めっき膜６２は、２以上のめっき膜を有し、たとえば、下層めっき膜６４と上層めっき膜６６とを有する。

【0037】

下層めっき膜６４は、端子本体６０の上に形成されており、上層めっき膜６６は、下層めっき膜６４の上に形成されている。下層めっき膜６４は、Ｎｉめっきからなる。下層めっき膜６４の厚みは０．２μｍ以上５．０μｍ以下程度であることが好ましい。

【0038】

上層めっき膜６６は、Ｓｎめっきからなる。上層めっき膜６６をＳｎまたはＳｎを主成分として含む合金により形成することにより、第１および第２の金属端子１２，１３と第１および第２の外部電極１８ａ，１８ｂとのはんだ付き性を向上させることができる。上層めっき膜６６の厚みは、１．０μｍ以上５．０μｍ以下程度であることが好ましい。なお、上層めっき膜６６は、必ずしも形成されていなくてもよい。

【0039】

はんだ１４は、第１の外部電極１８ａと第１の金属端子１２の端子接合部５４とを接合するために用いられる。また、はんだ１４は、第２の外部電極１８ｂと第２の金属端子１３の端子接合部５４とを接続するために用いられる。はんだ１４には、Ｓｎを主成分とするはんだが用いられ、たとえば、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｂｉ系などのＬＦはんだを用いることができる。特に、Ｓｎ−Ｓｂ系のはんだの場合は、Ｓｂの含有率が５％以上１５％以下程度であることが好ましい。

【0040】

上述したように、第１および第２の外部電極１８ａ，１８ｂは、はんだ１４によって、第１および第２の金属端子１２，１３が接続されている。そして、第１および第２の外部電極１８ａ，１８ｂの端面側の中央部における第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３との接合界面の一部には、第１および第２の外部電極１８ａ，１８ｂ側の下層めっき膜４２ａ，４２ｂおよび上層めっき膜４４ａ，４４ｂ、はんだ１４、ならびに第１および第２の金属端子１２，１３側の下層めっき膜６４および上層めっき膜６６による、Ｎｉ−Ｓｎを含む合金層４６が配置されている。

【0041】

具体的には、図４、図５に示すように、第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３、はんだ１４からなる接合部の中央部にのみに、第１および第２の外部電極１８ａ，１８ｂ側の下層めっき膜４２ａ，４２ｂおよび上層めっき膜４４ａ，４４ｂ、はんだ１４、ならびに第１および第２の金属端子１２，１３側の下層めっき膜６４および上層めっき膜６６による、Ｎｉ−Ｓｎを含む合金層４６が配置されている。なお、合金層４６の周囲には、はんだ１４が配置される。この合金層４６は、第１および第２の金属端子１２，１３を第１および第２の外部電極１８ａ，１８ｂに接合する際にはんだコテあるいはヒーター治具を押圧しながら加熱される部分に形成される。

【0042】

なお、接合界面とは、第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３とがはんだ１４により接合される接合面をさす。また、合金層４６とは、エネルギー分散型Ｘ線分析（ＥＤＸ分析）において、第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３との接合界面にＮｉとＳｎの双方が検出され得るものである。

【0043】

Ｎｉ−Ｓｎを含む合金層４６におけるＮｉの比率は１３％以上であることが好ましい。これにより、より効果的に電子部品本体１０に第１および第２の金属端子１２，１３が取り付けられたセラミック電子部品１において、そのセラミック電子部品１を実装基板にリフロー処理により実装する際に、第１および第２の金属端子１２，１３から電子部品本体１０が脱落することを防止しうるセラミック電子部品１が得られる。

【0044】

また、合金層４６におけるＮｉの比率の測定方法は、以下のように測定することができる。
まず、セラミック電子部品１の側面に沿って、セラミック電子部品１の中央（セラミック電子部品１の幅方向における長さの１／２）まで断面研磨し、断面を露出させる。続いて、走査型電子顕微鏡（ＳＥＭ）に付帯されたエネルギー分散型Ｘ線分析（ＥＤＸ分析）を用いて、露出させた断面における第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３との接合界面の中央部において、Ｃｒ、Ｆｅ、Ｎｉ、Ｃｕ、Ｓｎの元素の定量分析を行い、Ｎｉ／（Ｎｉ＋Ｓｎ）によりＮｉの比率を算出する。

【0045】

図６は、この発明にかかるセラミック電子部品の断面を示すＳＥＭ画像である。図６に示すように、第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３との接合界面には、第１および第２の外部電極１８ａ，１８ｂ側の下層めっき膜４２ａ，４２ｂおよび上層めっき膜４４ａ，４４ｂ、はんだ１４、ならびに第１および第２の金属端子１２，１３側の下層めっき膜６４および上層めっき膜６６による、Ｎｉ−Ｓｎを含む合金層４６が配置されている。

【0046】

合金層４６の厚みは、０．２μｍ以上４．０μｍ以下が好ましい。これにより、リフロー処理時におけるチップの脱落を防止することができる。なお、合金層４６を４．０μｍよりも厚く形成する場合は、加熱時の総熱量が大きくなるため、第１および第２の金属端子１２，１３の実装部５８まで熱が伝わり、大気中の高温放置になることから、第１および第２の金属端子１２，１３表面のめっき膜６２が劣化し、実装基板にセラミック電子部品１の実装時のはんだ付性が困難になる場合がある。

【0047】

また、第１および第２の金属端子１２，１３の端子本体６０の材料の金属および第１および第２の外部電極１８ａ，１８ｂの下地層３８ａ，３８ｂの金属は合金層４６には拡散していないことが好ましい。すなわち、端子本体６０の金属および第１および第２の外部電極１８ａ，１８ｂの下地層３８ａ，３８ｂの金属を合金層４６に拡散させるためには、非常に大きな総熱量が必要となり、過剰な拡散は、第１および第２の外部電極１８ａ，１８ｂに微小なボイドやクラックが生成する危険性がある。特に、第１および第２の外部電極１８ａ，１８ｂの下地層３８ａ，３８ｂの主成分がＣｕであり、はんだ１４の主成分がＳｎの場合、Ｃｕが必要以上にＳｎに拡散（溶け込む）ことで、一般的には銅食われという不具合を起こす危険性が高まる。よって、本発明では、第１および第２の金属端子１２，１３の端子本体６０の材料の金属および第１および第２の外部電極１８ａ，１８ｂの下地層３８ａ，３８ｂの金属を合金層４６に拡散させることなく、接合部分の強度と第１および第２の外部電極１８ａ，１８ｂの強度の両立を図っている。また、同様に、第１および第２の金属端子１２，１３の上層めっき膜６６、第１および第２の外部電極１８ａ，１８ｂの上層めっき膜４４ａ，４４ｂ、およびはんだ１４の金属は、第１および第２の金属端子１２，１３の端子本体６０の金属には拡散していないことが好ましい。

【0048】

（セラミック電子部品の製造方法）
次に、以上の構成からなるセラミック電子部品の製造方法の一実施の形態について、セラミック電子部品１を例にして説明する。

【0049】

まず、セラミックグリーンシート、第１および第２の内部電極３２ａ，３２ｂを形成するための内部電極用導電性ペーストおよび第１および第２の外部電極１８ａ，１８ｂを形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペーストおよび外部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

【0050】

そして、セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、セラミックグリーンシートには、内部電極のパターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷法などの公知の方法により印刷することができる。

【0051】

次に、内部電極パターンが印刷されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。必要に応じて、このマザー積層体は、静水圧プレスなどの手段により積層方向に圧着させてもよい。

【0052】

その後、マザー積層体が所定の形状寸法に切断され、生のセラミック積層体が切り出される。このとき、バレル研磨などにより積層体の角部や稜部に丸みをつけてもよい。続いて、切り出された生のセラミック積層体が焼成され、積層体であるセラミック素体が生成される。なお、生のセラミック積層体の焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。

【0053】

次に、焼成後のセラミック素体１６の両端面に外部電極用導電性ペーストを、たとえばディップ工法等によって塗布し、焼き付け、第１および第２の外部電極１８ａ，１８ｂの下地層３８ａ，３８ｂが形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。下地層３８ａ，３８ｂの表面にめっき層４０ａ，４０ｂが形成される。めっき層４０ａ，４０ｂは、下地層３８ａ，３８ｂの表面に形成される。めっき層４０ａ，４０ｂは、２層に形成されており、下地層３８ａ，３８ｂの表面に下層めっき膜４２ａ，４２ｂが形成され、下層めっき膜４２ａ，４２ｂの表面に上層めっき膜４４ａ，４４ｂが形成され、電子部品本体１０が得られる。

【0054】

なお、外部電極用導電性ペーストの焼成および生のセラミック積層体の焼成は、たとえば、大気中、Ｎ₂雰囲気中、水蒸気＋Ｎ₂雰囲気中などにおいて行われる。また、ディップ工法とは、外部電極用導電性ペースト中にセラミック素体を浸漬させることにより、そのセラミック素体に外部電極を形成する塗布方法のことである。

【0055】

続いて、本発明にかかるセラミック電子部品の製造方法における金属端子の取り付け工程について、説明する。
まず、所望の第１および第２の金属端子１２，１３が準備される。この第１および第２の金属端子１２，１３は、第１および第２の金属端子１２，１３の端子本体６０の表面に、下層めっき膜６４としてＮｉめっき膜、上層めっき膜６６としてＳｎめっき膜が形成されている。

【0056】

次に、電子部品本体１０の第１および第２の外部電極１８ａ，１８ｂの端面にはんだ１４が塗布される。

【0057】

その後、はんだ１４が塗布された第１および第２の外部電極１８ａ，１８ｂに第１および第２の金属端子１２，１３の第１主面４８を当接させ、はんだコテ（あるいはヒーター治具）を押圧しながら加熱することで、第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３とを、はんだ１４を介して仮固定する。加熱温度は、２５０℃〜５００℃が好ましい。

【0058】

そうすると、第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３との接合界面の一部には、第１および第２の外部電極１８ａ，１８ｂ側の下層めっき膜４２ａ，４２ｂおよび上層めっき膜４４ａ，４４ｂ、はんだ１４、ならびに第１および第２の金属端子１２，１３側の下層めっき膜６４および上層めっき膜６６による、Ｎｉ−Ｓｎを含む合金層４６が形成される。この合金層４６は、第１および第２の金属端子１２，１３を第１および第２の外部電極１８ａ，１８ｂに取り付ける際にはんだコテあるいはヒーター治具を押圧しながら加熱される部分に形成される。

【0059】

続いて、仮固定された電子部品本体１０は、リフロー処理されることにより、第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３とが接合され、本固定される。

【0060】

上述のようにして、図１に示すセラミック電子部品１が得られる。

【0061】

なお、上述したように、仮固定の工程において、第１および第２の金属端子１２，１３を外部電極１８ａ，１８ｂに接合する際に、はんだコテ等を押圧しながら加熱（熱圧着）することで、第１および第２の金属端子１２，１３と外部電極１８ａ，１８ｂとの接合界面において部分的に高融点の合金層４６が形成されるが、この熱圧着による仮固定の工程の後に実施される本固定の工程におけるリフロー処理時にも十分な熱が与えられていることから、この領域はＮｉ−Ｓｎを含む合金層４６が生成しており、Ｓｎ単独層は存在しない。つまり、第１および第２の金属端子１２，１３と外部電極１８ａ，１８ｂとを熱圧着により接合して仮固定し、リフロー処理により本固定することにより、はんだ１４の主成分として含まれるＳｎは、Ｎｉと反応して合金層４６を生成し、その結果、Ｓｎ単独層が存在しない領域が形成される。また、合金層４６が形成されている部分においては、はんだ１４は実質的に存在せず、合金層４６が存在している。

【0062】

この実施の形態にかかるセラミック電子部品１によれば、第１および第２の外部電極１８ａ，１８ｂの端面側の中央部における第１および第２の外部電極１８ａ，１８ｂと第１および第２の金属端子１２，１３との接合界面には、第１および第２の外部電極１８ａ，１８ｂ側の下層めっき膜４２ａ，４２ｂおよび上層めっき膜４４ａ，４４ｂ、はんだ１４、ならびに第１および第２の金属端子１２，１３側の下層めっき膜６４および上層めっき膜６６による、Ｎｉ−Ｓｎを含む合金層４６が配置されるので、第１および第２の金属端子１２，１３と第１および第２の外部電極１８ａ，１８ｂとの接合強度を保つことが可能になる。高融点であるＮｉ−Ｓｎを含む合金層４６が形成されることで、低融点金属のＳｎ単独層が存在しない領域が形成される。なお、合金層４６が形成される部分においては、はんだ１４は実質的に存在せず、合金層４６が存在している。したがって、局所的（端面側の中央部）ではあるが、高融点の合金層４６による接合部分が存在することで、基板実装におけるリフロー処理時においても電子部品本体１０が第１および第２の金属端子１２，１３から脱落することを防止することが可能になる。

【0063】

次に、この発明にかかるセラミック電子部品の他の実施の形態の一例について説明する。
図７は、この発明にかかるセラミック電子部品の他の例を示す外観斜視図である。なお、図７において、図１に示したセラミック電子部品１と同一の部分には、同一の符号を付し、その説明を省略する。

【0064】

図７に示す実施の形態にかかるセラミック電子部品１では、第１および第２の金属端子１２，１３の延長部５６および実装部５８の周囲面５２においてめっき膜が除去されているめっき除去部６８が形成されている。このめっき除去部６８は、端子本体６０の表面が露出している部分である。

【0065】

このように、第１および第２の金属端子１２，１３の延長部５６および実装部５８における周囲面５２においてめっき膜が除去されためっき除去部６８が形成されることで、前述したように、端子本体６０の表面が露出しているので、セラミック電子部品１を実装基板に実装用はんだにより実装する際に、実装用はんだの第１および第２の金属端子１２，１３への濡れ上がりを抑制することが可能となる。そのため、電子部品本体１０と第１および第２の金属端子１２，１３との間（浮き部分）に実装用はんだが濡れ上がることを抑制することができ、浮き部分に実装用はんだが充填されることを防止することができる。よって、浮き部分の空間を十分に確保することができるため、金属端子の弾性的変形を妨げることなく、実装基板への振動の伝達を抑制することができ、より安定してセラミック電子部品の鳴き抑制を発揮することが可能になる。
なお、第１および第２の金属端子１２，１３の端子接合部５４の周囲面５２において、めっき除去部６８が形成されていると、さらに、実装用はんだの第１および第２の金属端子１２，１３への濡れ上がりを抑制することが可能となることから、電子部品本体１０と第１および第２の金属端子１２，１３のとの間の浮き部分に実装用はんだが濡れ上がることを、より抑制することができる。

【0066】

（実験例）
次に上述の方法により得られたセラミック電子部品を用いて部品を実装基板に実装する際のリフロー処理時において、金属端子からの電子部品本体の脱落、もしくは、ずれや回転が生じないかを確認した。今回の実験では、リフロー耐熱性の余裕度を把握するために、荷重を与えた状態（重りとなる部品を載せた状態）でリフロー処理を行い、電子部品本体と金属端子との接合部分のずれを調査した。具体的には、本発明のセラミック電子部品の上面に熱硬化型接着剤を用いて荷重となる荷重チップ（本実験においては５７５０サイズのチップ）を接着し、その状態で実装基板にリフロー処理により基板実装を行い、リフロー処理の前後における電子部品本体の挙動を観察した。

【0067】

（セラミック電子部品の評価）
まず、評価実験を行うために、実施例として、上述したセラミック電子部品の製造方法にしたがって、以下に示すようなセラミック電子部品を作製した。

【0068】

実験に用いたセラミック電子部品
セラミック電子部品のサイズ（設計値）：Ｌ×Ｗ×Ｔ＝２．０ｍｍ×１．２５ｍｍ×１．２５ｍｍ
金属端子の端子本体の材料：ＳＵＳ４３０（フェライト系ステンレス）
金属端子のめっき膜：下層めっき膜をＮｉめっき膜とし、上層めっき膜をＳｎめっき膜とした。厚みは、Ｎｉめっき膜が１．５μｍ、Ｓｎめっき膜が２．５μｍとした（設計値）。
金属端子の延長部の長さ（電子部品本体の浮かし量）：０．５ｍｍ

【0069】

また、比較例として、はんだコテによる熱圧着（仮固定の工程）を行なわずにリフロー処理のみで電子部品本体と金属端子とを接合したセラミック電子部品を準備した。
実施例および比較例の各評価数量は、それぞれ５個ずつとした。

【0070】

比較例の５つのサンプルは、はんだコテによる熱圧着（仮固定の工程）を行っていないため、そもそも合金層を有しておらず、実施例の５つのサンプルは、はんだコテによる熱圧着（仮固定の工程）を行っているため、外部電極と金属端子との接合界面における中央部にＮｉ−Ｓｎを含む合金層が形成されている。

【0071】

なお、実施例の５つのサンプルにおいて、それぞれの合金層におけるＮｉの比率は、サンプル１が１３％、サンプル２が２０％、サンプル３が２７％、サンプル４が３５％、サンプル５が３８％のものを準備した。また、Ｎｉ−Ｓｎを含む合金層の直径はそれぞれ約３００μｍとした。

【0072】

また、合金層におけるＮｉの比率の測定方法は、以下のように測定した。
実施例の各サンプルの側面に沿って、各サンプルの中央（サンプルの幅方向における長さの１／２）まで断面研磨し断面を露出させた。続いて、走査型電子顕微鏡（ＳＥＭ）に付帯されたエネルギー分散型Ｘ線（ＥＤＸ分析）分析装置を用いて、露出させた断面における外部電極と金属端子との接合界面の中央部において、Ｃｒ、Ｆｅ、Ｎｉ、Ｃｕ、Ｓｎの元素の定量分析を行い、Ｎｉ／（Ｎｉ＋Ｓｎ）により、Ｎｉの比率を算出した。

【0073】

（評価方法）
図８は、セラミック電子部品を評価するための状態を示す図であり、（ａ）はセラミック電子部品に熱硬化型接着剤を塗布した図であり、（ｂ）はセラミック電子部品に荷重チップを取り付けた状態を示した図である。また、評価のための各条件は、以下の通りとした。
荷重チップ固定方法：熱硬化型接着剤により荷重チップ７２を取り付けた。熱硬化型接着剤の塗布位置は、セラミック電子部品１のセラミック素体における第１主面側の中央付近とした（図８（ａ）を参照）。
荷重チップ：５７５０チップ（Ｌ×Ｗ×Ｔ＝５．７ｍｍ×５．０ｍｍ×１．８ｍｍ）、２６５ｍｇ （実験に用いたセラミック電子部品の２３倍の重さ）。
荷重チップの取り付け状態：荷重チップ７２を熱硬化型接着剤により、セラミック電子部品１のセラミック素体における第１主面側の中央付近に取り付けた（図８（ｂ）を参照）。
リフロー処理の条件：最高温度２７０℃／大気雰囲気

【0074】

評価実験の結果、本発明の実施例におけるセラミック電子部品では、実験を行った５個のいずれについても、電子部品本体は金属端子から脱落しなかった。一方、比較例のセラミック電子部品では、実験を行った５個のうち１個について、外部電極と金属端子との接合部分にずれが発生したため、電子部品本体の回転（すなわち、電子部品本体の脱落）が生じた。この評価実験の結果から、電子部品本体にはんだを介して金属端子を接合する場合、熱圧着をして接合することで、外部電極と金属端子との接合界面に部分的に高融点の合金層が形成されることから、リフロー耐熱度の余裕度が向上することが確認できた。

【0075】

なお、上述の実施の形態におけるセラミック電子部品１において、電子部品本体に含まれるセラミック素体は、誘電体セラミックを用いるので、コンデンサとして機能しているが、これに限られるものではなく、圧電体セラミックを用いた場合は圧電部品として機能し、半導体セラミックを用いた場合はサーミスタとして機能し、磁性体セラミックを用いた場合は、インダクタとして機能する。また、インダクタとして機能する場合は、内部電極は、コイル状の導体となる。

【0076】

また、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。さらに、積層セラミックコンデンサのセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。

【符号の説明】

【0077】

１ セラミック電子部品
１０ 電子部品本体
１２ 第１の金属端子
１３ 第２の金属端子
１４ はんだ
１６ セラミック素体
１８ａ 第１の外部電極
１８ｂ 第２の外部電極
２０ａ、２０ｂ セラミック層
２２ａ 第１主面
２２ｂ 第２主面
２４ａ 第１側面
２４ｂ 第２側面
２６ａ 第１端面
２６ｂ 第２端面
２８ 角部
３０ 稜部
３２ａ 第１の内部電極
３２ｂ 第２の内部電極
３４ａ、３４ｂ 対向部
３６ａ、３６ｂ 引出し部
３８ａ、３８ｂ 下地層
４０ａ、４０ｂ めっき層
４２ａ、４２ｂ 下層めっき膜
４４ａ、４４ｂ 上層めっき膜
４６ 合金層
４８ 第１主面
５０ 第２主面
５２ 周囲面
５４ 端子接合部
５６ 延長部
５８ 実装部
６０ 端子本体
６２ めっき膜
６４ 下層めっき膜
６６ 上層めっき膜
６８ めっき除去部
７０ 熱硬化型接着剤
７２ 荷重チップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】