特許第6204474号(P6204474)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本テキサス・インスツルメンツ株式会社の特許一覧
特許6204474入力電力及び電流測定のシステム及び方法
<>
  • 特許6204474-入力電力及び電流測定のシステム及び方法 図000028
  • 特許6204474-入力電力及び電流測定のシステム及び方法 図000029
  • 特許6204474-入力電力及び電流測定のシステム及び方法 図000030
  • 特許6204474-入力電力及び電流測定のシステム及び方法 図000031
  • 特許6204474-入力電力及び電流測定のシステム及び方法 図000032
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6204474
(24)【登録日】2017年9月8日
(45)【発行日】2017年9月27日
(54)【発明の名称】入力電力及び電流測定のシステム及び方法
(51)【国際特許分類】
   H02M 7/12 20060101AFI20170914BHJP
【FI】
   H02M7/12 Q
【請求項の数】20
【全頁数】14
(21)【出願番号】特願2015-528595(P2015-528595)
(86)(22)【出願日】2013年8月20日
(65)【公表番号】特表2015-527044(P2015-527044A)
(43)【公表日】2015年9月10日
(86)【国際出願番号】US2013055813
(87)【国際公開番号】WO2014031653
(87)【国際公開日】20140227
【審査請求日】2016年8月17日
(31)【優先権主張番号】13/915,777
(32)【優先日】2013年6月12日
(33)【優先権主張国】US
(31)【優先権主張番号】61/691,153
(32)【優先日】2012年8月20日
(33)【優先権主張国】US
(73)【特許権者】
【識別番号】390020248
【氏名又は名称】日本テキサス・インスツルメンツ株式会社
(73)【特許権者】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【上記1名の代理人】
【識別番号】100098497
【弁理士】
【氏名又は名称】片寄 恭三
(72)【発明者】
【氏名】ボーション スン
【審査官】 柳下 勝幸
(56)【参考文献】
【文献】 特表2004−509587(JP,A)
【文献】 特開平08−262073(JP,A)
【文献】 特開2006−172883(JP,A)
【文献】 米国特許第05687070(US,A)
【文献】 特開平10−105261(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 7/00 − 7/98
(57)【特許請求の範囲】
【請求項1】
入力電力及び電流を決定する方法であって、
PFC制御デバイスの入力で力率改善回路(PFC:power factor correction)入力電流を決定すること、
PFC制御デバイスの入力でPFC入力電圧を決定すること、
前記PFC入力電圧及び前記PFC入力電流が実質的に同時にサンプリングされるように、前記PFC入力電圧及び前記PFC入力電流を相関させること、
調節された入力電流を決定するため、電流検知回路における位相シフトを補償するように、前記決定されたPFC入力電流値を調節すること、
前記相関されたPFC入力電圧及び前記調節された入力電流を用いて前記入力電力を計算すること、及び
総入力電流を決定するため電磁干渉(EMI)フィルタにおける無効電流を補償するように、前記決定された入力電流を調節すること、
を含む、方法。
【請求項2】
請求項1に記載の方法であって、前記総入力電流が、EMI無効電流の二乗と前記決定された入力電流の二乗との合計の二乗根に実質的に等しく、前記EMI無効電流が、1/(2πfC)で除算された前記入力電圧に実質的に等しく、CがEMI静電容量値である、方法。
【請求項3】
請求項1に記載の方法であって、電流測定回路における演算増幅器における利得及びオフセットに対して、前記決定された入力電流をキャリブレートすることを更に含む、方法。
【請求項4】
請求項に3記載の方法であって、前記キャリブレートすることが、多くとも2つのキャリブレーションポイントを用いて成される、方法。
【請求項5】
請求項1に記載の方法であって、前記PFC入力電圧及び前記PFC入力電流を前記相関させることが、前記PFC入力電圧及び前記PFC入力電流を実質的に同時にサンプリングするためデュアルサンプルアンドホールド回路を用いることを含む、方法。
【請求項6】
請求項1に記載の方法であって、前記電流検知回路における位相シフトを補償することが、前記電流検知回路を介する前記電流検知信号の遅延を決定することを含む、方法。
【請求項7】
請求項1に記載の方法であって、前記入力電力を前記計算することが、
を計算することを含み、ここで、kが電圧検知利得であり、Cが電圧ADC変換出力(カウント)であり、mが電圧検知オフセットであり、kが電流検知利得であり、Cが電流ADC変換出力(カウント)であり、mが電流検知オフセットである、方法。
【請求項8】
入力電力及び電流測定のシステムであって、
力率改善回路(PFC:power factor correction)制御デバイスを含み、
前記PFC制御デバイスが、
複数のアナログデジタルコンバータ(ADC)入力とPWM出力であって、前記複数のADC入力のうち第1の少なくとも一つのADC入力が入力電圧を検知するために構成され、前記複数のADC入力のうち第2の少なくとも一つのADC入力が入力電流を検知するために構成され、前記PWM出力がPFC回路の出力電圧を制御するように構成される、前記複数のADC入力と前記PWM出力、
入力電圧を受信するように及び前記複数のADC入力の前記第1のADC入力の測定範囲に対して前記入力電圧の範囲を調節するように構成される入力電圧信号調整モジュール、及び
前記PFC制御回路の入力電流を検知するように、及び前記検知された入力電流を表す信号を、前記複数のADC入力の前記第2の少なくとも1つのADC入力の範囲内にフィットするよう調節するように構成される電流検知信号調整モジュールであって、前記PFC制御デバイスが、入力電流を決定するように、並びに、総入力電流を決定するため電磁フィルタにおける無効電流を補償するよう及び前記電流検知調整回路により導入された位相シフトを補償するよう、前記決定された入力電流を調節するように構成される、前記電流検知信号調整モジュール、
を含む、
システム。
【請求項9】
請求項8に記載のシステムであって、前記PFC制御デバイスが、前記総入力電流を、EMI無効電流の二乗と前記決定された入力電流の二乗との合計の二乗根に実質的に等しいとして決定し、前記EMI無効電流が、1/(2πfC)で除算された前記入力電圧に実質的に等しく、CがEMI静電容量値である、システム。
【請求項10】
請求項8に記載のシステムであって、前記PFC制御デバイスが、電流検知信号調整モジュールにおける演算増幅器における利得及びオフセットに対して、前記決定された入力電流をキャリブレートする、システム。
【請求項11】
請求項10に記載のシステムであって、前記PFC制御デバイスが、多くとも2つのキャリブレーションポイントを用いてキャリブレートする、システム。
【請求項12】
請求項8に記載のシステムであって、前記PFC制御回路が更に、前記入力電圧及び前記入力電流が実質的に同時にサンプリングされるように、前記入力電圧及び前記入力電流を相関させるように構成される、システム。
【請求項13】
請求項12に記載のシステムであって、前記入力電圧及び前記入力電流を前記相関させることが、前記入力電圧及び前記入力電流を実質的に同時にサンプリングするためデュアルサンプルアンドホールド回路を用いることを含む、システム。
【請求項14】
請求項8に記載のシステムであって、前記PFC制御デバイスが、前記電流検知信号調整モジュールを介する前記検知された入力電流信号の遅延を決定することにより、前記電流検知調整モジュールにより導入された位相シフトを補償する、システム。
【請求項15】
請求項9に記載のシステムであって、前記PFC制御デバイスが、前記入力電力を、
として計算し、ここで、kが電圧検知利得であり、Cが電圧ADC変換出力(カウント)であり、mが電圧検知オフセットであり、kが電流検知利得であり、Cが電流ADC変換出力(カウント)であり、mが電流検知オフセットである、システム。
【請求項16】
入力電力及び電流測定のシステムであって、
複数のアナログデジタルコンバータ(ADC)入力であって、前記複数のADC入力のうち第1の少なくとも一つのADC入力が入力電圧を検知するために構成され、前記複数のADC入力のうち第2の少なくとも一つのADC入力が入力電流を検知するために構成される、前記複数のADC入力、
入力電圧を受信するように及び前記複数のADC入力の前記第1のADC入力の測定範囲に対して前記入力電圧の範囲を調節するように構成される入力電圧信号調整モジュール、
入力電流を検知するように、及び前記検知された入力電流を表す信号を、前記複数のADC入力の前記第2の少なくとも1つのADC入力の範囲内にフィットするよう調節するように構成される電流検知信号調整モジュール、及び
入力電流を決定するように、並びに、総入力電流を決定するため電磁フィルタにおける無効電流を補償するよう及び前記電流検知調整回路により導入された位相シフトを補償するよう、前記決定された入力電流を調節するように構成されるPFC制御デバイス、
を含む、システム。
【請求項17】
請求項16に記載のシステムであって、前記PFC制御デバイスが、前記総入力電流を、EMI無効電流の二乗と前記決定された入力電流の二乗との合計の二乗根に実質的に等しいと決定し、前記EMI無効電流が1/(2πfC)で除算された前記入力電圧に実質的に等しく、ここで、CがEMI静電容量値である、システム。
【請求項18】
請求項16に記載のシステムであって、前記PFC制御デバイスが、前記電流検知信号調整モジュールにおける演算増幅器における利得及びオフセット誤差に対して前記決定された入力電流をキャリブレートする、システム。
【請求項19】
請求項16に記載のシステムであって、前記PFC制御回路が更に、前記入力電圧及び前記入力電流が実質的に同時にサンプリングされるように、前記入力電圧及び前記入力電流を相関するように構成される、システム。
【請求項20】
請求項16に記載のシステムであって、前記PFC制御デバイスが、前記入力電力を、
として計算し、ここで、kが電圧検知利得であり、Cが電圧ADC変換出力(カウント)であり、mが電圧検知オフセットであり、kが電流検知利得であり、Cが電流ADC変換出力(カウント)であり、mが電流検知オフセットである、システム。
【発明の詳細な説明】
【技術分野】
【0001】
本願は概して電子機器に関連し、更に特定して言えば、入力電力及び電流測定に関連する。
【背景技術】
【0002】
入力電力及びRMS電流(Irms)測定を含むリアルタイムエネルギー消費測定は、今日の「グリーンワールド」環境においてますます重要になってきている。これらの測定は、電力搬送を調節するため及びエネルギー使用を最適化するために用いられ得る。またこれらの測定は、オフピーク期間のエネルギー消費及び効率的なエネルギーリソース管理を促進する。従来、入力電力及び電流は、専用の電力メータリングチップにより測定されている。電力メータリングチップは、許容し得る結果を提供しているが、かなりのコストと設計労力を要する。そのため以前の解決策で解決されていないニーズがある。
【発明の概要】
【0003】
説明される例示の実施例は、入力電力及び電流測定のシステムを提供する。簡単に説明すると、アーキテクチャにおいて、システムの一つの例示の実施例は、特に、次のように実装され得る。即ち、力率改善回路(PFC:power factor correction)制御デバイスであって、このPFC制御デバイスは、複数のアナログデジタルコンバータ(ADC)入力と1つのPWM出力、入力電圧信号調整モジュール、及び電流検知信号調整モジュールを含む。複数のADC入力のうちの第1の少なくとも一つのADC入力は入力電圧を検知するために構成され、複数のADC入力のうちの第2の少なくとも一つのADC入力は入力電流を検知するために構成される。PWM出力は、PFC回路の出力電圧を制御するように構成される。入力電圧信号調整モジュールは、入力電圧を受信するように、及び複数のADC入力のうち第1のADC入力の測定範囲に対して入力電圧範囲を調節するように構成される。電流検知信号調整モジュールは、PFC制御回路の入力電流を検知するように、及び複数のADC入力のうちの第2の少なくとも1つのADC入力の測定範囲内にフィットするよう、検知された入力電流を表す信号を調節するように構成される。PFC制御デバイスは、総入力電流を決定するため電磁フィルタにおける無効電流を補償するように、及び電流検知調整回路により導入された位相シフトを補償するように、決定された入力電流を調節するように構成される。
【0004】
説明される実施例は更に、入力電力及び電流測定の方法を提供するものとして見ることもできる。この点で、このような方法の1つの実施例は、特に、下記工程により概して要約することができる。即ち、力率改善回路(PFC)入力電流をPFC制御デバイスの入力で決定する工程、PFC入力電圧をPFC制御デバイスの入力で決定する工程、PFC入力電圧及びPFC入力電流が実質的に同時にサンプリングされるようにPFC入力電圧及びPFC入力電流を相関させる工程、調節された入力電流を決定するため電流検知回路における位相シフトを補償するように、決定されたPFC入力電流値を調節する工程、相関されたPFC入力電圧及び調節された入力電流を用いて入力電力を計算する工程、及び総入力電流を決定するため電磁干渉(EMI)フィルタにおける無効電流を補償するように、決定された入力電流を調節する工程である。
【図面の簡単な説明】
【0005】
図1】入力電力及び電流測定のシステムの例示の実施例の回路図である。
【0006】
図2図1のEMIフィルタの簡略化した回路の例示の実施例の回路図である。
【0007】
図3図1の電流測定回路の例示の実施例の回路図である。
【0008】
図4図1の入力電圧検知回路の例示の実施例の回路図である。
【0009】
図5】入力電力及び電流測定の方法の例示の実施例のフローチャートである。
【発明を実施するための形態】
【0010】
本明細書において入力電力及び電流測定のシステム及び方法が開示される。入力電力及び電流測定は、例えば、電力コストを特定するためにサーバーにより用いられ得る。多くのサーバー電力回路において、任意の電気的負荷が、それに電力供給する電源に対するレジスタのように現れることを可能にするために力率改善回路(PFC)デバイスが用いられる。PFCは、(欧州、日本などにおけるように)政府により認可され得るか、又は公益法人からのガイドライン(米国におけるエネルギースターなど)であり得る。本明細書に開示するように、PFC制御デバイスは、力率改善回路のため及び入力電力及び電流測定のための両方として用いられ得る。
【0011】
電力供給制御回路のフロントエンド上のPFCデバイスは、交流(AC)入力信号を収集し、この電流信号を電圧信号の位相に従うように調節する。電圧信号は概して正弦波であり、そのため電流信号は、正弦波信号を備え、同相である電圧信号に従うように調節される。PFCを制御するため、入力電流が適切に調節され得るように、入力電圧及び入力電流が測定される。
【0012】
入力電力を決定するため、入力電圧及び入力電流が決定される。これらの測定は、例えば、電流センサ及び電圧センサを用いて実行され得る。本明細書に開示する入力電力及び電流測定のシステム及び方法の例示の一実施例において、電流は、電磁干渉(EMI)フィルタ後に測定される。しかし、実際の入力電流は、EMIフィルタ後に測定されたEMIフィルタ無効電流及び電流を含む。EMIフィルタ無効電流を計算するために式が用いられ得る。EMIフィルタはこの計算のための単一のキャパシタとして簡略化され得る。入力電圧及びEMIフィルタの総静電容量が、EMIフィルタ無効電流を決定するために用いられ得る。
【0013】
図1は、例示のPFC制御デバイス(UCD3138)を用いる入力電力及び測定のシステムの例示の実施例である、回路100を提供する。回路100は、例示の従来のPFCアプリケーションを用いる。入力ライン及びニュートラル電圧はいずれも、調整ブロック140を介して検知され、続いて、個別のアナログデジタルコンバータ(ADC)入力によりサンプリングされる。これらの測定は、制御機能及びモニタリング機能両方のためファームウェアにより「整流され」得る。別のADCにより調整ブロック160を介して検知された出力電圧が、電圧ループ制御のために用いられ得る。電流信号は、電流シャントにより検知され得、信号調整ブロック150において増幅及びフィルタリングされ得、その後、電流ループ制御のため誤差ADC(EADC)に接続され得る。また、電流信号は更にフィルタリングされ得、入力電流測定のためADCに接続され得る。図1の例示の構成は、殆ど同じ既存のPFC回路を用い、ADC電流検知のための低域フィルタが付加されている。例示の実施例は、入力電力及び電流測定のためのコスト及び設計労力を著しく低減する。
【0014】
PFC制御デバイスのADCで検知された測定された電流は、総入力電流を表さない可能性がある。これは、EMI入力フィルタにおける静電容量の寄与が含まれないためである。測定された電流と実際の入力電流と間の差は高ライン及び軽負荷で増大し、正確な入力電流レポーティングのために含まれる可能性がある。
【0015】
図2は、簡略化したEMIフィルタ回路200を提供する。回路200では、インダクタが除かれ、総静電容量が単一のキャパシタCで置き換えられている。I_EMIはEMIキャパシタ210のRMS電流を表す。I_measureはPFC制御デバイス220により測定された入力RMS電流を表す。Iinは総入力RMS電流を表す。例示の実装において、このEMIフィルタの等価静電容量は3μFである。Vin=265V、AC周波数=65Hz、及びI_measure=0.25Aの軽負荷のケースを考える。この電力レベルで入力電流測定精度が0.05A未満であることが要求され得る。EMIフィルタにより生成される無効電流は下記により計算され得る。
【0016】
I_EMIは無効電流であり、測定された電流I_measureより90度進んでおり、従って下記となる。
【0017】
そのため、測定された入力電流と実際の総入力電流との間の差は0.41A−0.25A=0.16Aとなり、これは、この電力レベルで典型的に要求される精度0.05Aよりずっと大きい可能性がある。従って、EMIフィルタにより生成される無効電流は、レポートされる総入力電流に含まれ得る。
【0018】
図3は、電流フィードバック及び測定回路300を提供する。レジスタ320での電圧降下が増幅され及びフィルタリングされ、その出力「ISENSE_SHUNT」は、PFC入力電流レギュレーションのため電流ループに入り得る。「ISENSE_SHUNT」は、電圧スイングがEADCの測定範囲内にフィットするよう調節される。
【0019】
典型的な電流検知フィルタの高帯域幅に起因して、「ISENSE_SHUNT」は、入力電流測定精度に影響を与え得る高周波数リップルを有し得る。また、ADCはEADCより高い測定範囲を有し得る。例示の一実施例において高周波数リップルを除くため及びADC測定範囲をフルに利用するため、「ISENSE_SHUNT」を「IIN_SENSE」に変えるために、別のオペアンプ及び低域フィルタが用いられ得る。この信号調整の後、「IIN_SENSE」はスムーズな波形となり、ADC測定範囲に適合する。これはその後、ADCにより測定され得、ADCは、例えば12ビットADCであり得る。
【0020】
電流検知信号はその後、デジタル化されたADCカウントで測定及びレポートされ得る。実際の電流値をアンペアで得るため、ADCカウントはアンペアの電流に変換され得る。ADCカウントとアンペアとの間の関係は、回路から引き出され得る。しかし、この構成要素公差は、測定精度を許容不能とし得る。従って、デジタル化されたADCカウントとアンペアとの間の関係を決定するためキャリブレーションが実装され得る。
【0021】
このように提供される電流測定回路を仮定すると、常に下記となる。
i=k−m (3)
ここで、iは電流シャントを介する入力電流(mA)であり、kは電流検知利得であり、CはADC変換出力(カウント)であり、mは電流検知オフセットである。一定のDC入力では、平均電流値は瞬時値に等しく、そのため数式(3)がまだ有効である。
DC=k−m (4)
【0022】
数式(4)により、電流測定をキャリブレートするためにDCソースの利用が可能となる。例示の一実施例において、一定のDC電力がPFC入力に印加され、その後、25%負荷及び75%負荷が印加される。平均入力電流値は、これら2つの負荷値の各々でADC変換出力と比較される。
25%負荷:IDC1=ki1−m (5)
75%負荷:IDC2=ki2−m (6)
【0023】
電流検知利得k及びオフセットmは、下記のように(5)及び(6)から計算され得る。
【0024】
キャリブレートされたk及びmは、例えば、入力電力及び電流測定のため、PFC制御デバイスのデータフラッシュにストアされ得る。しかし、計算されたk及びmは、小数値であり得、また1未満であり得、PFC制御デバイスは固定小数点数的計算を用い得る。丸め誤差を低減するため及び計算における充分な精度を保つため、こういった小さな小数値は2で乗算され得、その後、最も近い整数に丸められ得る。例えば、PFCのための電流検知利得及びオフセットがk=1.59及びm=229.04として計算される場合、kは、2で乗算され得、407に丸められ得、mは2で乗算され得、229に丸められ得る。下記アイテムは、C言語でプログラムされるように定義され得る。
#define IIN_SLOPE (407)
#define IIN_SLOPE_SHIFT (8)
#define IIN_OFFSET (229)
#define IIN_OFFSET_SHIFT (0)
【0025】
入力電力及び電流が計算されるとき、k及びmを直接用いる代わりにk及びmが乗算される場合、その乗算を行うためにIIN_SLOPE及びIIN_OFFSETが用いられる。その結果は、IIN_SLOPE_SHIFT及びIIN_OFFSET_SHIFTだけ右にシフトされる。例えば、y=kx+mzを計算する代わりに、下記のように計算され得る。
【0026】
例示の一実施例において、電圧検知回路は、図4の回路400に提供されるような分圧器である。AC入力ライン電圧は、レジスタ410及び420によって小さく分圧され、ACニュートラル電圧は、レジスタ430及び440によって小さく分圧される。常に、下記となる。
v=k−m (9)
ここで、vは入力電圧(V)であり、kは電圧検知利得であり、CはADC変換出力(カウント)であり、mは電圧検知オフセットである。利得k及びオフセットmは、入力電流がキャリブレートされた方式と同様の方式でキャリブレートされ得る。しかし、回路の簡易性及びキャリブレーションのコスト節約に起因して、図式からk及びmを計算することで充分である場合がある。分圧器に用いられる抵抗の精度は、測定精度に影響を及ぼし得る。例示の一実施例において、例えば、0.1%公差などの低公差レジスタが、誤差及び先行するキャリブレーション工程を低減するために分圧器として用いられる。
【0027】
図4に示すように、入力電圧は分圧器により減衰される。減衰された信号は、ADC(例えば、12ビットADC)に向かい、デジタル信号に変換される。例示の実装においてADCの基準は2.5Vである。この場合下記となる。
上記からvを解くと下記になる。
従って下記となる。
【0028】
入力電流測定と同様に、電圧検知利得及びオフセットは、計算誤差を低減するため、2で乗算され得、その後、最も近い整数に丸められ得る。例えば、k=0.09623及びm=0の回路は、下記のようにC言語でプログラムされるように定義され得る。
#define VIN_SLOPE (197)
#define VIN_SLOPE_SHIFT (11)
#define VIN_OFFSET (0)
#define VIN_OFFSET_SHIFT (0)
電圧検知利得及びオフセットは下記となり得る。
=VIN_SLOPE>>VIN_SLOPE_SHIFT
=VIN_OFFSET>>VIN_OFFSET_SHIFT
【0029】
入力電力が計算されるとき、k及びmを直接用いる代わりに、乗算されたk及びmが用いられる場合、まずこの乗算を行うためにVIN_SLOPE及びVIN_OFFSETが用いられ、その結果は、VIN_SLOPE_SHIFT及びVIN_OFFSET_SHIFTだけ右にシフトされる。
【0030】
実際の入力電力は下記のように定義され得る。
個別のフォーマットでは下記となる。
【0031】
数式(15)は、実質的に同時にサンプリングされたVin及びIinを用いる。Vin及びIinは、2つの異なるADCチャネルによりデュアルサンプルアンドホールド機能でサンプリングされ得る。デュアルサンプルアンドホールド機能により、入力電力計算が正確となるようにこれら2つのチャネルが同時にサンプリングされることが可能となる。
【0032】
電流検知回路における低域フィルタに起因して、測定された電流信号は、遅延され、実際の電流とは位相が異なる。低域フィルタからのIIN_SENSE信号は、実際の電流信号からの位相遅延を有する。これを補償するためのシンプルな方式が、Vin検知信号を位相遅延の量だけ遅延させることである。遅延されたVin信号は、入力電力を計算するために用いられ得る。例えば、Vinが20μs毎に測定され、位相遅延が220μsである場合、Vin検知信号は、220/20即ち11倍遅延される。そのため遅延ポインタが下記のようにファームウェアで定義され得る。
iv.ipm_buff_delay=11
【0033】
例示の実装において、ADCサンプリングされたVin信号値は循環されたデータアレイにストアされ、遅延はファームウェアにおいて下記コードにより実装される。
式(15)は下記のように書き換えることができる。
【0034】
例示の実装において、Vin及びIinは、割り込みループにおいて20μs毎にADCにより測定される。PFCループ制御のために割り込みループが用いられ得るため、CPU計算時間を節約するため及び割り込みループがオーバーフローすることを防ぐため、C(n)C(n)のみが割り込みループにおいて計算され、
及び
がファームウェアにおいてIIRフィルタで置換され得る。最終的な入力実際の電力計算はバックグラウンドループにおいて成され得る。
【0035】
EMIキャパシタの無効電流を計算する際、入力電圧周波数がまず決定される。例示の一実施例において、ACライン及びニュートラル電圧は、2つのADCチャネルにより検知され、その後、ファームウェアにおいて整流される。ゼロ交差は、ADC結果を比較することにより見つけられ得る。入力電圧が固定レートでサンプリングされるため、AC周波数は、2つの連続するゼロ交差ポイント間のサンプルの数をカウントすることにより決定され得る。入力電圧周波数が決定されると、EMIキャパシタの無効電流は、下記のように計算され得る。
【0036】
例示の実装において、電圧は割り込みループにおいて20μs毎に測定される。CPU計算時間を節約するため及び割り込みループがオーバーフローすることを防ぐため、
が割り込みループにおいて計算され得、
及び
がファームウェアにおいてIIRフィルタで置換され得る。その後EMIキャパシタを介する無効電流がバックグラウンドループにおいて成され得る。
【0037】
RMS電流値は下記のように計算され得る。
個別のフォーマットでは下記となる。
【0038】
例示の実装において、電流は割り込みループにおいて20μs毎に測定され得る。CPU計算時間を節約するため及び割り込みループがオーバーフローすることを防ぐため、
が割り込みループ計算され得、
及び
がファームウェアにおいてIIRフィルタで置換され得る。
【0039】
EMIフィルタ無効電流補償はその後、次のように因数分解され得る。
その後RMS入力電流がバックグラウンドループにおいて計算され得る。
【0040】
図5は、入力電力及び電流測定の方法の例示の実施例のフローチャート500を提供する。ブロック510において、PFC入力電流がPFCデバイスの入力で決定される。ブロック520において、PFC入力電圧がPFCデバイスの入力で決定される。ブロック530において、PFC入力電圧及びPFC入力電流が実質的に同時にサンプリングされるように、PFC入力電圧及びPFC入力電流が相関される。ブロック540において、PFC入力電流は、調節された入力電流を決定するため電流検知回路における位相シフトを補償するように調節される。ブロック550において、入力電力は、相関されたPFC入力電圧及び調節された入力電流を用いて計算される。ブロック560において、PFC入力電流は、総入力電流を決定するためEMIフィルタにおける無効電流を補償するように調節される。
【0041】
図5のフローチャートは、入力電力及び電流測定ソフトウェアのあり得る実装の、アーキテクチャ、機能性、及びオペレーションを示す。この点で、各ブロックは、特定の論理的機能を実装するための1つ又は複数の実行可能な命令を含む、モジュール、セグメント、又はコードの一部を表し得る。幾つかの代替の実装において、ブロックに示される機能が、図5に示されるものとは異なる順で成され得ることにも留意されたい。例えば、図5において順に示す2つのブロックが、関与する機能性に応じて、実際は実質的に同時に実行され得、又は、これらのブロックが逆の順に実行される場合もあり得る。フローチャートにおける任意のプロセス記述又はブロックは、プロセスにおける特定の論理的機能又は工程を実装するための1つ又は複数の実行可能な命令を含む、モジュール、セグメント、又はコードの一部を表し、また、関与する機能性に応じて実質的に同時に又は逆の順に実行されることを含み、図示又は説明されるものとは異なる順で機能が実行され得る例示の実施例の範囲に、代替の実装が含まれるものとして理解されたい。また、フローチャートにおけるプロセス記述又はブロックは、状態機械などのハードウェア構造により成される決定を表すものとして理解されたい。
【0042】
例示の実施例のロジックは、ハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせにおいて実装され得る。例示の実施例において、ロジックは、メモリにストアされて適切な命令実行システムにより実行される、ソフトウェア又はファームウェアにおいて実装される。代替の実施例におけるようにハードウェアにおいて実装される場合、ロジックは、下記技術のうちの任意のもの又はそれらの組み合わせを備えて実装され得る。即ち、データ信号でロジック機能を実装するため論理ゲートを有する個別の論理回路、適切な組み合わせ論理ゲートを有する特定用途向け集積回路(ASIC)、プログラマブルゲートアレイ(PGA)、フィールドプログラマブルゲートアレイ(FPGA)、などである。本明細書に開示する例示の実施例の機能性は、ハードウェア又はソフトウェア構成の媒体に組み込まれるロジックに組み込まれ得る。
【0043】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
図1
図2
図3
図4
図5