特許 6204749 歪みＧｅフィン構造の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6204749

(24)【登録日】2017年9月8日

(45)【発行日】2017年9月27日

(54)【発明の名称】歪みＧｅフィン構造の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20170914BHJP

   H01L 29/78 20060101ALI20170914BHJP

   H01L 29/06 20060101ALI20170914BHJP

   C30B 29/66 20060101ALI20170914BHJP

【ＦＩ】

   H01L29/78 301J

   H01L29/06 601W

   C30B29/66

   H01L29/78 301X

【請求項の数】5

【外国語出願】

【全頁数】10

(21)【出願番号】特願2013-174538(P2013-174538)

(22)【出願日】2013年8月26日

(65)【公開番号】特開2014-96565(P2014-96565A)

(43)【公開日】2014年5月22日

【審査請求日】2016年7月4日

(31)【優先権主張番号】12187332.7

(32)【優先日】2012年10月5日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】591060898

【氏名又は名称】アイメック

【氏名又は名称原語表記】ＩＭＥＣ

(74)【代理人】

【識別番号】100101454

【弁理士】

【氏名又は名称】山田 卓二

(74)【代理人】

【識別番号】100081422

【弁理士】

【氏名又は名称】田中 光雄

(74)【代理人】

【識別番号】100100479

【弁理士】

【氏名又は名称】竹内 三喜夫

(72)【発明者】

【氏名】バンジャマン・ヴァンサン

【審査官】 小川 将之

(56)【参考文献】

【文献】 特開２００７−２５８４８５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／０１４７８１１（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００９／００８５０２７（ＵＳ，Ａ１）

【文献】 特開２０１１−０４４７０６（ＪＰ，Ａ）

【文献】 特開２０１０−２７８４３５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１０／００２５６８３（ＵＳ，Ａ１）

【文献】 特開２０１１−０６３５０２（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／００７３６６７（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８

Ｃ３０Ｂ ２９／６６

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

１つ又はそれ以上の半導体フィン構造（１５）を製造する方法であって、
・１つ又はそれ以上の細長い構造（７）を基板上に製造するステップであって、前記構造は、２つの異なる半導体材料の合金からなり、前記構造の一部が、前記基板上に存在する絶縁層の表面（１０，１４）に対して外側に延びており、前記構造の上側部分（８’，９）が、緩和した無欠陥の合金材料からなるステップと、
・前記構造（７）を酸化工程に曝して、前記構造を下記のものに変換するステップと、
・前記半導体合金で形成されたベース部分（１６）と、歪み条件で前記２つの半導体材料のうちの第１材料で形成された上側部分（１７）とを備えた１つ又はそれ以上のフィン（１５）であって、前記上側部分は、前記第１材料の凝縮によって形成されたフィン（１５）。
・前記フィン（１５）を覆い、前記２つの半導体材料のうちの第２材料からなる酸化物層（１８）であって、前記第２材料の酸化によって形成された酸化物層（１８）。
・前記絶縁層の前記表面（１０，１４）の上方に延びる第２半導体材料からなる前記酸化物層（１８）の一部を除去するステップであって、これにより、前記合金材料のベース部分（１６）の上に、歪み条件で前記第１材料からなる上側部分（１７）を備える前記１つ又はそれ以上のフィン構造（１５）を製造するステップと、を含み、
前記１つ又はそれ以上の細長い構造（７）を製造するステップは、
・１つ又はそれ以上のフィン状エリア（２）を表面に有し、前記フィン状エリアの間のスペースを充填する絶縁エリア（３）を備えた基板（１）を用意または製造するステップと、
・前記フィン状エリア（２）から基板材料を除去し、これにより前記絶縁エリア（３）の間にトレンチ（４）を生成するステップと、
・前記トレンチ内で転位のアスペクト比トラッピングを可能にする手法によって、前記半導体合金を前記トレンチ（４）内で成長させ、これにより前記トレンチの上側部分（８’）および、前記トレンチ（４）の各々の上側エッジを過成長させたマッシュルーム形状の部分（９）において、緩和した無欠陥の半導体合金材料を得るステップと、
・前記絶縁エリア（３）の上側部分を除去して、前記マッシュルーム形状の部分が得られ、そして、前記絶縁エリア（３）または前記絶縁エリア（３）の残部の表面（１４，１０）に対して外側に延びる、前記緩和した無欠陥の上側部分（８’）の少なくとも一部が得られるステップと、をこの順序で含む方法。

【請求項2】

前記２つの異なる半導体材料はシリコンおよびゲルマニウムであり、前記合金はＳｉＧｅであり、前記ベース部分（１６）はＳｉＧｅ部分であり、前記上側部分（１７）は歪みＧｅ部分である請求項１に記載の方法。

【請求項3】

ＳｉＧｅが、Ｓｉ_ｘＧｅ_１−ｘ（ｘは０．２より大きい）として定義される請求項２記載の方法。

【請求項4】

前記基板は、シリコン基板である請求項１〜３のいずれかに記載の方法。

【請求項5】

前記構造（７）を前記酸化工程に曝す前に、第２半導体材料からなるキャップ層を、前記合金材料からなる、前記１つ又はそれ以上の緩和した無欠陥のフィン状の構造（７）の上に堆積するステップをさらに含む請求項１〜４のいずれかに記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、主として量子井戸デジタルロジックトランジスタとして使用される、ＳｉＧｅバッファ上に歪みＧｅを備えたフィン状構造の製造に関する。

【背景技術】

【0002】

デジタルロジック構造においてＳｉ置換で高移動度の材料の研究では、材料の高キャリア移動度の特性に起因して、Ｇｅチャネル、特に、歪みＧｅの開発に多くの関心が寄せられてきた。最適な移動度を確保するには、本質的に無欠陥のＧｅが必要とされ、これは、その上にＧｅが製造される無欠陥表面のニーズを生じさせる。狭いトレンチにＳｉＧｅ層を堆積するための知られている手法が、アスペクト比トラッピング（ＡＲＴ: Aspect Ratio Trapping）と称される。この手法は、狭いトレンチの充填を可能とし、例えば、シリコン基板上のＳＴＩ(Shallow Trench Isolation)によって得られ、ＳｉＧｅ層はトレンチの上部にある欠陥を見せない。観察される全ての欠陥がＳｉ／ＳｉＧｅ界面に由来しており、ＳＴＩ側壁によって捕獲される。文献（"Fabrication of Low-Defectivity, Compressively strained Ge on Si_0.2Ge_0.8 Structures using Aspect Ratio Trapping", J.-S. Park et al, Journal of the Electrochemical Society, 156(4) H249-H254 (2009)）において、この手法が使用され、歪みＧｅ層が、得られたＳｉＧｅ構造の上に成長する。Ｇｅ層の品質の最適化が、Ｇｅ成長の前にプリベーク工程を実施することによって行われる。

【発明の概要】

【発明が解決しようとする課題】

【0003】

歪みＧｅがトレンチ内でのＳｉＧｅ上でのＧｅエピタキシャル成長によって得られる上述した手法での問題が、２０ｎｍ未満の幅を持つトレンチを充填する場合、双晶(twin)欠陥がトレンチ内でより高いレベルで形成されることである。これは、２０ｎｍ未満のフィン幅で、こうしたフィン構造の製造に限界をもたらすことになる。

【課題を解決するための手段】

【0004】

本発明は、添付の請求項に開示されているような方法に関する。本発明の方法は、フィンのサイズに関する上述した限界なしで、幅が２０ｎｍ未満のＳｉＧｅバッファ上に歪みＧｅを備えたフィン構造を製造する方法を提供する。

【0005】

本発明は、１つ又はそれ以上の半導体フィン構造を製造する方法に関し、特に、フィンは、ＳｉＧｅバッファ部分と、歪みＧｅ上側部分とを備える。歪みＧｅ部分は、絶縁表面から外側に延びるＳｉＧｅ構造を酸化するステップによって形成される。前記絶縁表面は、好ましくは、Ｓｉ基板に製造されるＳＴＩ酸化物領域の上側表面によって形成される。

【0006】

ＳｉＧｅ構造は、アスペクト比トラッピングによってＳｉ基板に成長でき、これにより上側部分において緩和した、本質的に無欠陥であるＳｉＧｅ構造が得られる。この酸化工程により、Ｇｅ領域およびフィンを覆うＳｉＯ_２層の形成が行われる。酸化は、純粋な歪みＧｅ上側部分がフィンのＳｉＧｅベース上に得られるまで持続する。このプロセスは、別個のマッシュルーム形状の過成長(overgrowth)部分へのＳｉＧｅの過成長によって形成された別個のＳｉＧｅ構造の酸化を含んでもよい。他の実施形態では、ＳｉＧｅ構造は、ＣＭＰ工程および、構造間にある酸化領域をエッチングする工程の後に形成される。

【0007】

追加の実施形態によれば、ＳｉＧｅ構造は、前記ＳｉＧｅ層の上部副層(sublayer)において、緩和した無欠陥であるＳｉＧｅを得るのに充分に厚いＳｉＧｅ層をパターン化することによって得られる。

【0008】

こうして本発明は特に、１つ又はそれ以上の半導体フィン構造を製造する方法に関するものであり、下記のステップを含む。
・１つ又はそれ以上の細長い構造を基板上に製造するステップ。前記構造は、２つの異なる半導体材料の合金からなる。前記構造の一部が、前記基板上に存在する絶縁層の表面に対して外側に延びている。前記構造の上側部分が、緩和した無欠陥の合金材料からなる。
・前記構造を酸化工程に曝して、前記構造を下記のものに変換するステップ。
・１つ又はそれ以上のフィン。フィンは、前記半導体合金で形成されたベースと、歪み条件で前記２つの半導体材料のうちの第１材料で形成された上側部分とを備える。前記上側部分は、前記第１材料の凝縮(condensation)によって形成される。
・前記フィンを覆い、前記２つの半導体材料のうちの第２材料からなる酸化物層。前記酸化物層は、前記第２材料の酸化によって形成される。
・前記絶縁層の前記表面の上方に延びる第２半導体材料からなる前記酸化物層の一部を除去するステップ。これにより、前記合金材料のベース部分の上に、歪み条件で前記第１材料からなる上側部分を備える前記１つ又はそれ以上のフィン構造を製造する。

【0009】

上記の方法において、前記酸化および凝縮は、フィンの上側部分に第２材料がほぼ無くなり、一方、前記上側部分に第１材料が歪み条件で残留するまで持続する。

【0010】

一実施形態によれば、前記１つ又はそれ以上の細長い構造を製造するステップは、下記のステップを含む。
・１つ又はそれ以上のフィン状エリアを表面に有し、前記フィン状エリアの間のスペースを充填する絶縁エリアを備えた基板を用意または製造するステップ。
・前記フィン状エリアから基板材料を除去し、これにより前記絶縁エリアの間にトレンチを生成するステップ。
・前記トレンチ内で転位(dislocation)のアスペクト比トラッピングを可能にする手法によって、前記半導体合金を前記トレンチ内で成長させ、これにより前記トレンチの上側部分および、前記トレンチの各々の上側エッジを過成長させたマッシュルーム形状の部分において、緩和した無欠陥の半導体合金材料を得るステップ。
・必要に応じて、前記絶縁エリアの上側部分を除去して、前記マッシュルーム形状の部分が得られ、そして、必要に応じて、前記絶縁エリアまたは前記絶縁エリアの残部の表面に対して外側に延びる、前記緩和した無欠陥の上側部分の少なくとも一部が得られるステップ。

【0011】

他の実施形態によれば、前記１つ又はそれ以上の細長い構造を製造するステップは、下記のステップを含む。
・１つ又はそれ以上のフィン状エリアを表面に有し、前記フィン状エリアの間のスペースを充填する絶縁エリアを備えた基板を用意または製造するステップ。
・前記フィン状エリアから基板材料を除去し、これにより前記絶縁エリアの間にトレンチを生成するステップ。
・前記トレンチ内で転位(dislocation)のアスペクト比トラッピングを可能にする手法によって、前記半導体合金を前記トレンチ内で成長させ、これにより前記トレンチの上側部分および、前記トレンチの上側エッジを過成長させた連続エリアにおいて、緩和したほぼ無欠陥の半導体合金材料を得るステップ。
・基板を、少なくとも前記絶縁エリアの上部水平面まで平坦化するステップ。
・前記絶縁エリアの上側部分を除去して、前記絶縁エリアの残部の表面に対して外側に延びる、前記緩和した無欠陥の上側部分の少なくとも一部が得られるステップ。

【0012】

さらに他の実施形態によれば、前記１つ又はそれ以上の細長い構造を製造するステップは、下記のステップを含む。
・前記合金からなる層を基板上に製造するステップ。前記層は、緩和した無欠陥の状態にある上側エリアを含むように充分に厚い。
・前記層内の複数のトレンチをエッチングするステップ。
・前記トレンチを絶縁材料で充填するステップ。必要に応じて、平坦化ステップが続いて、これにより前記合金からなる１つ又はそれ以上の細長いエリアを表面に有し、前記細長いエリアの間のスペースを充填する絶縁エリアを備えた基板が得られる。これにより前記細長いエリアの上側部分に、緩和したほぼ無欠陥の半導体合金材料が得られる。
・前記絶縁エリアの上側部分を除去して、前記絶縁エリアの残部の表面に対して外側に延びる、前記緩和した無欠陥の上側部分の少なくとも一部が得られるステップ。

【0013】

前記２つの異なる半導体材料はシリコンおよびゲルマニウムでもよく、前記化合物はＳｉＧｅであり、前記ベース部分はＳｉＧｅ部分であり、前記上側部分は歪みＧｅ部分である。

【0014】

一実施形態によれば、ＳｉＧｅがＳｉ_ｘＧｅ_１−ｘ（ｘは０．２より大きい）として定義される。前記基板は、シリコン基板でもよい。

【0015】

本発明の方法は、前記構造を前記酸化工程に曝す前に、第２半導体材料からなるキャップ層を、前記合金材料からなる、前記１つ又はそれ以上の緩和した無欠陥のフィン状の構造の上に堆積するステップをさらに含む。

【図面の簡単な説明】

【0016】

【図1】本発明の方法の第１実施形態を示す。

【図2】本発明の方法の第２実施形態を示す。

【発明を実施するための形態】

【0017】

数多くの用語のうち、下記の定義が本明細書および請求項において有効である。

【0018】

・ある体積の半導体または半導体合金、例えば、ＳｉＧｅが「緩和した(relaxed)」または「緩和状態」にあると言った場合、これは、その体積内での材料の格子パラメータが標準の平衡格子パラメータと等しいことを意味する。換言すると、基板からの歪み影響がない。その基板の上にはその体積が製造され、他の格子パラメータ（Ｓｉ上で成長したＳｉＧｅの場合はより小さい）を有する。

【0019】

・ある体積の半導体または半導体合金が「歪んだ(strained)」と言った場合、これは、前記体積が、第１格子定数を有する第１結晶材料で形成され、第１のものとは異なる第２格子定数を有する第２結晶材料の上を覆うことを意味する。結晶面内格子は、第１材料と第２材料との界面において整合し、即ち、第１格子は、第２格子と整合するように伸張または圧縮し、これにより第１結晶材料内に歪みを誘起する。

【0020】

・ある体積の半導体または半導体合金（例えば、ＧｅまたはＳｉＧｅ）が「無欠陥(defect free)」と言った場合、この体積内で転位伝搬の結果としての欠陥が基本的に存在していない。

【0021】

図１ａ〜図１ｆは、本発明に係る方法の第１実施形態を示す。シリコン基板の上で標準のＳＴＩ(Shallow Trench Isolation)を実施して、酸化物領域３によって分離されたシリコン製のフィン状構造２を形成し、そして水平面１４に対して平坦化される。フィン状構造の幅は、上部において、例えば、約４０ｎｍにできる。そして、フィン状構造２は、エッチング工程によって完全または部分的に除去され、その結果、一連のトレンチ４が得られる。これらのトレンチは、好ましくは、ＲＰＣＶＤ（減圧化学気相成長）と称される周知の手法によってＳｉＧｅ５を成長させることによって充填される。「ＳｉＧｅ」とは、本内容において、半導体合金Ｓｉ_ｘＧ_１−ｘ（ｘは、このタイプの合金で当業者に知られた任意の適切な値）を意味する。好ましくは、ｘは、０．２より大きく、例えば、ｘ＝０．２５である。

【0022】

トレンチ４の幅および深さは、アスペクト比トラッピング（ＡＲＴ）が発生するように、即ち、転位６がトレンチ４の側壁によって捕獲されるようにする。その結果、一連の細長いＳｉＧｅ構造７が得られ、これはベースエリア８およびマッシュルーム状の過成長(overgrowth)エリア９からなる。トレンチ４の深さおよびアスペクト比は、前記キノコ状エリア９およびベースエリア８の上側部分８’において、緩和した無欠陥であるＳｉＧｅが形成されるようにする。必要に応じて、追加のエッチング工程がＳＴＩ酸化物の一部を除去して、酸化物表面１０から外側に延びる細長いＳｉＧｅ構造７の一部が得られる（図１ｄ参照）。この最後のエッチング工程を実施しない場合、マッシュルーム状部分９自体は、酸化物表面１４から外側に延びる部分になる（図１ｃ参照）。この構造は、高温でドライ酸化に曝されて、構造７を下記のものに変換する。

【0023】

・ＳｉＧｅベース部分１６と、Ｇｅの凝縮によって形成された純粋な歪みＧｅの上側部分１７とを備えるフィン１５。
・前記フィン１５を被覆し、Ｓｉの酸化によって形成されたシリコン酸化物からなる層１８。

【0024】

Ｇｅ上側部分１７は、Ｓｉの酸化と同時に、ＳｉＧｅからＧｅの凝縮によって得られる。酸化工程（以下、凝縮／酸化工程とも称する）は、フィンの上側部分１７がほぼ純粋な歪みＧｅだけになるまで、即ち、上側部分にシリコンが残らなくなり、形成したＧｅが歪み状態になるのを確保するまで続行する。Ｇｅが歪み状態になるのを確保するには、凝縮した体積は、塑性緩和の臨界体積未満に維持される。この臨界体積は、Ｇｅと初期の緩和したＳｉＧｅとの間の格子不整合、主として初期のＧｅ濃度に依存する。

【0025】

そして、シリコン酸化物層１８は、適切なエッチング工程によってＳＴＩ領域の水平面１０より上方で除去され、ＳｉＧｅのバッファ（このバッファはベース部分１６）の上に無欠陥の歪みＧｅからなるＧｅ上側部分１７を有する一連のフィン１５が得られる。フィンのベース部分に近接した領域１９では、酸化工程で形成されたシリコン酸化物が残留し、即ち、領域３がシリコン酸化物である好ましいケースでは、フィンは、連続した酸化物層の中に埋め込まれる。

【0026】

酸化物１８の除去の際、ＳＴＩ領域について小さなオーバーエッチングが生じることがあり、即ち、材料が表面１０から除去される。Ｇｅ凝縮がこれらの領域でも発生すると、ベース部分１６の側面は、純粋なＧｅまたはより高いＧｅ含有量を持つＳｉＧｅからなるゾーン（不図示）を含んでもよい。

【0027】

フィン１５は、周知の追加の処理ステップを適用することによって、量子井戸ＦｉｎＦＥＴトランジスタを製造するのに適している。上側部分１７の幅は、２０ｎｍより小さくできる。この上側部分１７のサイズは、ＳｉＧｅ組成（Ｓｉ_ｘＧｅ_１−ｘのｘ値）、過成長エリア９のサイズ、トレンチ４のサイズの観点での適切な選択肢によって、上述したような臨界体積を考慮して設計できる。

【0028】

これらのパラメータの選択において充分な自由度が可能であり、トレンチの充填の際、双晶(twin)形成が生じないのを確保するのに充分に幅広であるトレンチ４から出発して、極めて狭いフィン構造の製造を可能にする。本発明は、上述した問題の解決法を提供するものであり、トレンチの上側部分において双晶(twin)形成を回避するのに狭過ぎるトレンチ４を必要とすることなく、フィンのサイズ低減が可能である。

【0029】

図２ａ〜図２ｇに示す他の実施形態において、ＳＴＩ基板の上部に、緩和した無欠陥のＳｉＧｅからなる連続層２０が得られるまで、ＳｉＧｅの過成長が続行する。前の実施形態のように、トレンチ４の深さおよびアスペクト比は、緩和した無欠陥のＳｉＧｅが、過成長エリア２０およびトレンチ４内に堆積したＳｉＧｅの上側部分８’で得られるようにする。続いて、化学機械研磨工程（ＣＭＰ）が行われ、前記層２０を除去し、基板を少なくともＳＴＩ基板の水平面１４まで平坦化する。図２ｄを参照（「少なくとも」とは、ＣＭＰが水平面１４より低い水平面まで続くことがあることを意味する）。エッチング工程が続いて、ＳＴＩ酸化物領域を凹ませて、ＳｉＧｅ構造７を形成し、その一部はＳＴＩ表面１０から外側に延びている。そして、この構造は、上述のように酸化工程に曝され、下記のものからなる構造が得られる。

【0030】

・ＳｉＧｅベースエリア１６と、凝縮によって形成された純粋な歪みＧｅの上側エリア１７とを備えるフィン１５（上述のような臨界体積を再び考慮する）。
・前記フィン１５を被覆し、Ｓｉの酸化によって形成されたシリコン酸化物からなる層１８。

【0031】

シリコン酸化物１８の除去後、歪みＧｅフィン１５が得られ、その側面に酸化物エリア１９が残留する。

【0032】

一実施形態によれば、酸化工程を行う前に、細長い構造７の上に、好ましくはエピタキシャル成長によって、薄いシリコンキャップ層が堆積される（不図示）。このキャップ層の目的は、ゲルマニウムの酸化を回避することである。酸化が開始すると、Ｓｉキャップ層は、シリコン酸化物層を形成し、これはゲルマニウム酸化物の形成を阻害し、Ｇｅ全てが凝縮によって中央部分１７に移動するのを確保する。キャップの酸化は、ＳｉＧｅの酸化より低い温度で生じてもよい。

【0033】

本発明は、ＳｉおよびＧｅ以外の材料にも適用可能である。その条件は、２つの材料の化合物が選択的凝縮／酸化工程を許容することであり、一方の半導体が凝縮によってフィンの中央部分に形成され、他方がフィンを覆う層に酸化する。酸化物エリア３は、一般に「絶縁エリア」と称されることがあり、必ずしも酸化物で形成されない。

【0034】

一実施形態によれば、拡散アニール工程が周期的なプロセスで凝縮／酸化工程と組合せ可能であり、合金内での半導体元素（例えば、ＳｉとＧｅ）の相互拡散を増強できる。これは、第１期間でウエハを凝縮／酸化、例えば、９００℃に曝し、続いて、好ましくは第２期間で同じ温度で、不活性ガス中の拡散アニールに曝し、そして、少なくとも１つの追加シリーズの第１期間および第２期間で（必ずしも第１シリーズとは等しくない）、凝縮／酸化およびアニールを繰り返すことを意味する。こうして一連の凝縮／酸化およびアニールのサイクルが、請求項で参照している「酸化工程」の一実施形態として考えられる。

【0035】

他の実施形態によれば、絶縁エリア３に対して外側に部分的に延びている構造７は、図１と図２の実施形態以外の他の方法で得られる。これは、他の材料にも適用可能であるが、ＳｉとＧｅのケースについて再び説明する。この実施形態によれば、ＳｉＧｅ層が基板、例えば、シリコン基板上に成長する。この層は、ＳｉＧｅの上部副層(sublayer)が、緩和した無欠陥の条件となるのに充分に大きな厚さで成長する。換言すると、その厚さは、ＳｉＧｅと下地基板との間の不整合によって生じた転位が前記上側部分に伝搬しないように充分なものである。Ｓｉ上のＳｉＧｅという特定の例では、ＳｉＧｅ層は、数ミクロン厚であり、好ましくは、転位欠陥を曲げるためにＧｅ傾斜(gradient)を備え、こうして傾斜(graded)歪み緩和バッファを形成する。

【0036】

そして、パターン化およびエッチング工程が行われて、トレンチをＳｉＧｅ層に形成する。その後、前記トレンチは、絶縁材料、例えば、シリコン酸化物で充填される。可能ならば平坦化工程の後、図２ｄに示すものと同じ構造、即ち、酸化物エリア３の間にＳｉＧｅの細長いエリアが得られ、ＳｉＧｅの上側部分８’が緩和され無欠陥である。図２ｅ〜図２ｇに示され、これらの図面に関連して上述した工程は、同じ方法で行われる。

【0037】

（プロセス工程の例（図１の実施形態に係る））
シリコン酸化物ＳＴＩ領域３によって分離された、〜４０ｎｍ幅のフィン状のＳｉエリア２を有するＳｉウエハから開始する。

【0038】

１）ＥＰＩ：
・ウエハをＥＰＩツールに投入する。
・Ｓｉを８５０℃で焼いて、自然酸化物を除去する。
・ＥＰＩチャンバ内でその場(in situ)で行うＨＣｌ気相エッチングによって、Ｓｉを８５０℃で〜３００ｎｍ厚に除去し、トレンチ４を形成する。
・ＳｉＧｅを、ＲＰＣＶＤによって２０Ｔｏｒｒでトレンチ４内に成長させ、５５０℃でマッシュルーム形状の過成長９を形成する（ＳｉＧｅを全体で４００ｎｍの厚さに成長させる）まで行う。
・２ｎｍのＳｉキャップを６００℃でＲＰＣＶＤによって成長させる。

【0039】

２）酸化炉で行われる酸化プロセス：
・Ｓｉキャップは、最初に７００℃で酸化される。
・その後、９００℃で、どの程度酸化すべきかに応じて数分から数時間の適切な期間で、凝縮／酸化プロセスの残りが行われる。
・ウェットエッチング、例えば、ＨＦ浸漬などによってＳｉＯ_２の除去を行う。好ましくは、コンフォーマル(conformal)エッチングが用いられ、即ち、どの場所でも同じ厚さの酸化物が除去される。その結果、領域１９にある酸化物がそのまま残留する。

【0040】

本発明を図面および上述の説明において詳細に図示し説明したが、こうした図示および説明は、説明目的または例示に過ぎす、限定的なものでない。開示した実施形態の他の変形は、請求した発明を実践する際に、図面、開示および添付の請求項の研究から当業者によって理解され実施できる。請求項において、用語「備える、含む(comprising)」は、他の要素またはステップを除外しておらず、不定冠詞"a"または"an"は、複数を除外していない。ある一定の手段が異なる従属請求項に相互に記載されているという単なる事実は、これらの手段の組合せが有利に使用できないことを意味しない。請求項での参照符号は、範囲を限定するものとして解釈すべきでない。

【0041】

上述の説明は、本発明のある実施形態を詳述している。しかしながら、上述のものが文章中にどの程度詳細であるかに関わらず、本発明は、多くの方法で実施でき、よって開示した実施形態に限定されない。本発明のある特徴または態様を記述する場合、特定の用語の使用は、該用語がここで再定義され、当該用語に関連した、本発明の特徴または態様の何れかの特定の特性を含むように限定されることを意味すると解釈すべきでないことに留意する。

【0042】

特に限定しない限り、ある層が、他の層または基板の「上に(on)」堆積または製造されるという記述は、下記の選択肢を含む。
・前記層は、前記他の層または基板の上に直接、即ち、これに接触して堆積または製造されること。
・前記層は、前記層と前記他の層または基板との間にある１つまたはスタックの中間層の上に製造されること。

【図1】

【図2】