特許 6205247 バランス補正装置及び蓄電装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6205247

(24)【登録日】2017年9月8日

(45)【発行日】2017年9月27日

(54)【発明の名称】バランス補正装置及び蓄電装置

(51)【国際特許分類】

   H02J 7/02 20160101AFI20170914BHJP

   H01M 10/48 20060101ALI20170914BHJP

   H01M 10/44 20060101ALI20170914BHJP

   H01M 2/10 20060101ALI20170914BHJP

【ＦＩ】

   H02J7/02 H

   H01M10/48 P

   H01M10/44 P

   H01M2/10 E

【請求項の数】7

【全頁数】13

(21)【出願番号】特願2013-238228(P2013-238228)

(22)【出願日】2013年11月18日

(65)【公開番号】特開2015-100175(P2015-100175A)

(43)【公開日】2015年5月28日

【審査請求日】2016年10月20日

(73)【特許権者】

【識別番号】000237721

【氏名又は名称】ＦＤＫ株式会社

(74)【代理人】

【識別番号】110000176

【氏名又は名称】一色国際特許業務法人

(72)【発明者】

【氏名】▲浜▼田 健志

【審査官】 宮本 秀一

(56)【参考文献】

【文献】 特開２００８−０１７６０５（ＪＰ，Ａ）

【文献】 特開２００５−０３３８５５（ＪＰ，Ａ）

【文献】 特開２０１３−０５１８５０（ＪＰ，Ａ）

【文献】 特開２００９−２３２６６０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００９／０１９５０７９（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｂ６０Ｌ１／００−３／１２、

７／００−１３／００、

１５／００−１５／４２

Ｈ０１Ｍ２／１０、

１０／４２−１０／４８

Ｈ０２Ｊ７／００−７／１２、

７／３４−７／３６

(57)【特許請求の範囲】

【請求項1】

直列接続された複数の蓄電セルからなる集合電池における、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、
直列接続された第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、
前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第１のスイッチング素子と、
前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第２のスイッチング素子と、
前記第１の蓄電モジュールと前記第２の蓄電モジュールの電圧差Ｖｘを検出する電圧差検出部と、
前記第１のスイッチング素子及び前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、
を有するバランス補正ユニットを備え、
前記スイッチング制御部は、
前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ２（＞０）を超えているときは、周期Ｔ１（＝前記第１及び前記第２のスイッチング素子のいずれかがオンになっている充放電期間ｔｗ２＋前記第１及び前記第２のスイッチング素子が共にオフしている休止期間ｔｄ２）で前記第１及び前記第２のスイッチング素子をオンオフ制御し、
前記電圧差Ｖｘの絶対値がＶｔ２以下かつ予め設定された閾値Ｖｔ３（Ｖｔ２＞Ｖｔ３＞０）を超えているときは、周期Ｔ２（＞Ｔ１）（＝スイッチング素子Ｓ１，Ｓ２のいずれかがオンになっている充放電期間ｔｗ３（＜ｔｗ２）＋スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間ｔｄ３（＞ｔｄ２））で前記第１及び前記第２のスイッチング素子をオンオフ制御する
バランス補正装置。

【請求項2】

請求項１に記載のバランス補正装置であって、
前記周期Ｔ２は前記周期Ｔ１のｎ倍（ｎは２以上の自然数）である
バランス補正装置。

【請求項3】

請求項１に記載のバランス補正装置であって、
前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ１（＞Ｖｔ２）を超えているとき、前記周期Ｔ１（＝前記第１及び前記第２のスイッチング素子のいずれかがオンになっている充放電期間ｔｗ１）で前記第１及び前記第２のスイッチング素子をオンオフ制御する
バランス補正装置。

【請求項4】

請求項１乃至３のいずれか一項に記載のバランス補正装置であって、
前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された前記Ｖｔ３以下であるとき、前記第１及び前記第２のスイッチング素子を共にオフする
バランス補正装置。

【請求項5】

請求項１乃至４のいずれか一項に記載のバランス補正装置であって、
前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列電圧を分圧する分圧回路を備え、
前記電圧差検出部は、前記分圧回路により前記直列電圧を等分割して得られる電圧と、前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列接続点の電圧との差に基づき、前記電圧差Ｖｘを検出する
バランス補正装置。

【請求項6】

請求項１乃至５のいずれか一項に記載のバランス補正装置であって、
複数の前記バランス補正ユニットを備え、
一の前記バランス補正ユニットの前記第１の蓄電モジュールが、他の一の前記バランス補正ユニットの前記第２の蓄電モジュールと同一の前記蓄電モジュールとなるように結線されている
バランス補正装置。

【請求項7】

前記複数の蓄電セルと、請求項１乃至６のいずれか一項に記載の前記バランス補正装置とを、備える蓄電装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、直列接続された複数の蓄電セルからなる集合電池において、蓄電セル間又は直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置及び蓄電装置に関する。

【背景技術】

【0002】

複数の蓄電セルが直列接続されてなる集合電池にあっては、放電能力の低下や寿命の短縮化を防ぐために蓄電セル間の電圧（起電力）のばらつきを抑える必要がある。とくに電気自動車等に用いられる蓄電装置のように、多数の蓄電セルからなる集合電池については蓄電セル間の電圧のばらつきを厳密に抑えることが求められる。

【0003】

蓄電セル間の電圧を均等化させる仕組みとして、例えば、特許文献１には、直列接続された二次電池Ｂ１，Ｂ２の接続点にインダクタＬの一端を接続しておき、スイッチング素子Ｓ１，Ｓ２を交互にオンオフすることにより、インダクタＬの他端を電池Ｂ１の他端に接続して形成される第１閉回路に電流を流す第１モードと、インダクタＬの他端を電池Ｂ２の他端に接続して形成される第２閉回路に電流を流す第２モードとを短時間ずつ交互に繰り返すスイッチング動作を適当な期間、実行して二次電池Ｂ１，Ｂ２の電圧を均等化する、いわゆるコンバータ方式のバランス補正方法について開示されている。

【0004】

ここで上記特許文献１に記載のバランス補正回路では、二次電池Ｂ１，Ｂ２がバランス状態あるか否かに拘わらずインダクタＬの充放電が行われており、スイッチング動作が常に行われている。このため、インダクタＬやスイッチング素子Ｓ１，Ｓ２に寄生する抵抗等のインピーダンス成分による無駄な電力損失が多いという課題がある。

【0005】

そこでこの電力損失を低減すべく、例えば、特許文献２には、２つの蓄電セル間の電圧差Ｖｘが縮小した場合に両スイッチング素子Ｓ１，Ｓ２を共にオフにさせる休止期間ｔｄを置くようにすることが記載されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００１−１８５２２９号公報

【特許文献2】特開２００８−０１７６０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

図４は特許文献２に開示されているバランス補正回路である。同図に示すように、このバランス補正回路４は、インダクタＬ１、２つのスイッチング素子Ｓ１，Ｓ２、及び補正制御回路２０を備えている。

【0008】

補正制御回路２０は、抵抗Ｒ１，Ｒ２、差動増幅回路２１、及び可変パルス発生回路２２を含む。抵抗Ｒ１，Ｒ２は等値であり、２つの蓄電セルＢ１，Ｂ２の直列電圧を等分割する分圧回路を構成している。

【0009】

差動増幅回路２１は、蓄電セルＢ１，Ｂ２の中間接続点の電圧Ｖｍと抵抗Ｒ１，Ｒ２の中間接続点の分圧電圧Ｖｎとの電圧差Ｖｘ（＝Ｖｍ−Ｖｎ）を増幅して可変パルス発生回路２２に入力する。

【0010】

可変パルス発生回路２２は、スイッチング素子Ｓ１，Ｓ２を交互にオンオフさせる一定周期のパルス信号φ１，φ２を生成するとともに、その制御パルス信号φ１，φ２のデューティ幅ｔｗ（スイッチング素子Ｓ１，Ｓ２のオン期間）を上記電圧差Ｖｘに応じて可変制御する。

【0011】

図５は上記バランス補正回路４の要部における動作波形である。
図５（ａ），（ｅ）は、蓄電セルＢ１と蓄電セルＢ２との間に比較的大きな電圧差が現れているとき（（ａ）は蓄電セルＢ１の電圧が蓄電セルＢ２の電圧よりも高いとき（Ｂ１＞Ｂ２），（ｅ）は蓄電セルＢ２の電圧が蓄電セルＢ１の電圧よりも高いとき（Ｂ１＜Ｂ２））の動作波形である。２つのスイッチング素子Ｓ１，Ｓ２は、一定周期（＝ｔｗ＋ｔｄ）で交互にオンオフさせられる。これにより、一方の蓄電セルＢ１（又は蓄電セルＢ２）からインダクタＬ１にインダクタ電流ｉＬを充電させる充電期間と、そのインダクタ電流ｉＬで他方の蓄電セルＢ２（又は蓄電セルＢ１）を充電する放電期間とが交互に切換設定される。またスイッチング素子Ｓ１，Ｓ２のいずれかがオンとなる充放電期間ｔｗは、スイッチング素子Ｓ１，Ｓ２が共にオフとなる休止期間ｔｄに比べて十分に大きくなるように設定される。これによりインダクタＬ１を介して行われる蓄電セルＢ１から蓄電セルＢ２（又は蓄電セルＢ２から蓄電セルＢ１）への充電量（電気エネルギー）が大きくなり、両蓄電セルＢ１，Ｂ２間の電圧が急速に均等化される。

【0012】

図５（ｂ），（ｄ）は、それぞれ、２つの蓄電セルＢ１，Ｂ２の電圧差が縮小しているとき（Ｂ１≒Ｂ２）の動作波形である。スイッチング素子Ｓ１，Ｓ２は一定周期（＝ｔｗ＋ｔｄ）でオンオフされるが、スイッチング素子Ｓ１，Ｓ２のいずれかがオンとなる充放電期間ｔｗは短縮され、代わりにスイッチング素子Ｓ１，Ｓ２が共にオフとなる休止期間ｔｄが長く設定される。

【0013】

図５（ｃ）は、蓄電セルＢ１，Ｂ２の電圧が完全にバランスしているとき（Ｂ１＝Ｂ２）の動作波形である。スイッチング素子Ｓ１，Ｓ２は共にオフ状態を継続し、インダクタＬ１への充放電がまったく行われない休止期間ｔｄだけとなる。

【0014】

以上のように、２つのセルＢ１，Ｂ２間の電圧差Ｖｘが縮小したときにスイッチング素子Ｓ１，Ｓ２を共にオフにさせる休止期間ｔｄを置くことにより、電力損失を増大させる過剰動作を回避させることができる。これにより、大きな電力損失をともなうことなく、直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。

【0015】

ところで、２つのスイッチング素子Ｓ１，Ｓ２は、これらをオンオフさせるのに所定の駆動電力を必要とするので不必要に動作させないようにすることが消費電力低減の観点から望ましい。

【0016】

しかし図５（ｂ），（ｄ）に示すように、上記バランス補正回路４においては、２つの蓄電セルＢ１，Ｂ２の電圧差が縮小しているときもスイッチング素子Ｓ１，Ｓ２のオンオフ動作が周期的に継続して行われており、スイッチング素子Ｓ１，Ｓ２の動作が完全に停止するのは２つの蓄電セルＢ１，Ｂ２の電圧がバランスしている図５（ｃ）の場合に限られる。

【0017】

本発明は、このような背景に鑑みてなされたもので、電力消費を抑えつつ、蓄電セル間の電圧を効率よく均等化させることが可能な、バランス補正装置及び蓄電装置を提供することを目的としている。

【課題を解決するための手段】

【0018】

上記目的を達成するための本発明のうちの一つは、直列接続された複数の蓄電セルからなる集合電池における、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、直列接続された第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第１のスイッチング素子と、前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第２のスイッチング素子と、前記第１の蓄電モジュールと前記第２の蓄電モジュールの電圧差Ｖｘを検出する電圧差検出部と、前記第１のスイッチング素子及び前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、を有するバランス補正ユニットを備え、前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ２（＞０）を超えているときは、周期Ｔ１（＝前記第１及び前記第２のスイッチング素子のいずれかがオンになっている充放電期間ｔｗ２＋前記第１及び前記第２のスイッチング素子が共にオフしている休止期間ｔｄ２）で前記第１及び前記第２のスイッチング素子をオンオフ制御し、前記電圧差Ｖｘの絶対値がＶｔ２以下かつ予め設定された閾値Ｖｔ３（Ｖｔ２＞Ｖｔ３＞０）を超えているときは、周期Ｔ２（＞Ｔ１）（＝スイッチング素子Ｓ１，Ｓ２のいずれかがオンになっている充放電期間ｔｗ３（＜ｔｗ２）＋スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間ｔｄ３（＞ｔｄ２））で前記第１及び前記第２のスイッチング素子をオンオフ制御することとする。

【0019】

本発明の他の一つは、上記バランス補正装置であって、前記周期Ｔ２は前記周期Ｔ１のｎ倍（ｎは２以上の自然数）であることとする。

【0020】

本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ１（＞Ｖｔ２）を超えているとき、前記周期Ｔ１（＝前記第１及び前記第２のスイッチング素子のいずれかがオンになっている充放電期間ｔｗ１）で前記第１及び前記第２のスイッチング素子をオンオフ制御することとする。

【0021】

本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された前記Ｖｔ３以下であるとき、前記第１及び前記第２のスイッチング素子を共にオフすることとする。

【0022】

本発明の他の一つは、上記バランス補正装置であって、前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列電圧を分圧する分圧回路を備え、前記電圧差検出部は、前記分圧回路により前記直列電圧を等分割して得られる電圧と、前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列接続点の電圧との差に基づき、前記電圧差Ｖｘを検出することとする。

【0023】

本発明の他の一つは、上記バランス補正装置であって、複数の前記バランス補正ユニットを備え、一の前記バランス補正ユニットの前記第１の蓄電モジュールが、他の一の前記バランス補正ユニットの前記第２の蓄電モジュールと同一の前記蓄電モジュールとなるように結線されていることとする。

【0024】

本発明の他の一つは、蓄電装置であって、前記複数の蓄電セルと上記バランス補正装置を備えることとする。

【0025】

その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。

【発明の効果】

【0026】

本発明によれば、電力消費を抑えつつ、蓄電セル間の電圧を効率よく均等化させることができる。

【図面の簡単な説明】

【0027】

【図1】バランス補正回路１の一例である。

【図2A】スイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタＬを流れる電流ｉＬの波形である。

【図2B】スイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタＬを流れる電流ｉＬの波形である。

【図3】３つ以上の蓄電セルの電圧の均等化に対応したバランス補正回路５の一例である。

【図4】バランス補正回路４の一例である。

【図5】バランス補正回路４の要部における動作波形である。

【発明を実施するための形態】

【0028】

以下、本発明の実施形態について説明する。尚、以下の説明において、同一又は類似の部分に同一の符号を付して重複する説明を省略することがある。また符号の添字部分を省略して同一の構成要素を総称することがある（例えば、制御回路１０Ａ，１０Ｂ，１０Ｃを制御回路１０と総称する）。

【0029】

［バランス補正回路の基本構成］
図１にコンバータ方式のバランス補正回路１（バランス補正装置）を示している。バランス補正回路１は、例えば、直列接続された複数の蓄電セルからなる集合電池を利用する蓄電装置（電気自動車、ハイブリッド自動車、電気二輪車、鉄道車両、昇降機、系統連携用蓄電装置、パーソナルコンピュータ、ノートブック型コンピュータ、携帯電話機、スマートフォン、ＰＤＡ機器等）に適用される。蓄電セルは、例えば、リチウムイオン二次電池、リチウムイオンポリマー二次電池等であるが、電気二重層キャパシタ等の他の種類の蓄電素子であってもよい。

【0030】

集合電池を構成している蓄電セル間で製造品質や劣化の度合いが異なる場合、蓄電セル間の電池特性（電池容量、放電電圧特性）に差が生じることがあり、この電池特性の差に起因して、充放電時等に蓄電セル間の電圧にばらつきが生じることがある。このばらつきの発生を防ぐべく、バランス補正回路１は、蓄電セル間の電圧もしくは直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化させる（セルバランスが確保される）ように動作する。

【0031】

同図に示すように、直列接続された蓄電セルＢ１，Ｂ２によって集合電池３が構成されている。集合電池３の正負端子３１，３２には、例えば、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路等）、集合電池３の起電力を利用して機能する負荷（例えば、モータ、電子回路、電気製品等）等が接続される。

【0032】

蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路（蓄電セルＢ１，Ｂ２の直列接続点Ｎｍを含む線路）には、インダクタＬの一端が接続している。インダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１が設けられている。インダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２が設けられている。

【0033】

スイッチング素子Ｓ１，Ｓ２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、後述する制御信号生成回路１２（スイッチング制御部）から入力される制御信号φ１，φ２によって、図示しないゲートドライバを介してオンオフ制御される。尚、スイッチング素子Ｓ１，Ｓ２はバイポーラトランジスタを用いて構成することも可能である。

【0034】

スイッチング素子Ｓ１，Ｓ２には、夫々、一方向性素子Ｄ１，Ｄ２（ダイオード等）が並列に接続されている。一方向性素子Ｄ１は、蓄電セルＢ１の電圧（端子間電圧）に対して逆方向に（インダクタＬから蓄電セルＢ１に流れ込む電流に対しては順方向に）に接続されている。また一方向性素子Ｄ２は、蓄電セルＢ２の電圧（端子間電圧）に対して逆方向に（インダクタＬから蓄電セルＢ２に流れ込む電流に対しては順方向に）接続されている。

【0035】

スイッチング素子Ｓ１，Ｓ２が共にオフとなった期間にインダクタ電流ｉＬが残留していた場合、その残留インダクタ電流ｉＬは一方向性素子Ｄ１,Ｄ２を経由して流れ続けることができる。これによりインダクタＬに蓄えられたエネルギーを無駄なく利用することができる。またインダクタ電流ｉＬを遮断した場合に生じるサージ電圧の発生も抑制することができる。

【0036】

尚、ＭＯＳＦＥＴには通常、ソース−ドレイン間に並列して寄生ダイオード（内部ダイオードとも称する）が形成されているが、これを上記一方向性素子Ｄ１，Ｄ２として利用すれば、回路構成の簡素化、素子数の減少、製造コストの低減を図ることができる。

【0037】

制御回路１０は、制御信号生成回路１２、抵抗素子Ｒ１，Ｒ２、及び差動増幅回路１３を含む。

【0038】

抵抗素子Ｒ１，Ｒ２の抵抗値は等値に設定されていて、これらは上記２つの蓄電セルＢ１，Ｂ２の直列電圧（集合電池３の正負端子３１，３２間の電圧）を等分割する分圧回路を構成している。

【0039】

差動増幅回路１３は、蓄電セルＢ１，Ｂ２の中間接続点Ｎｍに現れる電圧Ｖｍと抵抗素子Ｒ１，Ｒ２の接続点Ｎｎに現れる分圧電圧Ｖｎとの電圧差Ｖｘ（＝Ｖｍ−Ｖｎ＝蓄電セルＢ１の電圧ＶＢ１−蓄電セルＢ２の電圧ＶＢ２）を所定の利得で線形増幅して制御回路１０に入力する。

【0040】

制御信号生成回路１２は、ゲートドライバの夫々に供給する２相の制御信号φ１，φ２を生成する。本実施形態では、制御信号φ１，φ２は、所定のデューティ比の２相（ハイレベル（High level)、ローレベル（Low level)）の方形波（例えばＰＷＭパルス（PWM:Pulse Width Modulation）であるものとする。制御信号生成回路１２は、差動増幅回路１３から入力される上記電圧差Ｖｘに応じて制御信号φ１，φ２のデューティ幅や制御信号φ１，φ２の生成有無等を決定する。制御信号生成回路１２は、例えば、演算装置（ＣＰＵ（Central Processing Unit），ＭＰＵ（Micro Processing Unit）等）や記憶装置（ＲＡＭ（Random Access Memory），ＲＯＭ（Read Only Memory）等）を備えたマイクロコンピュータを用いて構成されている。

【0041】

以上の構成の他、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチング素子のオンオフ動作に起因して蓄電セルＢ１，Ｂ２に生じる電圧変化の緩和などを目的として、蓄電セルＢ１，Ｂ２の夫々の正負端子間、集合電池３の正負端子３１，３２間等に容量素子を設けてもよい。

【0042】

続いて、バランス補正回路１の動作について説明する。
図２Ａ及び図２Ｂに、スイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタＬを流れる電流ｉＬの波形を示している。

【0043】

図２Ａ（ａ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）（Ｖｔ１は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ａ（ｂ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）（Ｖｔ２は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ａ（ｃ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」（Ｖｔ２≧Ｖｘ＞Ｖｔ３）（Ｖｔ３は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ａ（ｄ）は、蓄電セルＢ１の電圧ＶＢ１と蓄電セルＢ２の電圧ＶＢ２とが「ほぼ等しい（均等）」（Ｖｔ３≧Ｖｘ≧−Ｖｔ３）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ｂ（ｅ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや低い」（−Ｖｔ３＞Ｖｘ≧−Ｖｔ２）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ｂ（ｆ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ｃ（ｇ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり低い」（−Ｖｔ１＞Ｖｘ）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。

【0044】

図２Ａ（ａ）及び図２Ｂ（ｇ）に示すように、蓄電セルＢ１，Ｂ２の電圧差Ｖｘの絶対値が「かなり高い」（Ｖｘ＞Ｖｔ１又は−Ｖｔ１＞Ｖｘ）とき、制御信号生成回路１２は、スイッチング素子Ｓ１，Ｓ２を、周期Ｔ１（＝スイッチング素子Ｓ１，Ｓ２のいずれかがオンになっている充放電期間ｔｗ１＋スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間ｔｄ１）で相補的にオンオフする。これにより、一方の蓄電セルから流れ込むインダクタ電流ｉＬによってインダクタＬが充電される充電期間と、インダクタＬに充電されたエネルギーに基づくインダクタ電流ｉＬによって他方の蓄電セルを充電するインダクタＬの放電期間とが交互に発生する。

【0045】

またこのとき、制御信号生成回路１２は、充放電期間ｔｗ１が休止期間ｔｄ１に比べて十分に大きくなるように設定する。（図２Ａ（ａ），図２Ｂ（ｇ）では休止期間ｔｄ１を０としてスイッチング素子Ｓ１，Ｓ２をフル稼働状態としている）。これにより、インダクタＬを介して行われる、一方の蓄電セルから他方の蓄電セルへの充電量（電気エネルギー）が大きくなり、蓄電セルＢ１，Ｂ２間の電圧を急速に均等化することができる。

【0046】

尚、充放電期間ｔｗ１は、例えば、バランス補正回路１の利用目的、バランス補正回路１を構成している素子の性質、バランス補正回路１に要求される性能等に応じて適切な値に設定する。またこの例では図２Ａ（ａ）と図２Ｂ（ｇ）とで充放電期間ｔｗ１（又は休止期間ｔｄ１）を同じ値に設定しているが、異なる値に設定してもよい。

【0047】

図２Ａ（ｂ）と図２Ｂ（ｆ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２又は−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）とき、制御信号生成回路１２は、スイッチング素子Ｓ１，Ｓ２を、周期Ｔ１（＝スイッチング素子Ｓ１，Ｓ２のいずれかがオンになっている充放電期間ｔｗ２（＜ｔｗ１）＋スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間ｔｄ２（＞ｔｄ１））で相補的にオンオフする。

【0048】

同図に示すように、制御信号生成回路１２は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」ときに比べて、充放電期間ｔｗ２を充放電期間ｔｗ１よりも短く設定し、代わりに休止期間ｔｄ２を休止期間ｔｄ１よりも長く設定する。このように蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「高い」とき、制御信号生成回路１２は、電圧差が「かなり高い」ときに比べて休止期間を長く設定するので、電力損失を増大させる過剰動作を回避させることができる。これにより、大きな電力損失をともなうことなく、直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。

【0049】

尚、制御信号生成回路１２は、例えば、バランス補正回路１の利用目的、バランス補正回路１を構成している素子の性質、バランス補正回路１に要求される性能等に応じて充放電期間ｔｗ２を適切な範囲内で設定する。またこの例では図２Ａ（ｂ）と図２Ｂ（ｆ）とで充放電期間ｔｗ２（又は休止期間ｔｄ２）を同じ値に設定しているが、異なる値に設定してもよい。

【0050】

図２Ａ（ｃ）と図２Ｂ（ｅ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」（Ｖｔ２≧Ｖｘ＞Ｖｔ３又は−Ｖｔ３＞Ｖｘ≧−Ｖｔ２）とき、制御信号生成回路１２は、スイッチング素子Ｓ１，Ｓ２を、周期Ｔ２（＞Ｔ１）（＝スイッチング素子Ｓ１，Ｓ２のいずれかがオンになっている充放電期間ｔｗ３（＜ｔｗ２）＋スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間ｔｄ３（＞ｔｄ２））で相補的にオンオフする。

【0051】

このように蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」とき、制御信号生成回路１２は、周期Ｔ１よりも長い周期Ｔ２（＝充放電期間ｔｗ３（＜ｔｗ２）＋休止期間ｔｄ３（＞ｔｄ２））でスイッチング素子Ｓ１，Ｓ２を相補的にオンオフし、スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間を長くするので、スイッチング素子Ｓ１，Ｓ２をオンオフさせることによる電力損失を低減することができる。またこの場合でも充放電期間ｔｗ３の存在により、「やや高い」電圧差を解消させるために必要となるインダクタＬの充放電電流ｉＬは確保することができるので、スイッチング素子Ｓ１，Ｓ２の電圧を効率良く均等化させることができる。

【0052】

尚、このように周期Ｔ２（＞Ｔ１）（＝充放電期間ｔｗ３（＜ｔｗ２）＋休止期間ｔｄ３（＞ｔｄ２））でスイッチング素子Ｓ１，Ｓ２を相補的にオンオフする方法として、例えば、スイッチング素子Ｓ１，Ｓ２を周期Ｔ１のｎ倍（ｎは２以上の整数）の周期Ｔ２（＝充放電期間ｔｗ３（＜ｔｗ２）＋休止期間ｔｄ３（＞ｔｄ２））で相補的にオンオフするようにしてもよい。周期Ｔ２を周期Ｔ１の整数倍とすることで、回路構成を簡素化することができ、例えば、図２Ａ（ｂ）、図２Ａ（ｆ）に示す制御信号φ１，φ２から充放電期間ｔｗ３を間引く（スキップする）回路を構成する（もしくはそのようなアルゴリズムとする）ことで、図２Ａ（ｃ）や図２Ｂ（ｅ）に示したような制御を容易に実現することができる。

【0053】

充放電期間ｔｗ３や周期Ｔ２は、例えば、バランス補正回路１の利用目的、バランス補正回路１を構成している素子の性質、バランス補正回路１に要求される性能等に応じて適切な値に設定する。また図２Ａ（ｃ）と図２Ｂ（ｅ）とで充放電期間ｔｗ３（又は休止期間ｔｄ３）を同じ値に設定しているが、異なる値に設定してもよい。

【0054】

図２Ａ（ｄ）に示すように、蓄電セルＢ１の電圧ＶＢ１と蓄電セルＢ２の電圧ＶＢ２とが「ほぼ等しい（均等）」とき（Ｖｔ３≧Ｖｘ≧−Ｖｔ３）、制御信号生成回路１２は、スイッチングＳ１，Ｓ２のいずれについてもオンオフ制御を停止し、オフ状態を継続する。このため、この状態のときはスイッチング素子Ｓ１，Ｓ２をオンオフ制御することに伴う損失は発生しない。尚、スイッチＳ１，Ｓ２が共にオフとなった期間にインダクタ電流ｉＬが残留していても、その残留インダクタ電流ｉＬは一方向性素子Ｄ１,Ｄ２を経由して流れ続けることができる。このため、インダクタＬに蓄えられたエネルギーを無駄なく利用することができ、インダクタ電流ｉＬを遮断した場合に生じるサージ電圧の発生を抑えることができる。

【0055】

以上に説明したように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」（Ｖｔ２≧Ｖｘ＞Ｖｔ３）か、もしくは「やや低い」（−Ｖｔ３＞Ｖｘ≧−Ｖｔ２）とき、制御信号生成回路１２は、スイッチング素子Ｓ１，Ｓ２を、周期Ｔ２（＞Ｔ１）（＝スイッチング素子Ｓ１，Ｓ２のいずれかがオンになっている充放電期間ｔｗ３（＜ｔｗ２）＋スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間ｔｄ３（＞ｔｄ２））で相補的にオンオフし、スイッチング素子Ｓ１，Ｓ２が共にオフしている休止期間を長くする。このため、スイッチング素子Ｓ１，Ｓ２をオンオフさせることによる電力損失を低減することができる。またこの場合でも充放電期間ｔｗ３の存在により、「やや高い」もしくは「やや低い」電圧差を解消させるために必要となるインダクタＬの充放電電流ｉＬは確保することができるので、スイッチング素子Ｓ１，Ｓ２の電圧を効率良く均等化させることができる。

【0056】

ところで、以上に説明した実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。

【0057】

例えば、以上に説明したバランス補正回路１において、蓄電セルＢ１，Ｂ２の電圧差Ｖｘに代えて、インダクタ電流ｉＬに応じて充放電期間ｔｗ１〜ｔｗ３及び休止期間ｔｄ１〜ｔｄ３を設定するようにしてもよい。この場合、インダクタ電流ｉＬは、インダクタＬに直列に設けた電流センサにより取得してもよいし、インダクタＬに並列に設けた電圧センサによりインダクタ電圧ｖＬを検出し、これを積分することにより取得するようにしてもよい。

【0058】

また以上に説明したバランス補正回路１の構成は、蓄電セルが３つ以上の場合に拡張することができる。図３は３つ以上の蓄電セルの電圧の均等化に対応したバランス補正回路の一例である。尚、同図にはバランス補正回路の要部のみを示している。このバランス補正回路５は、前述したバランス補正回路１と同等の構成を有する複数のバランス補正ユニット５１を含む。

【0059】

同図に示すように、このバランス補正回路５にあっては、一のバランス補正ユニット５１の蓄電セルの一つが、前後して設けられている他の一のバランス補正ユニット５１の蓄電セルの一つと共通になるように結線されている。制御回路１０Ａは、スイッチング素子Ｓ１，Ｓ２を相補的にオンオフして蓄電セルＢ１の電圧と蓄電セルＢ２の電圧を均等化させ、また制御回路１０Ｂは、スイッチング素子Ｓ３，Ｓ４を相補的にオンオフして蓄電セルＢ２の電圧と蓄電セルＢ３の電圧を均等化させる。その結果、蓄電セルＢ２の電圧は２つの蓄電セルＢ１，Ｂ３の双方の電圧と均等化され、３つの蓄電セルＢ１，Ｂ２，Ｂ３の電圧が均等化されることとなる。そして同様に他の蓄電セルＢ４，Ｂ５，Ｂ６・・・の電圧も均等化され、バランス補正回路５の均等化の対象になっている全ての蓄電セル間で電圧が均等化されることとなる。

【0060】

本発明のバランス補正回路は、蓄電セルとは別体に設けられるものであってもよいし、蓄電セルと一体化されて電池パック等を構成するものであってもよい。

【符号の説明】

【0061】

１ バランス補正回路、１０ 制御回路、１２ 制御信号生成回路、１３ 差動増幅回路、Ｂ１，Ｂ２ 蓄電セル、Ｓ１，Ｓ２ スイッチング素子、Ｄ１，Ｄ２ 一方向性素子

【図1】

【図2A】

【図2B】

【図3】

【図4】

【図5】