知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6206495
(24)【登録日】2017年9月15日
(45)【発行日】2017年10月4日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/331 20060101AFI20170925BHJP
H01L 29/737 20060101ALI20170925BHJP
H01L 29/417 20060101ALI20170925BHJP
H01L 21/28 20060101ALI20170925BHJP
【ＦＩ】
H01L29/72 H
H01L29/50 B
H01L21/28 301S
H01L21/28 301B
【請求項の数】10
【全頁数】23
(21)【出願番号】特願2015-526217(P2015-526217)
(86)(22)【出願日】2014年6月6日
(86)【国際出願番号】JP2014065080
(87)【国際公開番号】WO2015005037
(87)【国際公開日】20150115
【審査請求日】2015年12月9日
(31)【優先権主張番号】特願2013-144454(P2013-144454)
(32)【優先日】2013年7月10日
(33)【優先権主張国】JP
(73)【特許権者】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110001195
【氏名又は名称】特許業務法人深見特許事務所
(72)【発明者】
【氏名】梅本 康成
(72)【発明者】
【氏名】黒川 敦
(72)【発明者】
【氏名】西明 恒和
【審査官】
棚田 一也
(56)【参考文献】
【文献】
特開２００２−０７６０１２（ＪＰ，Ａ）
【文献】
特開２００９−２３１５９３（ＪＰ，Ａ）
【文献】
Tadao ISHIBASHI，Nonequilibrium Electron Transport in HBTs，IEEE TRANSACTIONS ON ELECTRON DEVICES，米国，IEEE，２００１年１１月，VOL.48, NO.11，P.2595-2605
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２１／３３１
Ｈ０１Ｌ ２１／２８
Ｈ０１Ｌ ２９／４１７
Ｈ０１Ｌ ２９／７３７
(57)【特許請求の範囲】
【請求項1】
コレクタ層と、
前記コレクタ層上に形成されたベース層と、
前記ベース層上に形成されたエミッタ層と
を有し、
前記コレクタ層は、
少なくとも一層のｐ型半導体層と、
前記ｐ型半導体層に接合するｎ型層を含むｎ型半導体層と
を備え、
前記ｎ型半導体層はＧａＡｓから形成され、
前記ｎ型層の不純物濃度は５×１０15ｃｍ-3以下であり、
前記ｐ型半導体層はＧａＡｓから形成され、
前記ｐ型半導体層のシート濃度の総和は、１×１０11ｃｍ-2よりも低く設定された、半導体装置。
前記コレクタ層上に形成されたベース層と、
前記ベース層上に形成されたエミッタ層と
を有し、
前記コレクタ層は、
少なくとも一層のｐ型半導体層と、
前記ｐ型半導体層に接合するｎ型層を含むｎ型半導体層と
を備え、
前記ｎ型半導体層はＧａＡｓから形成され、
前記ｎ型層の不純物濃度は５×１０15ｃｍ-3以下であり、
前記ｐ型半導体層はＧａＡｓから形成され、
前記ｐ型半導体層のシート濃度の総和は、１×１０11ｃｍ-2よりも低く設定された、半導体装置。
【請求項2】
前記ｐ型半導体層は、前記ｎ型層に挟み込まれるように形成され、
前記ｐ型半導体層は、前記コレクタ層における前記ベース層側の端面から、前記ｐ型半導体層と前記ｎ型層との接合面のうち前記ベース層側に位置するベース層側接合面までの距離が、前記コレクタ層の厚さの１０〜７０％の厚さに相当する距離の範囲内にあるように配置された、請求項１記載の半導体装置。
前記ｐ型半導体層は、前記コレクタ層における前記ベース層側の端面から、前記ｐ型半導体層と前記ｎ型層との接合面のうち前記ベース層側に位置するベース層側接合面までの距離が、前記コレクタ層の厚さの１０〜７０％の厚さに相当する距離の範囲内にあるように配置された、請求項１記載の半導体装置。
【請求項3】
前記ｐ型半導体層は、前記端面から前記ベース層側接合面までの距離が、前記コレクタ層の厚さの３０〜６０％の厚さに相当する距離の範囲内にあるように配置された、請求項２記載の半導体装置。
【請求項4】
前記ｐ型半導体層は、前記ｎ型層に介在するように配置され、
前記ｐ型半導体層の不純物濃度は、前記ｐ型半導体層にそれぞれ接している前記ｎ型層の前記不純物濃度よりも低く設定された、請求項１〜３のいずれかに記載の半導体装置。
前記ｐ型半導体層の不純物濃度は、前記ｐ型半導体層にそれぞれ接している前記ｎ型層の前記不純物濃度よりも低く設定された、請求項１〜３のいずれかに記載の半導体装置。
【請求項5】
半導体基板と前記コレクタ層との間にサブコレクタ層が形成され、
前記ｎ型半導体層は、前記ｎ型層の側から前記サブコレクタ層の側へ向かって、不純物濃度が増加する傾向を示す部分を含む、請求項４記載の半導体装置。
前記ｎ型半導体層は、前記ｎ型層の側から前記サブコレクタ層の側へ向かって、不純物濃度が増加する傾向を示す部分を含む、請求項４記載の半導体装置。
【請求項6】
前記ｎ型半導体層は、前記ｎ型層の前記不純物濃度よりも高い不純物濃度を有する第１高濃度層を含み、
半導体基板と前記コレクタ層との間にサブコレクタ層が形成され、
前記第１高濃度層は前記サブコレクタ層の側に形成された、請求項１〜４のいずれかに記載の半導体装置。
半導体基板と前記コレクタ層との間にサブコレクタ層が形成され、
前記第１高濃度層は前記サブコレクタ層の側に形成された、請求項１〜４のいずれかに記載の半導体装置。
【請求項7】
前記ｐ型半導体層は、前記ｎ型層と前記第１高濃度層との間に介在するように配置された、請求項６記載の半導体装置。
【請求項8】
前記ｎ型層の前記不純物濃度は、一の不純物濃度と、前記一の不純物濃度よりも低い他の不純物濃度とを含み、
前記ｎ型層は、前記他の不純物濃度を有する低濃度層を含み、
前記低濃度層は、前記ｐ型半導体層と前記第１高濃度層との間に配置された、請求項６または７に記載の半導体装置。
前記ｎ型層は、前記他の不純物濃度を有する低濃度層を含み、
前記低濃度層は、前記ｐ型半導体層と前記第１高濃度層との間に配置された、請求項６または７に記載の半導体装置。
【請求項9】
前記ｎ型半導体層は、前記ｎ型層の前記不純物濃度よりも高い不純物濃度を有する第２高濃度層を含み、
前記第２高濃度層は、前記ベース層に接するように配置された、請求項６〜８のいずれかに記載の半導体装置。
前記第２高濃度層は、前記ベース層に接するように配置された、請求項６〜８のいずれかに記載の半導体装置。
【請求項10】
前記エミッタ層と前記ベース層とはヘテロ接合をなし、
前記エミッタ層のバンドギャップが前記ベース層のバンドギャップよりも大きく設定された、請求項１〜９のいずれかに記載の半導体装置。
前記エミッタ層のバンドギャップが前記ベース層のバンドギャップよりも大きく設定された、請求項１〜９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置に関し、特に、バイポーラ・トランジスタを備えた半導体装置に関するものである。【背景技術】
【0002】
近年、携帯端末機等のパワーアンプモジュールを構成するトランジスタとして、ヘテロ接合型のバイポーラ・トランジスタが適用されている。この種のバイポーラ・トランジスタは、ＨＢＴ（Hetero Junction Bipolar Transistor）と称されている。【0003】
ここで、そのようなバイポーラ・トランジスタの第１従来例として、非特許文献１に挙げられているバイポーラ・トランジスタについて説明する。図３０に示すように、バイポーラ・トランジスタでは、ＧａＡｓ等の半導体基板１０１に接するようにサブコレクタ層１０２が形成され、そのサブコレクタ層１０２に接するようにコレクタ層１０３が形成されている。コレクタ層１０３に接するようにベース層１０４が形成され、そのベース層１０４に接するようにエミッタ層１０５が形成されている。エミッタ層１０５に接するようにエミッタ電極１１１が形成されている。ベース層１０４に接するようにベース電極１１０が形成されている。サブコレクタ層１０２に接するようにコレクタ電極１０９が形成されている。【0004】
第１従来例に係るバイポーラ・トランジスタでは、エミッタ層１０５とベース層１０４とはヘテロ接合をなしている。また、エミッタ層１０５のバンドギャップが、ベース層１０４のバンドギャップよりも大きくなるように設定されている。さらに、コレクタ層１０３では、不純物濃度が厚さ方向（深さ方向）に均一になるように形成されている。【0005】
次に、バイポーラ・トランジスタの第２従来例として、特開平０２−２９１１３５号公報（特許文献１）に挙げられているバイポーラ・トランジスタについて説明する。図３１に示すように、第２従来例に係るバイポーラ・トランジスタでは、特に、コレクタ層１０３は、第１コレクタ層１０３ａ、第２コレクタ層１０３ｂおよび第３コレクタ層１０３ｃから形成され、不純物濃度が相対的に低い第１コレクタ層１０３ａと高い第２コレクタ層１０３ｂとが接合している。なお、これ以外の構成については、第１従来例に係るバイポーラ・トランジスタと同様なので、同一部材には同一符号を付し、その説明を繰り返さないこととする。【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開平０２−２９１１３５号公報
【非特許文献】
【0007】
【非特許文献1】Min-Chang Tu, Herng-Yih Ueng, and Yu-Chi Wang:“Performance of High-Reliability and High-Linearity InGaP/GaAs HBT PAs for Wireless Communication” IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 57, NO. 1, JANUARY (2010) p188.
【発明の概要】
【発明が解決しようとする課題】
【0008】
ヘテロ接合型のバイポーラ・トランジスタでは、変調ひずみを抑えたり電力利得（ゲイン）のコレクタ電圧変動を抑制する観点から、ベース・コレクタ間の電圧の変動（変化）に対して、ベースとコレクタとの間の容量（ベース・コレクタ間容量）の変化が小さいことが求められる。すなわち、実用的なベース・コレクタ間の電圧の範囲において、ベース・コレクタ間容量が一定になること（線形性）が求められる。【0009】
ベース・コレクタ間容量とベース・コレクタ間電圧との関係をシミュレーションにより計算した結果（グラフ）を図３２に示す。このグラフは、文献の趣旨を逸脱しない範囲で、コレクタ濃度パラメータを変えて計算した結果である。図３２に示すように、第１従来例および第２従来例では、通常の使用範囲とされる、ベース・コレクタ間電圧の範囲（Ｖｂｃ＝−４〜０Ｖ程度）において、ベース・コレクタ間容量Ｃｂｃは、１．５〜２．０倍程度変化する。さらに、ベース・コレクタ間電圧Ｖｂｃが正の領域では、ベース・コレクタ間容量Ｃｂｃのグラフは急速に立ち上がり、正の領域を含めたベース・コレクタ間電圧の範囲（Ｖｂｃ＝−４〜０．４程度）では、ベース・コレクタ間容量Ｃｂｃは、２．０〜２．５倍程度変化してしまい、線形性が悪くなる。【0010】
パワーアンプモジュールに使用されるバイポーラ・トランジスタとしては、相対的に高い電圧で動作する場合と、相対的に低い電圧で動作する場合とがある。このため、第１従来例および第２従来例の構造においては、実用的なベース・コレクタ間電圧の範囲（変動）に対して、ベース・コレクタ間容量が変動してしまい、変調ひずみが大きくなったり、電力利得がコレクタ電圧に応じて大きく変動するという問題があった。【0011】
本発明は上記問題点を解決するためになされたものであり、その目的は、ベース・コレクタ間容量の変動が抑制される半導体装置を提供することである。【課題を解決するための手段】
【0012】
本発明に係る半導体装置は、コレクタ層とベース層とエミッタ層とを有している。ベース層は、コレクタ層上に形成されている。エミッタ層は、ベース層上に形成されている。コレクタ層は、少なくとも一層のｐ型半導体層と、ｐ型半導体層に接合するｎ型層を含むｎ型半導体層とを備えている。ｎ型半導体層はＧａＡｓから形成されている。ｎ型層の不純物濃度は５×１０15ｃｍ-3以下である。ｐ型半導体層はＧａＡｓから形成されている。ｐ型半導体層のシート濃度の総和は、１×１０11ｃｍ-2よりも低く設定されている。
【0013】
本発明に係る半導体装置によれば、コレクタ層は、少なくとも一層のｐ型半導体層と、ｐ型半導体層に接合するｎ型層を含むｎ型半導体層とを備え、そのｐ型半導体層のシート濃度の総和は、１×１０11ｃｍ-2よりも低く設定されている。これにより、ベース・コレクタ間容量の変動（変化）を抑制することができ、変調ひずみを抑えることができるとともに、電力利得のコレクタ電圧変動を抑制することができる。
【0014】
ｐ型半導体層は、ｎ型半導体層に挟み込まれるように形成され、ｐ型半導体層は、コレクタ層におけるベース層側の端面から、ｐ型半導体層とｎ型半導体層との接合面のうちベース層側に位置するベース層側接合面までの距離が、コレクタ層の厚さの１０〜７０％の厚さに相当する距離の範囲内にあるように配置されていることが好ましい。
【0015】
これにより、ベース・コレクタ間容量の変動を確実に抑制することができる。さらに、ｐ型半導体層は、端面からベース層側接合面までの距離が、コレクタ層の厚さの３０〜６０％の厚さに相当する距離の範囲内にあるように配置されていることが好ましい。
【0016】
これにより、ベース・コレクタ間容量の変動をより確実に抑制することができる。ｐ型半導体層は、ｎ型半導体層に介在するように配置され、ｐ型半導体層の不純物濃度は、ｐ型半導体層にそれぞれ接しているｎ型層の不純物濃度よりも低く設定されていることが好ましい。
【0017】
このことによっても、ベース・コレクタ間容量の変動を抑制することができる。半導体基板とコレクタ層との間にサブコレクタ層が形成されており、ｎ型半導体層における不純物濃度は、ｐ型半導体層からサブコレクタ層側へ向かって増加する傾向になるように設定されていることが好ましい。なお、増加する傾向とは、不純物濃度が単調に増加すること、または、階段状に増加するだけではなく、途中で不純物濃度が低下する箇所があっても、ｐ型半導体層からサブコレクタ層側へ向かって全体として増加していればよいことを意図するものである。
【0018】
また、ｎ型半導体層は、ｎ型層の不純物濃度よりも高い不純物濃度を有する第１高濃度層とを含み、半導体基板とコレクタ層との間にサブコレクタ層が形成されており、第１高濃度層はサブコレクタ層の側に形成され、不純物濃度層はベース層側に形成されていることが好ましい。
【0019】
これらにより、サブコレクタ層の側の電界を緩和させることができ、コレクタ耐圧を向上させることができる。【0020】
ｐ型半導体層の配置態様として、ｐ型半導体層は、ｎ型層と第１高濃度層との間に介在するように配置されていることが好ましい。また、ｎ型層の不純物濃度は、一の不純物濃度と、一の不純物濃度よりも低い他の不純物濃度とを含み、ｎ型層は、他の不純物濃度を有する低濃度層を含み、低濃度層は、ｐ型半導体層と第１高濃度層との間に配置されていることが好ましい。
【0021】
さらに、ｎ型半導体層は、ｎ型層の不純物濃度よりも高い不純物濃度を有する第２高濃度層を含み、第２高濃度層は、ベース層に接するように配置されていることが好ましい。
【0022】
これにより、カーク効果を抑制することができる。また、第１導電型半導体層および第２導電型半導体層は、同じ半導体から形成されていることが好ましい。エミッタ層とベース層とはヘテロ接合をなし、エミッタ層のバンドギャップがベース層のバンドギャップよりも大きく設定されていることが好ましい。
【図面の簡単な説明】
【0023】
【図1】本発明の実施の形態１に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図2】同実施の形態において、ベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図3】同実施の形態において、バイポーラ・トランジスタの製造方法の一工程を示す断面図である。
【図7】同実施の形態において、ベース・コレクタ間容量Ｃｂｃとベース・コレクタ間電圧Ｖｂｃとの関係を示すグラフである。
【図8】同実施の形態において、作用効果を説明するための、小電流動作時と大電流動作時とにおける、ベース・コレクタ間容量Ｃｂｃとコレクタ・エミッタ間電圧Ｖｃｅの関係を示すグラフである。
【図9】同実施の形態において、作用効果を説明するための、ベース・コレクタ間容量Ｃｂｃとコレクタ・エミッタ間電圧Ｖｃｅとの関係を示すグラフである。
【図10】同実施の形態において、作用効果を説明するための、コレクタ・エミッタ間電圧Ｖｃｅを所定電位に固定した場合における、ベース・コレクタ間容量Ｃｂｃとベース・エミッタ間電圧Ｖｂｅとの関係を示すグラフである。
【図11】同実施の形態において、作用効果を説明するための、コレクタ・エミッタ間電圧Ｖｃｅを所定電位に固定した場合における、伝導帯および価電子帯のエネルギーと、エミッタ層からサブコレクタ層に至る深さ方向との関係を示すエネルギーバンドである。
【図12】同実施の形態において、作用効果を説明するための、コレクタ・エミッタ間電圧Ｖｃｅを所定電位に固定した場合における、キャリア濃度と、エミッタ層からサブコレクタ層に至る深さ方向との関係を示すグラフである。
【図13】同実施の形態において、作用効果を説明するための、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃとｐ層開始位置との関係を示すグラフである。
【図14】本発明の実施の形態２に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図15】同実施の形態において、ベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図16】同実施の形態において、作用効果を説明するための、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃとｐ層開始位置との関係を示すグラフである。
【図17】同実施の形態において、変形例に係るバイポーラ・トランジスタのベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図18】本発明の実施の形態３に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図19】同実施の形態において、ベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図20】本発明の実施の形態４に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図21】同実施の形態において、ベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図22】同実施の形態において、作用効果を説明するための、ベース・コレクタ間容量Ｃｂｃとベース・コレクタ間電圧Ｖｂｃとの関係を示すグラフである。
【図23】本発明の実施の形態５に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図24】同実施の形態において、ベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図25】同実施の形態において、第１変形例に係るバイポーラ・トランジスタにおけるベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図26】同実施の形態において、第２変形例に係るバイポーラ・トランジスタにおけるベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図27】同実施の形態において、第３変形例に係るバイポーラ・トランジスタにおけるベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図28】本発明の実施の形態６に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図29】同実施の形態において、ベース層、コレクタ層およびサブコレクタ層の不純物濃度の分布を示す図である。
【図30】第１従来例に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図31】第２従来例に係るバイポーラ・トランジスタを備えた半導体装置の断面図である。
【図32】従来例に係るバイポーラ・トランジスタにおける、ベース・コレクタ間容量Ｃｂｃとベース・コレクタ間電圧Ｖｂｃとの関係を示すグラフである。
【発明を実施するための形態】
【0024】
実施の形態１実施の形態１に係る半導体装置として、コレクタ層に１層のｐ層（ｐ型半導体層）が含まれるヘテロ接合型のバイポーラ・トランジスタを備えた半導体装置の第１例について説明する。
【0025】
図１および図２に示すように、バイポーラ・トランジスタＢＴでは、半絶縁性ＧａＡｓ等の半導体基板１の表面に接するようにｎ型ＧａＡｓ層（Ｓｉ濃度：約５×１０18ｃｍ-3、膜厚：約０．６μｍ）からなるサブコレクタ層２が形成されている。サブコレクタ層２に接するようにコレクタ層３が形成されている。コレクタ層３に接するように、ｐ型ＧａＡｓ層（Ｃ濃度：約４×１０19ｃｍ-3、膜厚約１００ｎｍ）からなるベース層４が形成されている。ベース層４に接するように、ｎ型ＩｎXＧａ1-XＰ層（Ｉｎ組成比：Ｘ＝０．５、Ｓｉ濃度：約３×１０17ｃｍ-3、膜厚：約３０ｎｍ）からなるエミッタ層５が形成されている。エミッタ層５を貫通してベース層４に接するように、ベース電極１０が形成されている。【0026】
エミッタ層５に接するように、ｎ型ＧａＡｓ層６（Ｓｉ濃度：約３×１０17ｃｍ-3、膜厚：約９０ｎｍ）が形成されている。ｎ型ＧａＡｓ層６に接するように、ｎ型ＧａＡｓコンタクト層７（Ｓｉ濃度：約１×１０19ｃｍ-3、膜厚約５０ｎｍ）が形成されている。ｎ型ＧａＡｓコンタクト層７に接するように、ｎ型ＩｎXＧａ1-XＡｓコンタクト層８（Ｉｎ組成比：Ｘ＝０．５、Ｓｉ濃度：約１×１０19ｃｍ-3、膜厚：約５０ｎｍ）が形成されている。ｎ型ＩｎXＧａ1-XＡｓコンタクト層８に接するようにエミッタ電極１１が形成されている。コレクタ層３の両側方に位置するサブコレクタ層２に接するように、コレクタ電極９が形成されている。【0027】
なお、半導体基板１とサブコレクタ層２との間に、積層された別の層が形成されていてもよい。また、同様に、サブコレクタ層２とコレクタ層３との間、コレクタ層３とのベース層４との間、ベース層４とエミッタ層５との間およびエミッタ層５とｎ型ＧａＡｓ層６との間のいずれかにも、別の層が形成されていてもよい。【0028】
コレクタ電極９は、たとえば、ゲルマニウム金（ＡｕＧｅ）膜（膜厚：約６０ｎｍ）、ニッケル（Ｎｉ）膜（膜厚：約１０ｎｍ）および金（Ａｕ）膜（膜厚：約２００ｎｍ）を順次積層させた積層膜から形成されている。ベース電極１０は、チタン（Ｔｉ）膜（膜厚：約５０ｎｍ）、白金（Ｐｔ）膜（膜厚：約５０ｎｍ）および金（Ａｕ）膜（膜厚：約２００ｎｍ）を順次積層させた積層膜から形成されている。エミッタ電極１１は、タングステンシリサイド膜（Ｓｉ組成比：０．３、膜厚：約０．３μｍ）から形成されている。【0029】
このバイポーラ・トランジスタでは、コレクタ層３は、ｎ型ＧａＡｓ層３ａ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約３５０ｎｍ）、ｐ型ＧａＡｓ層３ｂ（Ｃ濃度：約４．５×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：４．５×１０10ｃｍ-2）およびｎ型ＧａＡｓ層３ｃ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約５００ｎｍ）の三層の半導体層によって形成されている。【0030】
上述したバイポーラ・トランジスタＢＴでは、コレクタ層３が、１層のｐ型ＧａＡｓ層３ｂを備えていることで、ベース・コレクタ間容量Ｃｂｃの変動が抑制されて、線形性を改善することができる。これについては、後で詳細に説明する。【0031】
次に、上述したヘテロ接合のバイポーラ・トランジスタＢＴの製造方法の一例について説明する。まず、半導体基板の表面上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層およびコンタクト層等となる所定の層が、それぞれＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法等のエピタキシャル成長法によって形成される。図３に示すように、半導体基板１の表面に接するように、サブコレクタ層となるｎ型ＧａＡｓ層２ａが形成される。そのｎ型ＧａＡｓ層２ａに接するように、コレクタ層として一層目となるｎ型ＧａＡｓ層３ａが形成される。そのｎ型ＧａＡｓ層３ａに接するように、コレクタ層として二層目となるｐ型ＧａＡｓ層３ｂが形成される。そのｐ型ＧａＡｓ層３ｂに接するように、コレクタ層として三層目となるｎ型ＧａＡｓ層３ｃが形成される。【0032】
次に、ｎ型ＧａＡｓ層３ｃに接するように、ベース層となるｐ型ＧａＡｓ層４ａが形成される。ｐ型ＧａＡｓ層４ａに接するように、エミッタ層となるｎ型ＩｎXＧａ1-XＰ層５ａが形成される。ｎ型ＩｎXＧａ1-XＰ層５ａに接するように、ｎ型ＧａＡｓ層６ａが形成される。ｎ型ＧａＡｓ層６ａに接するように、コンタクト層となるｎ型ＧａＡｓ層７ａが形成される。ｎ型ＧａＡｓ層７ａに接するように、コンタクト層となるｎ型ＩｎXＧａ1-XＡｓ層８ａが形成される。【0033】
次に、所定のフォトレジストマスク（図示せず）をエッチングマスクとして、ｎ型ＩｎXＧａ1-XＡｓ層８ａ、ｎ型ＧａＡｓ層７ａおよびｎ型ＧａＡｓ層６ａにエッチング処理を施すことによって、ｎ型ＧａＡｓ層６、ｎ型ＧａＡｓコンタクト層７、ｎ型ＩｎXＧａ1-XＡｓコンタクト層８が形成される（図４参照）。その後、フォトレジストマスクが除去される。次に、図４に示すように、そのｎ型ＩｎXＧａ1-XＡｓコンタクト層８の表面にエミッタ電極１１が形成される。【0034】
次に、エミッタ層およびベース層等をパターニングするためのフォトレジストマスク（図示せず）が形成される。次に、そのフォトレジストマスクをエッチングマスクとして、ｎ型ＩｎXＧａ1-XＰ層５ａにエッチング処理を施し、さらに、ｐ型ＧａＡｓ層４ａ、ｎ型ＧａＡｓ層３ｃ、ｐ型ＧａＡｓ層３ｂ、ｎ型ＧａＡｓ層３ａにエッチング処理を施すことによって、図５に示すように、エミッタ層５、ベース層４およびコレクタ層３が形成される。その後、フォトレジストマスクが除去される。【0035】
次に、ベース電極が形成される領域に位置するエミッタ層５の部分を除去してベース層４を露出させた後、ベース層４に接するベース電極１０が形成される。次に、図６に示すように、サブコレクタ層２に接するようにコレクタ電極９が形成される。こうして、ヘテロ接合型のバイポーラ・トランジスタの主要部分が形成される。【0036】
上述したバイポーラ・トランジスタのコレクタ層３では、ｎ型ＧａＡｓ層３ａとｎ型ＧａＡｓ層３ｃとの間に、ｐ層（ｐ型半導体層）としてｐ型ＧａＡｓ層３ｂが形成されている。このバイポーラ・トランジスタにおける、ベース・コレクタ間容量Ｃｂｃとベース・コレクタ間電圧Ｖｂｃとの関係をシミュレーションにより計算した結果（グラフ）を、比較例とともに図７に示す。【0037】
図７に示されるように、比較例１（第１従来例）および比較例２（第２従来例）に比べて、上述したバイポーラ・トランジスタでは、ｐ型ＧａＡｓ層３ｂが形成されていることで、ベース・コレクタ間電圧Ｖｂｃが正の値の範囲までベース・コレクタ間容量Ｃｂｃの増加が少なく、線形性が改善されていることがわかる。さらに、そのｐ型ＧａＡｓ層３ｂのシート濃度を一定の濃度よりも低く設定することで、比較的大電流で動作するとき（大電流動作時）のベース・コレクタ間容量Ｃｂｃが、比較的小電流で動作するとき（小電流動作時）のベース・コレクタ間容量Ｃｂｃに比べて、極端に増大することがなくなる。【0038】
これにより、大電流動作時または小電流動作時を問わず、ベースとコレクタとのｐｎ接合が順方向（Ｖｂｃ＞０）にバイアスされる範囲を含む、ベース・コレクタ間電圧Ｖｂｃの広い範囲にわたり、ベース・コレクタ間容量Ｃｂｃの線形性を確保することが可能になる。このことについて、詳しく説明する。【0039】
まず、図８に、小電流動作時と大電流動作時とにおける、ベース・コレクタ間容量Ｃｂｃとコレクタ・エミッタ間電圧Ｖｃｅの関係（特性）について、ｐ層（ｐ型ＧａＡｓ層３ｂ）の不純物濃度（ドーピング濃度）を振り分けた場合のグラフを示す。図８に示すように、小電流動作時には、ｐ層の不純物濃度が高くなるにしたがい、ベース・コレクタ間容量Ｃｂｃは減少し、コレクタ・エミッタ間電圧Ｖｃｅが約１．３５Ｖよりも低い領域（Ｖｃｅ＜１．３５Ｖ）まで線形性が確保されることがわかる。【0040】
これに対して、大電流動作時には、逆に、ｐ層の不純物濃度が高くなるにしたがい、ベース・コレクタ間容量Ｃｂｃは大きく増大しており、線形性が悪化していることがわかる。このことから、ｐ層の不純物濃度が高い場合に、小電流動作時と大電流動作時とでは、ベース・コレクタ間容量Ｃｂｃの線形性は相反する関係にあり、小電流動作時と大電流動作時との双方において、ベース・コレクタ間容量Ｃｂｃの線形性を確保することはできないと考えられる。【0041】
ここで、ベース・エミッタ間電圧Ｖｂｅを１．３５Ｖ（Ｖｂｅ＝１．３５Ｖ）とすると、コレクタ・エミッタ間電圧Ｖｃｅが約１．３５Ｖよりも低い領域（Ｖｃｅ＜１．３５Ｖ）が、ベースとコレクタとのｐｎ接合が順方向にバイアスされるという意味で、ベース・コレクタ間電圧Ｖｂｃが正電圧領域（Ｖｂｃ＞０Ｖ）に対応する。また、図８に示される小電流動作時のグラフは、横軸として、コレクタ・エミッタ間電圧Ｖｃｅを、ベース・コレクタ間電圧Ｖｂｃに読み替えると、図７に示すベース・コレクタ間容量Ｃｂｃとベース・コレクタ間電圧Ｖｂｃとの関係（実施例の特性）に対応する。【0042】
一方、発明者らは、コレクタ層におけるｐ層の不純物濃度（シート濃度）を所定の値よりも低く設定することで、小電流動作時と大電流動作時とにおいて、ベース・コレクタ間容量Ｃｂｃの線形性が相反する関係を解消させることができることを見出した。図９は、ｐ層の不純物濃度を０．５×１０16ｃｍ-3に設定した場合の、ベース・コレクタ間容量Ｃｂｃとコレクタ・エミッタ間電圧Ｖｃｅ（または、ベース・コレクタ間電圧Ｖｂｃ）との関係を、ｐ層を備えていない比較例とともに示すグラフである。なお、このときのｐ層のシート濃度は、ｐ層の厚さを１００ｎｍとすると、０．５×１０11ｃｍ-2である。【0043】
上述したバイポーラ・トランジスタ（実施例）では、小電流動作時におけるベース・コレクタ間容量Ｃｂｃと、大電流動作時におけるベース・コレクタ間容量Ｃｂｃとの差は小さく、ベース・コレクタ間容量Ｃｂｃの特性としてはほぼ一致しており、小電流動作時と大電流動作時との双方において、コレクタ・エミッタ間電圧Ｖｃｅが０．８Ｖ〜４Ｖ（Ｖｂｃ＝−２．６５Ｖ〜０．５５Ｖに相当）の広い範囲にわたり、線形性を確保できることがわかる。【0044】
より具体的に数値で示すと、このコレクタ・エミッタ間電圧Ｖｃｅの範囲におけるベース・コレクタ間容量Ｃｂｃの変化は、容量比にすると、比較例では約２．５であるのに対して、実施例では約１．９であり、ベース・コレクタ間容量Ｃｂｃの変化が大幅に低減されていることがわかる。【0045】
ベース・コレクタ間容量Ｃｂｃとコレクタ・エミッタ間電圧Ｖｃｅとの関係を、別の観点から説明する。コレクタ・エミッタ間電圧Ｖｃｅを０．８Ｖ（Ｖｃｅ＝０．８Ｖ）に固定した場合の、ベース・コレクタ間容量Ｃｂｃとベース・エミッタ間電圧Ｖｂｅとの関係（特性）のグラフを図１０に示す。【0046】
ｐ層の不純物濃度が０．５×１０16ｃｍ-3以下の低い不純物濃度では、ベース・エミッタ間電圧Ｖｂｅが１．２Ｖ〜１．３７Ｖ（Ｖｂｅ＝１．２Ｖ〜１．３７Ｖ）の範囲内において、ベース・コレクタ間容量Ｃｂｃの急激な変化は認められない。これに対して、ｐ層の不純物濃度が１．０×１０16ｃｍ-3以上になると、ベース・コレクタ間容量Ｃｂｃの増加が認められ、特に、ｐ層の不純物濃度が１．５×１０16ｃｍ-3の場合や、２×１０16ｃｍ-3の場合には、ベース・コレクタ間容量Ｃｂｃが急激に増加する傾向が認められる。【0047】
この傾向の理由について説明する。図１１に、コレクタ・エミッタ間電圧Ｖｃｅを０．８Ｖ（Ｖｃｅ＝０．８Ｖ）に固定した場合の、大電流動作時における、伝導帯および価電子帯のエネルギーと、エミッタ層からサブコレクタ層に至る深さ方向（位置）との関係（エネルギーバンド）を示す。また、図１２に、コレクタ・エミッタ間電圧Ｖｃｅを０．８Ｖ（Ｖｃｅ＝０．８Ｖ）に固定した場合の、大電流動作時における、キャリア濃度と、エミッタ層からサブコレクタ層に至る深さ方向（位置）との関係を示す。【0048】
図１１に示すように、ｐ層の不純物濃度が高くなると、伝導帯や価電子帯のエネルギーバンドにおいて、エネルギーがほぼ一定な平坦な部分や、特に、ｐ層が位置する領域おいて、エネルギーが高い凸部が出現することがわかる。このため、図１２に示すように、これらに相当する箇所において、電子やホールが蓄積されやすくなる。その結果、大電流動作時において、電子やホールが蓄積された分だけベース・コレクタ間容量Ｃｂｃが増大すると考えられる。【0049】
一方、ｐ層の不純物濃度が低くなると、伝導帯や価電子帯のエネルギーバンドにおいて、エネルギーがほぼ一定な平坦な部分が少なくなり、また、エネルギーが高い凸部も緩和されることがわかる。このため、図１２に示すように、電子やホールの蓄積が解消されることになる。その結果、大電流動作時において、ベース・コレクタ間容量Ｃｂｃが増大するのを抑制することができると考えられる。【0050】
この場合、ベース・コレクタ間容量Ｃｂｃが増大するのを抑制することができるｐ層の不純物濃度としては、１×１０16ｃｍ-3よりも低いことが望ましいことがわかる。また、これを、ｐ層のシート濃度に換算すると、ｐ層の厚さが１００ｎｍであることから、シート濃度が１×１０11ｃｍ-2よりも低いことが望ましいことがわかる。【0051】
コレクタ層にｐ層（ｐ型ＧａＡｓ層）を介在させることによって、エネルギーバンドにおいて、エネルギーがほぼ一定な平坦な部分等が出現する傾向は、ｐ層の不純物濃度を高くし、ｐ層の厚さを厚くすること、すなわち、シート濃度を高くすることによって強くなる。言い換えると、この傾向は、ｐ層の不純物濃度を高くするだけでなく、ｐ層の厚さを厚くすることによっても強くなる。【0052】
したがって、大電流動作時においても、ベース・コレクタ間容量Ｃｂｃの線形性を確保するために、ｐ層の不純物濃度を下げ、厚さを薄くして、ｐ層のシート濃度を１×１０11ｃｍ-2よりも低く設定することによって、エネルギーがほぼ一定な平坦な部分等を解消させることができる。一方、ｐ層のシート濃度を１×１０11ｃｍ-2以上に設定すると、特に、大電流動作時において、ベース・コレクタ間容量Ｃｂｃの線形性を確保することが難しくなる。
【0053】
また、コレクタ層においてｐ層を形成する位置によっても、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。図１３に、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃとｐ層開始位置との関係をグラフに示す。ここで、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃとは、たとえば、コレクタ・エミッタ間電圧Ｖｃｅが０．８Ｖ（Ｖｃｅ＝０．８Ｖ）の場合のベース・コレクタ間容量Ｃｂｃと、コレクタ・エミッタ間電圧Ｖｃｅが３．３Ｖ（Ｖｃｅ＝３．３Ｖ）の場合のベース・コレクタ間容量Ｃｂｃとの容量差を表す。ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃが小さいほど、線形性がよいことを意味する。また、ｐ層開始位置とは、コレクタ層におけるｐ層（ｐ型半導体層）とｎ層（ｎ型半導体層）との接合面のうち、ベース層側に位置する接合面の、ベース層端（ベース層とコレクタ層との接合面）からの距離（深さ）を表す。【0054】
図１３に示すように、ベース層端からの距離がコレクタ層の厚さの１０％〜７０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃを小さくすることができ、線形性を改善できることがわかる。特に、ｐ層の不純物濃度が１×１０16ｃｍ-3よりも低い場合には、ベース層端からの距離がコレクタ層の厚さの３０％〜６０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃを小さくして、線形性を改善できることがわかる。【0055】
一方、ベース層端からの距離がコレクタ層の厚さの７０％を超えた厚さに相当する距離の範囲にｐ層開始位置が位置するｐ層が形成された場合には、ｐ層とベース層側の空乏層との間に中性領域が形成されてしまい、ベース層側の空乏層が、ｐ層が形成されていない場合において伸びる空乏層以上に伸びることはない。このため、ベース・コレクタ間容量Ｃｂｃを決める空乏層の厚さは、ｐ層が形成されていない場合において伸びる空乏層の厚さに一致し、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃは大きくなってしまう。【0056】
また、ベース層端からの距離がコレクタ層の厚さの３０％に満たない厚さに相当する距離の範囲にｐ層開始位置が位置するｐ層が形成された場合には、ｐ層がベース層側に接近してベース層（ｐ層）と一体化する傾向が強まり、空乏層の厚さが薄くなる。このため、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃは大きくなってしまう。【0057】
このように、ｐ層の開始位置としては、ベース層端からの距離がコレクタ層の厚さの１０％〜７０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃを小さくして、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。より好ましくは、３０％〜６０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、その線形性をさらに改善することができる。【0058】
後者の場合、コレクタ層として、たとえば、ｎ型ＧａＡｓ層３ａ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約５５０ｎｍ）、ｐ型ＧａＡｓ層３ｂ（Ｃ濃度：約４．５×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：４．５×１０10ｃｍ-2）およびｎ型ＧａＡｓ層３ｃ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約３００ｎｍ）の三層の半導体層を形成することで、ベース層端からの距離がコレクタ層の厚さの３０％〜６０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層（ｐ型ＧａＡｓ層３ｂ）が配置されることになり、ベース・コレクタ間容量Ｃｂｃの線形性を確実に改善することができる。【0059】
実施の形態２実施の形態２に係る半導体装置として、コレクタ層に１層のｐ層（ｐ型半導体層）が含まれるヘテロ接合型のバイポーラ・トランジスタを備えた半導体装置の第２例について説明する。
【0060】
図１４および図１５に示すように、このバイポーラ・トランジスタＢＴでは、コレクタ層３は、ｎ型ＧａＡｓ層３ｄ（Ｓｉ濃度：約１１×１０15ｃｍ-3、膜厚：約４５０ｎｍ）、ｎ型ＧａＡｓ層３ａ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約１００ｎｍ）、ｐ型ＧａＡｓ層３ｂ（Ｃ濃度：約４．５×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：４．５×１０10ｃｍ-2）およびｎ型ＧａＡｓ層３ｃ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約３００ｎｍ）の四層の半導体層によって形成されている。【0061】
ここで、ｐ型ＧａＡｓ層３ｂのシート濃度は４．５×１０10ｃｍ-2であり、１×１０11ｃｍ-2よりも低く設定されている。また、ｎ型ＧａＡｓ層３ｄは、ｎ型ＧａＡｓ層３ａとサブコレクタ層２との間に形成されている。ｎ型ＧａＡｓ層３ｄの不純物濃度（Ｓｉ濃度：約１１×１０15ｃｍ-3）は、ｎ型ＧａＡｓ層３ａの不純物濃度（Ｓｉ濃度：約５×１０15ｃｍ-3）よりも高く、サブコレクタ層２の不純物濃度（Ｓｉ濃度：約５×１０18ｃｍ-3）よりも低く設定されている。なお、これ以外の構成については、図１に示すバイポーラ・トランジスタと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。【0062】
上述したバイポーラ・トランジスタＢＴは、サブコレクタ層となるｎ型ＧａＡｓ層２ａを形成する工程と、ｎ型ＧａＡｓ層３ａを形成する工程との間に、ｎ型ＧａＡｓ層３ｄを追加的に形成することで、図１に示すバイポーラ・トランジスタの製造方法と実質的に同様の工程を経て形成することができる。【0063】
上述したバイポーラ・トランジスタでは、コレクタ層３が、ｐ層としてｐ型ＧａＡｓ層３ｂを備えていることで、図１に示すバイポーラ・トランジスタと同様に、ベース・コレクタ間容量の線形性を改善することができる。図１６に、上述したバイポーラ・トランジスタにおける、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃとｐ層開始位置との関係（実施例２）を、図１に示すバイポーラ・トランジスタの場合の関係（実施例１）とともにグラフに示す。【0064】
図１６に示すように、上述したバイポーラ・トランジスタの容量差ΔＣｂｃは、図１に示すバイポーラ・トランジスタの容量差ΔＣｂｃとほぼ一致しており、良好な線形性が得られていることがわかる。特に、ｐ層の開始位置として、ベース層端からの距離がコレクタ層の厚さの１０％〜７０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、ベース・コレクタ間容量Ｃｂｃの容量差ΔＣｂｃを小さくして、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。より好ましくは、３０％〜６０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、その線形性をさらに改善することができる。【0065】
こうして、上述したバイポーラ・トランジスタＢＴでは、実施の形態１において説明したように、小電流動作時と大電流動作時との双方において、コレクタ・エミッタ間電圧Ｖｃｅが０．８Ｖ〜４Ｖ（Ｖｂｃ＝−２．６５Ｖ〜０．５５Ｖに相当）の広い範囲にわたり、ベース・コレクタ間容量Ｃｂｃの線形性を確保することができ、変調ひずみを抑制することができるとともに、電力利得のコレクタ電圧変動を抑制することができる。【0066】
さらに、上述したバイポーラ・トランジスタＢＴでは、ｎ型ＧａＡｓ層３ａとサブコレクタ層２との間にｎ型ＧａＡｓ層３ｄが形成されている。そのｎ型ＧａＡｓ層３ｄの不純物濃度は、ｎ型ＧａＡｓ層３ａの不純物濃度よりも高く、サブコレクタ層２の不純物濃度よりも低く設定されている。これにより、サブコレクタ層２側の電界を緩和させることができて、バイポーラ・トランジスタが動作している際のコレクタ耐圧を向上させることができる。【0067】
なお、変形例に係るバイポーラ・トランジスタとして、図１７に示すように、ｐ型ＧａＡｓ層３ｂをｎ型ＧａＡｓ層３ｄに接するように配置してもよい。このようなコレクタ層３を備えたバイポーラ・トランジスタにおいても、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができるとともに、コレクタ耐圧を向上させることができる。【0068】
実施の形態３実施の形態３に係る半導体装置として、コレクタ層に１層のｐ層（ｐ型半導体層）が含まれるヘテロ接合型のバイポーラ・トランジスタを備えた半導体装置の第３例について説明する。
【0069】
図１８および図１９に示すように、このバイポーラ・トランジスタＢＴでは、コレクタ層３は、ｎ型ＧａＡｓ層３ｄ（Ｓｉ濃度：約１１×１０15ｃｍ-3、膜厚：約４５０ｎｍ）、ｎ型ＧａＡｓ層３ａ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約１００ｎｍ）、ｐ型ＧａＡｓ層３ｂ（Ｃ濃度：約４．５×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：４．５×１０10ｃｍ-2）、ｎ型ＧａＡｓ層３ｃ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約３００ｎｍ）およびｎ型ＧａＡｓ層３ｅ（Ｓｉ濃度：約１×１０18ｃｍ-3、膜厚：約１０ｎｍ）の五層の半導体層によって形成されている。【0070】
ここで、ｐ型ＧａＡｓ層３ｂのシート濃度は４．５×１０10ｃｍ-2であり、１×１０11ｃｍ-2よりも低く設定されている。また、ｎ型ＧａＡｓ層３ｅは、ｎ型ＧａＡｓ層３ｃとベース層４（Ｃ濃度：約４×１０19ｃｍ-3、膜厚約１００ｎｍ）との間に形成され、ｎ型ＧａＡｓ層３ｅの不純物濃度は、ｎ型ＧａＡｓ層３ｃの不純物濃度よりも高く設定されている。なお、これ以外の構成については、図１４（または図１）に示すバイポーラ・トランジスタと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。【0071】
上述したバイポーラ・トランジスタＢＴは、コレクタ層となるｎ型ＧａＡｓ層３ｃを形成する工程と、ベース層となるｐ型ＧａＡｓ層４ａを形成する工程との間に、ｎ型ＧａＡｓ層３ｅを追加的に形成することで、図１４（または図１）に示すバイポーラ・トランジスタの製造方法と実質的に同様の工程を経て形成することができる。【0072】
上述したバイポーラ・トランジスタＢＴでは、コレクタ層３として、ｐ型ＧａＡｓ層３ｂを備えている。これにより、実施の形態１等において説明したように、小電流動作時と大電流動作時との双方において、コレクタ・エミッタ間電圧Ｖｃｅが０．８Ｖ〜４Ｖ（Ｖｂｃ＝−２．６５Ｖ〜０．５５Ｖに相当）の広い範囲にわたり、ベース・コレクタ間容量Ｃｂｃの線形性を確保することができ、変調ひずみを抑制することができるとともに、電力利得のコレクタ電圧変動を抑制することができる。【0073】
さらに、上述したバイポーラ・トランジスタでは、ｎ型ＧａＡｓ層３ｃとベース層４との間に、ｎ型ＧａＡｓ層３ｅが形成され、そのｎ型ＧａＡｓ層３ｅの不純物濃度は、ｎ型ＧａＡｓ層３ｃの不純物濃度よりも高く設定されている。これにより、電流密度が増大することに起因してベース層４とコレクタ層３との接合部分の空間電荷領域がコレクタ層３の側へ押し出される、いわゆるカーク（Kirk）効果を抑制することができて、遮断周波数ｆｔが低下する等の高周波特性の劣化を抑制することができる。【0074】
なお、変形例に係るバイポーラ・トランジスタとして、実施の形態２において説明した変形例に係るバイポーラ・トランジスタと同様に、ｐ型ＧａＡｓ層３ｂをｎ型ＧａＡｓ層３ｄに接するように配置してもよい。このようなコレクタ層３を備えたバイポーラ・トランジスタにおいても、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができるとともに、コレクタ耐圧を向上させることができる。【0075】
実施の形態４実施の形態４に係る半導体装置として、コレクタ層に１層のｐ層（ｐ型半導体層）が含まれるヘテロ接合型のバイポーラ・トランジスタを備えた半導体装置の第４例について説明する。
【0076】
図２０および図２１に示すように、このバイポーラ・トランジスタでは、コレクタ層３は、ｎ型ＧａＡｓ層３ｄ（Ｓｉ濃度：約１１×１０15ｃｍ-3、膜厚：約４５０ｎｍ）、ｎ型ＧａＡｓ層３ｆ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約２０ｎｍ）、ｎ型ＧａＡｓ層３ｇ（Ｓｉ濃度：約１×１０15ｃｍ-3、膜厚：約６０ｎｍ）、ｎ型ＧａＡｓ層３ａ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約２０ｎｍ）、ｐ型ＧａＡｓ層３ｂ（Ｃ濃度：約４．５×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：４．５×１０10ｃｍ-2）、ｎ型ＧａＡｓ層３ｃ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約３００ｎｍ）およびｎ型ＧａＡｓ層３ｅ（Ｓｉ濃度：約１×１０18ｃｍ-3、膜厚：約２０ｎｍ）の七層の半導体層によって形成されている。【0077】
ここで、ｐ型ＧａＡｓ層３ｂのシート濃度は４．５×１０10ｃｍ-2であり、１×１０11ｃｍ-2よりも低く設定されている。また、ｎ型ＧａＡｓ層３ｇは、ｎ型ＧａＡｓ層３ｆとｎ型ＧａＡｓ層３ａとの間に形成され、ｎ型ＧａＡｓ層３ｇの不純物濃度は、ｎ型ＧａＡｓ層３ａおよびｎ型ＧａＡｓ層３ｆの不純物濃度よりも低く設定されている。なお、これ以外の構成については、図１７等に示すバイポーラ・トランジスタと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。【0078】
上述したバイポーラ・トランジスタＢＴは、コレクタ層となるｎ型ＧａＡｓ層３ｄを形成する工程と、ｎ型ＧａＡｓ層３ａを形成する工程との間に、ｎ型ＧａＡｓ層３ｇを追加的に形成することで、図１８等に示すバイポーラ・トランジスタの製造方法と実質的に同様の工程を経て形成することができる。【0079】
上述したバイポーラ・トランジスタＢＴのコレクタ層３では、ｎ型ＧａＡｓ層３ｆとｎ型ＧａＡｓ層３ａとの間にｎ型ＧａＡｓ層３ｇが形成されており、そのｎ型ＧａＡｓ層３ｇの不純物濃度は、ｎ型ＧａＡｓ層３ａおよびｎ型ＧａＡｓ層３ｆの不純物濃度よりも低く、最も低い不純物濃度に設定されている。これにより、ベース・コレクタ間容量Ｃｂｃの線形性をさらに改善することができる。【0080】
不純物濃度の低いｎ型ＧａＡｓ層３ｇが形成されていることで、ベース・コレクタ間電圧Ｖｂｃが正電圧の領域において空乏層がより伸びやすくなる。これにより、図２２に示すように、上述したバイポーラ・トランジスタ（実施例４）では、実施の形態３において説明したバイポーラ・トランジスタ（実施例３）と比べて、ベース・コレクタ間容量Ｃｂｃをさらに低減することができる。【0081】
こうして、上述したバイポーラ・トランジスタでは、実施の形態１等において説明したように、小電流動作時と大電流動作時との双方において、コレクタ・エミッタ間電圧Ｖｃｅが０．８Ｖ〜４Ｖ（Ｖｂｃ＝−２．６５Ｖ〜０．５５Ｖに相当）の広い範囲にわたり、ベース・コレクタ間容量Ｃｂｃの線形性を確実に確保することができ、変調ひずみを抑制することができるとともに、電力利得のコレクタ電圧変動を抑制することができる。【0082】
また、バイポーラ・トランジスタのコレクタ層３として、不純物濃度の最も低いｎ型ＧａＡｓ層３ｇがｐ型ＧａＡｓ層３ｂに対してサブコレクタ層２側に配置され、そのｎ型ＧａＡｓ層３ｇからサブコレクタ層２に向かって、不純物濃度が概ね高くなるように設定されたコレクタ層であれば、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。【0083】
なお、不純物濃度が概ね高くなるとは、ｎ型ＧａＡｓ層３ｇからサブコレクタ層２に向かって、不純物濃度が階段状に高くなること、または、不純物濃度が単調的に高くならなくとも、ｎ型ＧａＡｓ層３ｇからサブコレクタ層２に向かい全体的に不純物濃度が高くなる傾向にあればよいことを意図する。このことは、実施の形態２，３において説明した、ｎ型ＧａＡｓ層３ｄを備えたバイポーラ・トランジスタについても同様である。【0084】
実施の形態５実施の形態５に係る半導体装置として、コレクタ層に２層のｐ層（ｐ型半導体層）が含まれるヘテロ接合型のバイポーラ・トランジスタを備えた半導体装置について説明する。
【0085】
図２３および図２４に示すように、このバイポーラ・トランジスタＢＴでは、コレクタ層３は、ｎ型ＧａＡｓ層３ａ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約３５０ｎｍ）、ｐ型ＧａＡｓ層３ｂ（Ｃ濃度：約４．５×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：４．５×１０10ｃｍ-2）、ｎ型ＧａＡｓ層３ｃ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約２００ｎｍ）、ｐ型ＧａＡｓ層３ｈ（Ｃ濃度：約４．５×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：４．５×１０10ｃｍ-2）およびｎ型ＧａＡｓ層３ｋ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約２００ｎｍ）の五層の半導体層によって形成されている。【0086】
このコレクタ層３では、ｐ型ＧａＡｓ層３ｂおよびｐ型ＧａＡｓ層３ｈの二層のｐ層（ｐ型半導体層）が形成されている。ｐ型ＧａＡｓ層３ｂのシート濃度は４．５×１０10ｃｍ-2であり、ｐ型ＧａＡｓ層３ｈのシート濃度も４．５×１０10ｃｍ-2であり、コレクタ層３におけるｐ型ＧａＡｓ層３ｂおよびｐ型ＧａＡｓ層３ｈのシート濃度の総和は、約９×１０10ｃｍ-2に設定されており、１×１０11ｃｍ-2よりも低く設定されている。なお、これ以外の構成については、図１等に示すバイポーラ・トランジスタと同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。【0087】
上述したバイポーラ・トランジスタＢＴでは、コレクタ層３に、ｐ型ＧａＡｓ層３ｂおよびｐ型ＧａＡｓ層３ｈの二層のｐ層が形成され、そのシート濃度の総和は、１×１０11ｃｍ-2よりも低くく、約９×１０10ｃｍ-2に設定されている。これにより、実施の形態１において説明したバイポーラ・トランジスタと同様に、小電流動作時と大電流動作時との双方において、コレクタ・エミッタ間電圧Ｖｃｅが０．８Ｖ〜４Ｖ（Ｖｂｃ＝−２．６５Ｖ〜０．５５Ｖに相当）の広い範囲にわたり、ベース・コレクタ間容量Ｃｂｃの線形性を確保することができ、変調ひずみを抑制することができるとともに、電力利得のコレクタ電圧変動を抑制することができる。【0088】
なお、上述したバイポーラ・トランジスタＢＴでは、ｐ型ＧａＡｓ層３ｂおよびｐ型ＧａＡｓ層３ｈについて、それぞれの厚さが同じ厚さであり、それぞれの不純物濃度（Ｃ濃度）が同じ不純物濃度である場合について説明した。ｐ型ＧａＡｓ層３ｂおよびｐ型ＧａＡｓ層３ｈとしては、シート濃度の総和が、１×１０11ｃｍ-2よりも低くなることを条件として、それぞれの厚さを互いに異なる厚さに設定してもよいし、それぞれの不純物濃度を互いに異なる不純物濃度に設定してもよい。【0089】
また、ｐ型ＧａＡｓ層３ｂおよびｐ型ＧａＡｓ層３ｈの二層のｐ層のうち、少なくとも一方のｐ層は、実施の形態１において説明したのと同様に、ベース層端からの距離がコレクタ層の厚さの１０％〜７０％に相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。【0090】
さらに、ｐ型ＧａＡｓ層３ｂおよびｐ型ＧａＡｓ層３ｈのそれぞれの不純物濃度を、ｎ型ＧａＡｓ層３ａ、ｎ型ＧａＡｓ層３ｃおよびｎ型ＧａＡｓ層３ｋの不純物濃度よりも低く設定することによっても、小電流動作時のベース・コレクタ間容量Ｃｂｃと大電流動作時のベース・コレクタ間容量Ｃｂｃとをほぼ一致させることができて、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。【0091】
また、実施の形態２において説明したのと同様に、図２５に示すように、ｎ型ＧａＡｓ層３ａとサブコレクタ層２との間に、ｎ型ＧａＡｓ層３ａの不純物濃度よりも高く、サブコレクタ層２の不純物濃度よりも低い不純物濃度を有するｎ型ＧａＡｓ層３ｄを配置してもよい。さらに、実施の形態３において説明したのと同様に、図２６に示すように、ｎ型ＧａＡｓ層３ｋの不純物濃度よりも高い不純物濃度を有するｎ型ＧａＡｓ層３ｅを、ベース層４に接するように配置してもよい。また、実施の形態４において説明したのと同様に、図２７に示すように、ｎ型ＧａＡｓ層３ａおよびｎ型ＧａＡｓ層３ｆの不純物濃度よりも低い不純物濃度を有するｎ型ＧａＡｓ層３ｇを配置してもよい。【0092】
実施の形態６実施の形態６に係る半導体装置として、コレクタ層に３層のｐ層（ｐ型半導体層）が含まれるヘテロ接合型のバイポーラ・トランジスタを備えた半導体装置について説明する。
【0093】
図２８および図２９に示すように、このバイポーラ・トランジスタＢＴでは、コレクタ層３は、ｎ型ＧａＡｓ層３ａ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約３５０ｎｍ）、ｐ型ＧａＡｓ層３ｂ（Ｃ濃度：約３×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：３×１０10ｃｍ-2）、ｎ型ＧａＡｓ層３ｃ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約２００ｎｍ）、ｐ型ＧａＡｓ層３ｈ（Ｃ濃度：約３×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：３×１０10ｃｍ-2）、ｎ型ＧａＡｓ層３ｋ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約２００ｎｍ）、ｐ型ＧａＡｓ層３ｊ（Ｃ濃度：約３×１０15ｃｍ-3、膜厚：約１００ｎｍ、シート濃度：３×１０10ｃｍ-2）およびｎ型ＧａＡｓ層３ｍ（Ｓｉ濃度：約５×１０15ｃｍ-3、膜厚：約２００ｎｍ）の七層の半導体層によって形成されている。【0094】
このコレクタ層３では、ｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊの三層のｐ層（ｐ型半導体層）が形成されている。ｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊのそれぞれのシート濃度は３×１０10ｃｍ-2であり、コレクタ層３におけるｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊのシート濃度の総和は、約９×１０10ｃｍ-2に設定されており、１×１０11ｃｍ-2よりも低く設定されている。【0095】
上述したバイポーラ・トランジスタでは、コレクタ層３に、ｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊの三層のｐ層が形成され、そのシート濃度の総和は、１×１０11ｃｍ-2よりも低く、約９×１０10ｃｍ-2に設定されている。これにより、実施の形態１において説明したバイポーラ・トランジスタと同様に、小電流動作時と大電流動作時との双方において、コレクタ・エミッタ間電圧Ｖｃｅが０．８Ｖ〜４Ｖ（Ｖｂｃ＝−２．６５Ｖ〜０．５５Ｖに相当）の広い範囲にわたり、ベース・コレクタ間容量Ｃｂｃの線形性を確保することができ、変調ひずみを抑制することができるとともに、電力利得のコレクタ電圧変動を抑制することができる。【0096】
なお、上述したバイポーラ・トランジスタでは、ｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊについて、それぞれの厚さが同じ厚さであり、それぞれの不純物濃度（Ｃ濃度）が同じ不純物濃度である場合について説明した。ｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊとしては、シート濃度の総和が、１×１０11ｃｍ-2よりも低くなることを条件として、それぞれの厚さを互いに異なる厚さに設定してもよいし、それぞれの不純物濃度を互いに異なる不純物濃度に設定してもよい。【0097】
また、ｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊの三層のｐ層のうち、少なくとも一つのｐ層は、実施の形態１において説明したのと同様に、ベース層端からの距離がコレクタ層の厚さの１０％〜７０％の厚さに相当する距離の範囲内にｐ層開始位置が入るように、ｐ層を形成することで、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。【0098】
さらに、ｐ型ＧａＡｓ層３ｂ、ｐ型ＧａＡｓ層３ｈおよびｐ型ＧａＡｓ層３ｊのそれぞれの不純物濃度を、ｎ型ＧａＡｓ層３ａ、ｎ型ＧａＡｓ層３ｃ、ｎ型ＧａＡｓ層３ｋおよびｎ型ＧａＡｓ層３ｍの不純物濃度よりも低く設定することによっても、小電流動作時のベース・コレクタ間容量Ｃｂｃと大電流動作時のベース・コレクタ間容量Ｃｂｃとをほぼ一致させることができて、ベース・コレクタ間容量Ｃｂｃの線形性を改善することができる。
【0099】
また、図２５に示すのと同様の態様で、ｎ型ＧａＡｓ層３ｄを配置してもよい。さらに、図２６に示すのと同様の態様で、ｎ型ＧａＡｓ層３ｅを配置してもよい。また、図２７に示すのと同様の態様で、ｎ型ＧａＡｓ層３ｇを配置してもよい。【0100】
上述した各実施の形態に係るバイポーラ・トランジスタでは、エミッタ層５がＩｎＧａＰ層から形成され、ベース層４がＧａＡｓ層から形成された場合を例に挙げて説明した。エミッタ層およびベース層の材料の組み合わせ（エミッタ層／ベース層）としては、ＩｎＧａＰ層／ＧａＡｓ層に限られず、たとえば、ＡｌＧａＡｓ層／ＧａＡｓ層、ＩｎＰ層／ＩｎＧａＡｓ層、ＩｎＧａＰ層／ＧａＡｓＳｂ層、ＩｎＧａＰ層／ＩｎＧａＡｓＮ層、Ｓｉ層／ＳｉＧｅ層、ＡｌＧａＮ層／ＧａＮ層等の材料を適用したヘテロ接合型のバイポーラ・トランジスタとしてもよい。【0101】
また、バイポーラ・トランジスタとしては、ヘテロ接合型に限られるものではなく、上述したコレクタ層の構成をバイポーラ・トランジスタに広く適用することができる。【0102】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。【産業上の利用可能性】
【0103】
本発明は、バイポーラ・トランジスタを備えた半導体装置に有効に利用される。【符号の説明】
【0104】
１ 半導体基板、２ サブコレクタ層、２ａ ｎ型ＧａＡｓ層、３ コレクタ層、３ａ ｎ型ＧａＡｓ層、３ｂ ｐ型ＧａＡｓ層、３ｃ ｎ型ＧａＡｓ層、３ｄ ｎ型ＧａＡｓ層、３ｅ ｎ型ＧａＡｓ層、３ｆ ｎ型ＧａＡｓ層、３ｇ ｎ型ＧａＡｓ層、３ｈ ｐ型ＧａＡｓ層、３ｊ ｐ型ＧａＡｓ層、３ｋ ｎ型ＧａＡｓ層、３ｍ ｎ型ＧａＡｓ層、４ ベース層、４ａ ｐ型ＧａＡｓ層、５ エミッタ層、５ａ ｎ型ＩｎXＧａ1-XＰ層、６、６ａ ｎ型ＧａＡｓ層、７ ｎ型ＧａＡｓコンタクト層、７ａ ｎ型ＧａＡｓ層、８ ｎ型ＩｎXＧａ1-XＡｓコンタクト層、８ａ ｎ型ＩｎXＧａ1-XＡｓ層、９ コレクタ電極、１０ ベース電極、１１ エミッタ電極、ＢＴ バイポーラトランジスタ。