特許 6208350 クリティカル技術ピッチ整合をもつＳＯＣ設計

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6208350

(24)【登録日】2017年9月15日

(45)【発行日】2017年10月4日

(54)【発明の名称】クリティカル技術ピッチ整合をもつＳＯＣ設計

(51)【国際特許分類】

   H01L 21/82 20060101AFI20170925BHJP

【ＦＩ】

   H01L21/82 W

【請求項の数】15

【全頁数】11

(21)【出願番号】特願2016-529862(P2016-529862)

(86)(22)【出願日】2014年7月23日

(65)【公表番号】特表2016-527724(P2016-527724A)

(43)【公表日】2016年9月8日

(86)【国際出願番号】US2014047834

(87)【国際公開番号】WO2015013415

(87)【国際公開日】20150129

【審査請求日】2017年1月30日

(31)【優先権主張番号】61/858,567

(32)【優先日】2013年7月25日

(33)【優先権主張国】US

(31)【優先権主張番号】14/338,229

(32)【優先日】2014年7月22日

(33)【優先権主張国】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】595020643

【氏名又は名称】クゥアルコム・インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100109830

【弁理士】

【氏名又は名称】福原 淑弘

(74)【代理人】

【識別番号】100158805

【弁理士】

【氏名又は名称】井関 守三

(74)【代理人】

【識別番号】100194814

【弁理士】

【氏名又は名称】奥村 元宏

(72)【発明者】

【氏名】チェン、シャンドン

(72)【発明者】

【氏名】クウォン、オーサン

(72)【発明者】

【氏名】タージオグル、イージン

(72)【発明者】

【氏名】ブンナリム、ハディ

【審査官】 戸次 一夫

(56)【参考文献】

【文献】 特開平０６−０３７２７９（ＪＰ，Ａ）

【文献】 特開２００７−２３４８０４（ＪＰ，Ａ）

【文献】 特開２００５−２４４９７８（ＪＰ，Ａ）

【文献】 特開２００８−１７１９７７（ＪＰ，Ａ）

【文献】 特表２０１１−５０１８７６（ＪＰ，Ａ）

【文献】 国際公開第２０１２／０５３１２５（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２０１３／００７２０２０（ＵＳ，Ａ１）

【文献】 米国特許第０８１９８６５５（ＵＳ，Ｂ１）

【文献】 米国特許第０７４９２０１３（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２

(57)【特許請求の範囲】

【請求項1】

システムオンチップ（ＳＯＣ）装置であって、
最小ピッチｇをもつ複数のゲート相互接続と、
最小ピッチｍをもつ複数の金属相互接続と、
前記ゲート相互接続と前記金属相互接続とを相互接続する複数のビアと、前記ビアが最小ピッチｖを有する、を備え、
ここにおいて、ｇ^２＋ｍ^２≧ｖ^２であり、前記最小ピッチｖは、前記装置で使用される前記最小ピッチｇおよび前記最小ピッチｍよりも大きく、ｇとｍとの最小公倍数（ＬＣＭ）が２０ｇよりも小さい、装置。

【請求項2】

ｇが約９６ｎｍであり、ｍが約６４ｎｍであり、ｖが約１１５ｎｍである、請求項１に記載の装置。

【請求項3】

前記複数の金属相互接続が、第１の相互接続レベルおよび第２の相互接続レベルの上にあり、ビアが、前記第１の相互接続レベルと前記第２の相互接続レベルとの間で前記金属相互接続を相互接続する、ここにおいて、前記複数の金属相互接続は、第３の相互接続レベル上にある、請求項１に記載の装置。

【請求項4】

前記第１の相互接続レベルが第１の金属層であり、前記第２の相互接続レベルが第２の金属層である、請求項３に記載の装置。

【請求項5】

ｍ_２の最小ピッチをもつ第２の複数の金属相互接続をさらに備え、ここにおいて、ｍ_２＞ｍであり、ｇとｍとｍ_２との前記ＬＣＭが２０ｇよりも小さい、請求項１に記載の装置。

【請求項6】

ｇが約９６ｎｍであり、ｍが約７２ｎｍであり、ｖが約１１５ｎｍであり、ｍ_２が約８０ｎｍである、請求項５に記載の装置。

【請求項7】

前記複数の金属相互接続が第３の相互接続レベル上にあり、前記第２の複数の金属相互接続が第５の相互接続レベル上にあり、ここにおいて、ビアが、前記複数の金属相互接続と前記第２の複数の金属相互接続との間で金属相互接続を相互接続する、請求項５に記載の装置。

【請求項8】

前記第３の相互接続レベルが第３の金属層であり、前記第５の相互接続レベルが第５の金属層である、請求項７に記載の装置。

【請求項9】

システムオンチップ（ＳＯＣ）装置を動作させる方法であって、
最小ピッチｇをもつ複数のゲート相互接続に電流を流すことと、
最小ピッチｍをもつ複数の金属相互接続に電流を流すことと、
前記ゲート相互接続と前記金属相互接続とを相互接続する複数のビアに電流を流すことと、前記ビアが最小ピッチｖを有する、を備え、
ここにおいて、ｇ^２＋ｍ^２≧ｖ^２であり、前記最小ピッチｖは、前記装置で使用される前記最小ピッチｇおよび前記最小ピッチｍよりも大きく、ｇとｍとの最小公倍数（ＬＣＭ）が２０ｇよりも小さい、方法。

【請求項10】

前記複数の金属相互接続が、第１の相互接続レベルおよび第２の相互接続レベルの上にあり、ビアが、前記第１の相互接続レベルと前記第２の相互接続レベルとの間で前記金属相互接続を相互接続する、ここにおいて、前記複数の金属相互接続は、第３の相互接続レベル上にある、請求項９に記載の方法。

【請求項11】

前記第１の相互接続レベルが第１の金属層であり、前記第２の相互接続レベルが第２の金属層である、請求項１０に記載の方法。

【請求項12】

ｍ_２の最小ピッチをもつ第２の複数の金属相互接続に電流を流すことをさらに備え、ここにおいて、ｍ_２＞ｍであり、ｇとｍとｍ_２との前記ＬＣＭが２０ｇよりも小さい、請求項９に記載の方法。

【請求項13】

前記複数の金属相互接続が第３の相互接続レベル上にあり、前記第２の複数の金属相互接続が第５の相互接続レベル上にあり、ここにおいて、ビアが、前記複数の金属相互接続と前記第２の複数の金属相互接続との間で金属相互接続を相互接続する、請求項１２に記載の方法。

【請求項14】

前記第３の相互接続レベルが第３の金属層であり、前記第５の相互接続レベルが第５の金属層である、請求項１３に記載の方法。

【請求項15】

最小ピッチｇをもつ前記複数のゲート相互接続に電流を流すための手段と、
最小ピッチｍをもつ前記複数の金属相互接続に電流を流すための手段と、
前記ゲート相互接続と前記金属相互接続とを相互接続する前記複数のビアに電流を流すための手段と、をさらに備える、請求項１に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[0001]本出願は、その全体が参照により本明細書に明確に組み込まれる、２０１３年７月２５日に出願された「A SOC design with critical technology pitch alignment」と題する米国仮出願第６１／８５８，５６７号、および２０１４年７月２２日に出願された「A SOC DESIGN WITH CRITICAL TECHNOLOGY PITCH ALIGNMENT」と題する米国非仮出願第１４／３３８，２２９号の利益を主張する。

【0002】

[0002]本開示は、一般に回路レイアウトに関し、より詳細には、クリティカル技術ピッチ整合をもつシステムオンチップ（ＳＯＣ）設計に関する。

【背景技術】

【0003】

[0003]ピッチは、同じタイプの隣接する要素間の距離である。ｘ％だけピッチをスケーリングすることのコスト利益、電力利益、および性能利益を達成するためには、約ｘ²％のエリアスケーリングが取得されるべきである。たとえば、７０％ピッチスケーリングの完全なコスト利益、電力利益、および性能利益を達成するためには、約５０％エリアスケーリングが取得されるべきである。しかしながら、ｘ²％エリアスケーリングを取得するための要件を仮定すれば、ｘ％ピッチスケーリングは、最良のコスト利益、電力利益、および性能利益を与えないことがある。したがって、所望のエリアスケーリングを仮定すればピッチまたはピッチスケーリングを決定するための方法および装置が必要とされる。

【発明の概要】

【0004】

[0004]本開示の一態様では、方法および装置が提供される。ＳＯＣ装置は、最小ピッチｇをもつ複数のゲート相互接続と、最小ピッチｍをもつ複数の金属相互接続と、ゲート相互接続と金属相互接続とを相互接続する複数のビアとを含む。ビアは最小ピッチｖを有する。値ｍ、ｇ、およびｖは、ｇ²＋ｍ²≧ｖ²であり、ｇとｍとのＬＣＭが２０ｇよりも小さいようなものである。

【図面の簡単な説明】

【0005】

【図1】[0005]ピッチスケーリングを示す図。

【図2】[0006]ゲート相互接続ピッチと金属相互接続ピッチとビアピッチとを示す図。

【図3】[0007]例示的なゲート相互接続ピッチと金属相互接続ピッチとビアピッチとの第１のセットを示す図。

【図4】[0008]例示的なゲート相互接続ピッチと金属相互接続ピッチとビアピッチとの第２のセットを示す図。

【図5】[0009]ＳＯＣ装置を動作させる方法のフローチャート。

【発明を実施するための形態】

【0006】

[0010]添付の図面に関して以下に記載する発明を実施するための形態は、様々な構成を説明するものであり、本明細書で説明する概念が実施され得る構成のみを表すものではない。発明を実施するための形態は、様々な概念の完全な理解を与えるための具体的な詳細を含む。しかしながら、これらの概念はこれらの具体的な詳細なしに実施され得ることが、当業者には明らかであろう。いくつかの事例では、そのような概念を不明瞭にしないように、よく知られている構造および構成要素をブロック図の形式で示す。装置および方法が、以下の発明を実施するための形態において説明され、様々なブロック、モジュール、構成要素、回路、ステップ、プロセス、アルゴリズム、要素などによって添付の図面に示され得る。

【0007】

[0011]図１は、ピッチスケーリングを示す図１００である。図１に示されているように、２８ｎｍ製造プロセス技術では、（「ポリ」相互接続と呼ばれることもある）ゲート相互接続は、ｇ₁の最小ピッチを有し得る（任意の２つのゲート相互接続間の距離は最小でもｇ₁である）。２０ｎｍ、１６ｎｍ、１４ｎｍ、および／または他の製造プロセス技術においてスケーリングすると、ゲート相互接続はｇ₂の最小ピッチを有し得る（任意の２つのゲート相互接続間の距離は最小でもｇ₂である）。一例では、ｇ₁は１３０ｎｍであり得る。ゲート相互接続ピッチの７０％スケーリングは９０ｎｍのｇ₂を生じるであろう。２８ｎｍ製造プロセス技術では、第１の金属層Ｍ１はｍ１₁の最小ピッチを有し得る（任意の２つの第１の金属層Ｍ１相互接続間の距離は最小でもｍ１₁である）。２０ｎｍ、１６ｎｍ、１４ｎｍ、および／または他の製造プロセス技術においてスケーリングすると、第１の金属層Ｍ１はｍ１₂の最小ピッチを有し得る（任意の２つの第１の金属層Ｍ１相互接続間の距離は最小でもｍ１₂である）。一例では、ｍ１₁は９０ｎｍであり得る。第１の金属層Ｍ１相互接続ピッチの７０％スケーリングは６４ｎｍのｍ１₂を生じるであろう。２８ｎｍ製造プロセス技術では、他の金属層Ｍａ（たとえば、Ｍ２、Ｍ３、Ｍ４、Ｍ５）はｍａ₁の最小ピッチを有し得る（任意の２つの金属層Ｍａ相互接続間の距離は最小でもｍａ₁である）。２０ｎｍ、１６ｎｍ、１４ｎｍ、および／または他の製造プロセス技術においてスケーリングすると、金属層Ｍａはｍａ₂の最小ピッチを有し得る（任意の２つの金属層Ｍａ相互接続間の距離は最小でもｍａ₂である）。一例では、ｍａ₁は９０ｎｍであり得る。金属層Ｍａ相互接続ピッチの７０％スケーリングは６４ｎｍのｍａ₂を生じるであろう。２０ｎｍ、１６ｎｍ、１４ｎｍ、および／または他の製造プロセス技術では、Ｍｂ金属層はｍｂのピッチを有し得る。Ｍｂ金属層は、Ｍａ金属層よりも高く、Ｍａ金属層よりも広いことがある。たとえば、Ｍａ金属層はＭ２金属層とＭ３金属層とを含み得、Ｍｂ金属層はＭ４金属層を含み得る。別の例では、Ｍａ金属層はＭ２金属層とＭ３金属層とＭ４金属層とを含み得、Ｍｂ金属層はＭ５金属層を含み得る。一例では、ｍｂは８０ｎｍである。２８ｎｍ製造プロセス技術では、ビアはｖ₁の最小ピッチを有し得る（任意の２つのビア間の距離は最小でもｖ₁である）。２０ｎｍ、１６ｎｍ、１４ｎｍ、および／または他の製造プロセス技術においてスケーリングすると、ビアはｖ₂の最小ピッチを有し得る（任意の２つのビア間の距離は最小でもｖ₂である）。一例では、ｖ₁は１３０ｎｍであり得る。（ダブルパターニングプロセスにおける複数のマスクではなく、ただ１つのマスクを使用する）シングルパターニングプロセスによるプロセス限界を維持することは、任意の２つのビアの最小ピッチを制限する。１１５ｎｍ最小ピッチを仮定すると（すなわち、ｖ₂が１１５ｎｍであると仮定すると）、ビアの８８％スケーリングが生じる。この例では、ビアピッチは、必ずしもゲート相互接続および金属相互接続などの他の要素と同様にスケーリングされるとは限らない。

【0008】

[0012]図１の上述の例では、ビアのための８８％ピッチスケーリング限界を仮定すれば、７０％だけ他の金属層のすべてをスケーリングすることは、相互接続とビアとが位置合わせされないので、理想的でない。上記で説明したように、ｘ％だけピッチをスケーリングすることのコスト利益、電力利益、および性能利益を達成するためには、約ｘ²％のエリアスケーリングが取得されるべきである。たとえば、７０％ピッチスケーリングの完全なコスト利益、電力利益、および性能利益を達成するためには、約５０％エリアスケーリングが取得されるべきである。しかしながら、図２に関してさらに説明するように、ｘ²％エリアスケーリングを取得するための要件を仮定すれば、ｘ％ピッチスケーリングは、ビアピッチスケーリングを制限するとき、最良のコスト利益、電力利益、および性能利益を与えないことがある。

【0009】

[0013]図２は、ゲート相互接続ピッチと金属相互接続ピッチとビアピッチとを示す図２００である。図２では、２つの図示された金属層Ｍ１相互接続は、ゲート相互接続と同じ方向に延び、ゲート相互接続に接続され、ゲート相互接続と同じピッチを有する。他の金属層Ｍ１相互接続は、６４ｎｍなどのより小さいピッチを有し得る。したがって、図２に示されているように、ゲート相互接続ピッチｇ₂が最小値９０ｎｍであり、金属層Ｍ２ピッチｍａ₂が最小値６４ｎｍであるとき、ビアピッチｖ₂は１１０ｎｍである。シングルパターニングのためのプロセス限界がビアピッチについて１１５ｎｍである場合、１１０ｎｍのビアピッチは、シングルパターニングのための最小ビアピッチ要件を満たさないであろう。１１５ｎｍのビアピッチと、ゲート相互接続および金属層Ｍ２のための７０％ピッチスケーリングとを仮定すると、ゲート相互接続ピッチとビアピッチと金属相互接続ピッチとは整合せず、このことは、ピンアクセス困難を生じ、場所およびルート効率を低下させ、低い場所およびルート利用率を生じることがある（利用されるエリアは５０％に低減されないことがある）。一構成では、ゲート相互接続ピッチｇ₂および／または金属層Ｍ２相互接続ピッチｍａ₂のスケーリングは、ビアピッチｖ₂の必須のスケーリングを満たし、ピンアクセスと、場所およびルート効率と、場所およびルート利用率との改善を可能にするために増加させられ得る。

【0010】

[0014]図３は、例示的なゲート相互接続ピッチと金属相互接続ピッチとビアピッチとの第１のセットを示す図３００である。上記で説明したように、ゲート相互接続ピッチｇ₂および／または金属層Ｍ２相互接続ピッチｍａ₂のスケーリングは、ビアピッチｖ₂の必須のスケーリングを満たすために増加させられ得る。たとえば、図３に示されているように、ゲート相互接続ピッチｇ₂のスケーリングは７３．８５％に増加させられる。ゲート相互接続ピッチｇ₂が最小値９６ｎｍであり、金属層Ｍ２ピッチｍａ₂が最小値６４ｎｍであるとき、ビアピッチｖ₂は、前述の１１５ｎｍビアピッチ限界を満たす１１５ｎｍである。図３に示されているように、金属層Ｍ３ピッチも６４ｎｍの最小値であり得る。９６ｎｍと６４ｎｍとの（最小公倍数（lowest common multiple）とも呼ばれる）最小公倍数（ＬＣＭ：least common multiple）は１９２ｎｍである。一構成では、最小ゲート相互接続ピッチと最小金属相互接続ピッチとのＬＣＭは、最小ゲート相互接続ピッチの２０倍よりも小さくなるように制約され得る。たとえば、最小ゲート相互接続ピッチと最小金属相互接続ピッチとのＬＣＭは、１９２０ｎｍ（２０＊９６ｎｍ）よりも小さくなるように制約され得る。この場合、９６ｎｍおよび６４ｎｍの最小ゲート相互接続ピッチおよび最小金属相互接続ピッチは、それぞれ、そのような要件を満たす。

【0011】

[0015]図４は、例示的なゲート相互接続ピッチと金属相互接続ピッチとビアピッチとの第２のセットを示す図４００である。この例では、最小ゲート相互接続ピッチは９６ｎｍであり得、最小金属層Ｍ２は６４ｎｍであり得、最小金属層Ｍ３ピッチは７２ｎｍであり得、最小金属層Ｍ５ピッチは８０ｎｍであり得る。９６ｎｍと７２ｎｍと８０ｎｍとのＬＣＭは１４４０ｎｍである。

【0012】

[0016]一構成では、ＳＯＣ装置は、最小ピッチｇをもつ複数のゲート相互接続と、最小ピッチｍをもつ複数の金属相互接続と、ゲート相互接続と金属相互接続とを相互接続する複数のビアとを有し得る。ビアは最小ピッチｖを有する。ピッチｇ、ｍ、およびｖは、ｇ²＋ｍ²≧ｖ²であり、ｇとｍとのＬＣＭが２０ｇよりも小さいようなものである。一例では、ｇは９６ｎｍに等しいかまたはそれにほぼ等しく、ｍは６４ｎｍに等しいかまたはそれにほぼ等しく、ｖは１１５ｎｍに等しいかまたはそれにほぼ等しい。ｇ＝９６ｎｍおよびｍ＝６４ｎｍのピッチの場合、ＬＣＭは、１９２０ｎｍよりも小さい１９２ｎｍである。ピッチｇ、ｍ、およびｖは、式ｇ²＋ｍ²≧ｖ²とＬＣＭ（ｇ，ｍ）＜２０ｇとによって制約される。一構成では、ビアピッチｖが仮定され、ゲート相互接続ピッチｇおよび金属相互接続ピッチｍは、上式を満たすように調整される。複数の金属相互接続は、第１の相互接続レベルまたは第２の相互接続レベルのうちの少なくとも１つ上にあり、ビアは、第１の相互接続レベルと第２の相互接続レベルとの間で金属相互接続を相互接続する。第１の相互接続レベルは第１の金属層Ｍ１であり得、第２の相互接続レベルは第２の金属層Ｍ２であり得る。

【0013】

[0017]ＳＯＣ装置は、ｍ₂の最小ピッチをもつ第２の複数の金属相互接続をさらに含み得、ここで、ｍ₂＞ｍであり、ｇとｍとｍ₂とのＬＣＭは２０ｇよりも小さい。一例では、ｇは９６ｎｍに等しいかまたはそれにほぼ等しく、ｍは７２ｎｍに等しいかまたはそれにほぼ等しく、ｖは１１５ｎｍに等しいかまたはそれにほぼ等しく、ｍ₂は８０ｎｍに等しいかまたはそれにほぼ等しい。ｇ＝９６ｎｍ、ｍ＝７２ｎｍ、およびｍ₂＝８０ｎｍのピッチの場合、ＬＣＭは１４４０ｎｍである。ピッチｇ、ｍ、ｍ₂、およびｖは、式ｇ²＋ｍ²≧ｖ²とＬＣＭ（ｇ，ｍ，ｍ₂）＜２０ｇとによって制約される。一構成では、ビアピッチｖが仮定され、ゲート相互接続ピッチｇ、金属相互接続ピッチｍ、および金属相互接続ピッチｍ₂は、上式を満たすように調整される。複数の金属相互接続は、第３の相互接続レベル（たとえば、金属層Ｍ３）上にあり得、第２の複数の金属相互接続は、第３の相互接続レベルよりも高い第５の相互接続レベル（たとえば、金属層Ｍ５）上にあり得る。ビアは、複数の金属相互接続と第２の複数の金属相互接続との間で金属相互接続を相互接続する。第３の相互接続レベルは第３の金属層Ｍ３であり得、第５の相互接続レベルは第５の金属層Ｍ５であり得る。

【0014】

[0018]図５は、ＳＯＣ装置を動作させる方法のフローチャート５００である。ステップ５０２において、最小ピッチｇをもつ複数のゲート相互接続に電流を流す。ステップ５０４において、最小ピッチｍをもつ複数の金属相互接続に電流を流す。ステップ５０６において、ゲート相互接続と金属相互接続とを相互接続する複数のビアに電流を流す。ビアは最小ピッチｖを有する。ゲート相互接続、金属相互接続、およびビアのピッチはｇ²＋ｍ²≧ｖ²を満たす。さらに、ｇとｍとのＬＣＭは２０ｇよりも小さい。複数の金属相互接続は、第１の相互接続レベルまたは第２の相互接続レベルのうちの少なくとも１つ上にあり得、ビアは、第１の相互接続レベルと第２の相互接続レベルとの間で金属相互接続を相互接続し得る。第１の相互接続レベルは第１の金属層であり得、第２の相互接続レベルは第２の金属層であり得る。ステップ５０８において、ｍ₂の最小ピッチをもつ第２の複数の金属相互接続に電流を流し、ここで、ｍ₂＞ｍであり、ｇとｍとｍ₂とのＬＣＭは２０ｇよりも小さい。複数の金属相互接続は第３の相互接続レベル上にあり得、第２の複数の金属相互接続は第５の相互接続レベル上にあり得る。ビアは、複数の金属相互接続と第２の複数の金属相互接続との間で金属相互接続を相互接続し得る。第３の相互接続レベルは第３の金属層であり得、第５の相互接続レベルは第５の金属層であり得る。

【0015】

[0019]一構成では、ＳＯＣ装置は、最小ピッチｇをもつ複数のゲート相互接続に電流を流すための手段と、最小ピッチｍをもつ複数の金属相互接続に電流を流すための手段と、ゲート相互接続と金属相互接続とを相互接続する複数のビアに電流を流すための手段とを含む。ビアは最小ピッチｖを有し、ｇ²＋ｍ²≧ｖ²であり、ｇとｍとのＬＣＭは２０ｇよりも小さい。複数のゲート相互接続に電流を流すための手段は複数のゲート相互接続であり、複数の金属相互接続に電流を流すための手段は複数の金属相互接続であり、複数のビアに電流を流すための手段は複数のビアである。ＳＯＣ装置は、ｍ₂の最小ピッチをもつ第２の複数の金属相互接続に電流を流すための手段をさらに含み得、ここで、ｍ₂＞ｍであり、ｇとｍとｍ₂とのＬＣＭは２０ｇよりも小さい。第２の複数の金属相互接続に電流を流すための手段は第２の複数の金属相互接続である。

【0016】

[0020]上記で与えたように、ｘ²％エリアスケーリングを取得するための要件を仮定すれば、いくつかの相互接続のためにｘ％よりも大きいピッチスケーリングが使用され得る。最小ピッチスケーリングは、最小ビアピッチ限界に基づいて決定され得る。そのようなスケーリングは、すべての相互接続について、ｘ％ピッチスケーリングに勝る、コスト利益、電力利益、および性能利益の改善を与え得る。

【0017】

[0021]開示したプロセスにおけるステップの特定の順序または階層は、例示的な手法の一例であることを理解されたい。設計上の選好に基づいて、プロセスにおけるステップの特定の順序または階層は並べ替えられ得ることを理解されたい。さらに、いくつかのステップは組み合わされるかまたは省略され得る。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されるものではない。

【0018】

[0022]以上の説明は、当業者が本明細書で説明された様々な態様を実行できるようにするために提供される。これらの態様に対する様々な変更は当業者には容易に明らかであり、本明細書で定義された一般原理は他の態様に適用され得る。したがって、特許請求の範囲は、本明細書に示された態様に限定されるものではなく、クレーム文言に矛盾しない全範囲を与えられるべきであり、ここにおいて、単数形の要素への言及は、そのように明記されていない限り、「唯一無二の」を意味するものではなく、「１つまたは複数の」を意味するものである。「例示的」という単語は、本明細書では「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる態様も、必ずしも他の態様よりも好適または有利なものと解釈すべきではない。別段に明記されていない限り、「いくつかの」という用語は「１つまたは複数の」を指す。「Ａ、Ｂ、またはＣのうちの少なくとも１つ」、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」、および「Ａ、Ｂ、Ｃ、またはそれらの任意の組合せ」などの組合せは、Ａ、Ｂ、および／またはＣの任意の組合せを含み、複数のＡ、複数のＢ、または複数のＣを含み得る。詳細には、「Ａ、Ｂ、またはＣのうちの少なくとも１つ」、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」、ならびに「Ａ、Ｂ、Ｃ、またはそれらの任意の組合せ」などの組合せは、Ａのみ、Ｂのみ、Ｃのみ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、またはＡおよびＢおよびＣであり得、ここで、いかなるそのような組合せも、Ａ、Ｂ、またはＣのうちの１つまたは複数の部材を含んでいることがある。当業者に知られている、または後に知られることになる、本開示全体にわたって説明した様々な態様の要素のすべての構造的および機能的均等物は、参照により本明細書に明確に組み込まれ、特許請求の範囲に包含されるものである。その上、本明細書で開示したいかなることも、そのような開示が特許請求の範囲に明示的に具陳されているかどうかにかかわらず、公に供するものではない。いかなるクレーム要素も、その要素が「のための手段」という語句を使用して明確に具陳されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
最小ピッチｇをもつ複数のゲート相互接続と、
最小ピッチｍをもつ複数の金属相互接続と、
前記ゲート相互接続と前記金属相互接続とを相互接続する複数のビアと、前記ビアが最小ピッチｖを有する、を備え、
ここにおいて、ｇ²＋ｍ²≧ｖ²であり、ｇとｍとの最小公倍数（ＬＣＭ）が２０ｇよりも小さい、システムオンチップ（ＳＯＣ）装置。
［Ｃ２］
ｇが約９６ｎｍであり、ｍが約６４ｎｍであり、ｖが約１１５ｎｍである、Ｃ１に記載の装置。
［Ｃ３］
前記複数の金属相互接続が、第１の相互接続レベルまたは第２の相互接続レベルのうちの少なくとも１つ上にあり、前記ビアが、前記第１の相互接続レベルと前記第２の相互接続レベルとの間で前記金属相互接続を相互接続する、Ｃ１に記載の装置。
［Ｃ４］
前記第１の相互接続レベルが第１の金属層であり、前記第２の相互接続レベルが第２の金属層である、Ｃ３に記載の装置。
［Ｃ５］
ｍ₂の最小ピッチをもつ第２の複数の金属相互接続をさらに備え、ここにおいて、ｍ₂＞ｍであり、ｇとｍとｍ₂との前記ＬＣＭが２０ｇよりも小さい、Ｃ１に記載の装置。
［Ｃ６］
ｇが約９６ｎｍであり、ｍが約７２ｎｍであり、ｖが約１１５ｎｍであり、ｍ₂が約８０ｎｍである、Ｃ５に記載の装置。
［Ｃ７］
前記複数の金属相互接続が第３の相互接続レベル上にあり、前記第２の複数の金属相互接続が第５の相互接続レベル上にあり、ここにおいて、前記ビアが、前記複数の金属相互接続と前記第２の複数の金属相互接続との間で金属相互接続を相互接続する、Ｃ５に記載の装置。
［Ｃ８］
前記第３の相互接続レベルが第３の金属層であり、前記第５の相互接続レベルが第５の金属層である、Ｃ７に記載の装置。
［Ｃ９］
最小ピッチｇをもつ複数のゲート相互接続に電流を流すことと、
最小ピッチｍをもつ複数の金属相互接続に電流を流すことと、
前記ゲート相互接続と前記金属相互接続とを相互接続する複数のビアに電流を流すことと、前記ビアが最小ピッチｖを有する、を備え、
ここにおいて、ｇ²＋ｍ²≧ｖ²であり、ｇとｍとの最小公倍数（ＬＣＭ）が２０ｇよりも小さい、システムオンチップ（ＳＯＣ）装置を動作させる方法。
［Ｃ１０］
前記複数の金属相互接続が、第１の相互接続レベルまたは第２の相互接続レベルのうちの少なくとも１つ上にあり、前記ビアが、前記第１の相互接続レベルと前記第２の相互接続レベルとの間で前記金属相互接続を相互接続する、Ｃ９に記載の方法。
［Ｃ１１］
前記第１の相互接続レベルが第１の金属層であり、前記第２の相互接続レベルが第２の金属層である、Ｃ１０に記載の方法。
［Ｃ１２］
ｍ₂の最小ピッチをもつ第２の複数の金属相互接続に電流を流すことをさらに備え、ここにおいて、ｍ₂＞ｍであり、ｇとｍとｍ₂との前記ＬＣＭが２０ｇよりも小さい、Ｃ９に記載の方法。
［Ｃ１３］
前記複数の金属相互接続が第３の相互接続レベル上にあり、前記第２の複数の金属相互接続が第５の相互接続レベル上にあり、ここにおいて、前記ビアが、前記複数の金属相互接続と前記第２の複数の金属相互接続との間で金属相互接続を相互接続する、Ｃ１２に記載の方法。
［Ｃ１４］
前記第３の相互接続レベルが第３の金属層であり、前記第５の相互接続レベルが第５の金属層である、Ｃ１３に記載の方法。
［Ｃ１５］
最小ピッチｇをもつ複数のゲート相互接続に電流を流すための手段と、
最小ピッチｍをもつ複数の金属相互接続に電流を流すための手段と、
前記ゲート相互接続と前記金属相互接続とを相互接続する複数のビアに電流を流すための手段と、前記ビアが最小ピッチｖを有する、を備え、
ここにおいて、ｇ²＋ｍ²≧ｖ²であり、ｇとｍとの最小公倍数（ＬＣＭ）が２０ｇよりも小さい、システムオンチップ（ＳＯＣ）装置。
［Ｃ１６］
前記複数の金属相互接続が、第１の相互接続レベルまたは第２の相互接続レベルのうちの少なくとも１つ上にあり、前記ビアが、前記第１の相互接続レベルと前記第２の相互接続レベルとの間で前記金属相互接続を相互接続する、Ｃ１５に記載の装置。
［Ｃ１７］
前記第１の相互接続レベルが第１の金属層であり、前記第２の相互接続レベルが第２の金属層である、Ｃ１６に記載の装置。
［Ｃ１８］
ｍ₂の最小ピッチをもつ第２の複数の金属相互接続に電流を流すための手段をさらに備え、ここにおいて、ｍ₂＞ｍであり、ｇとｍとｍ₂との前記ＬＣＭが２０ｇよりも小さい、Ｃ１５に記載の装置。
［Ｃ１９］
前記複数の金属相互接続が第３の相互接続レベル上にあり、前記第２の複数の金属相互接続が第５の相互接続レベル上にあり、ここにおいて、前記ビアが、前記複数の金属相互接続と前記第２の複数の金属相互接続との間で金属相互接続を相互接続する、Ｃ１８に記載の装置。
［Ｃ２０］
前記第３の相互接続レベルが第３の金属層であり、前記第５の相互接続レベルが第５の金属層である、Ｃ１９に記載の装置。

【図1】

【図2】

【図3】

【図4】

【図5】