特許 6209966 静電気保護部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6209966

(24)【登録日】2017年9月22日

(45)【発行日】2017年10月11日

(54)【発明の名称】静電気保護部品

(51)【国際特許分類】

   H01T 4/10 20060101AFI20171002BHJP

   H01T 1/20 20060101ALI20171002BHJP

   H01T 2/02 20060101ALI20171002BHJP

   H01T 4/12 20060101ALI20171002BHJP

【ＦＩ】

   H01T4/10 L

   H01T1/20 F

   H01T2/02 F

   H01T4/10 G

   H01T4/12 F

【請求項の数】2

【全頁数】23

(21)【出願番号】特願2013-269355(P2013-269355)

(22)【出願日】2013年12月26日

(65)【公開番号】特開2015-125891(P2015-125891A)

(43)【公開日】2015年7月6日

【審査請求日】2016年8月2日

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100124062

【弁理士】

【氏名又は名称】三上 敬史

(74)【代理人】

【識別番号】100145012

【弁理士】

【氏名又は名称】石坂 泰紀

(72)【発明者】

【氏名】芝山 武志

(72)【発明者】

【氏名】梅田 秀信

【審査官】 山下 寿信

(56)【参考文献】

【文献】 特開２００１−１４３８４５（ＪＰ，Ａ）

【文献】 特開２０１２−２４８３２５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００９／０２２４２１３（ＵＳ，Ａ１）

【文献】 国際公開第２０１２／０４３５７６（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｔ ４／１０

Ｈ０１Ｔ １／２０

Ｈ０１Ｔ ２／０２

Ｈ０１Ｔ ４／１２

(57)【特許請求の範囲】

【請求項1】

ギャップを介して対向するように配置された第一及び第二放電電極と、
前記第一及び第二放電電極に接すると共に前記第一及び第二放電電極を互いに接続する放電誘発部と、を備え、
前記放電誘発部は、金属粒子と、ガラスを含有するセラミックス材料と、該セラミックス材料よりも高い誘電率を有する誘電体材料と、を有し、
前記誘電体材料が、ジルコニアであり、
前記誘電体材料の含有率が、前記セラミックス材料と前記誘電体材料との合計体積を基準として、７．５〜４０体積％であることを特徴とする静電気保護部品。

【請求項2】

前記金属粒子が、Ｐｄ粒子であることを特徴とする請求項１に記載の静電気保護部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、静電気保護部品に関する。

【背景技術】

【0002】

ギャップを介して対向するように配置された第一及び第二放電電極と、第一及び第二放電電極に接すると共に第一及び第二放電電極を互いに接続する放電誘発部と、を備えている静電気保護部品が知られている（たとえば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２−２４８３２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、放電開始電圧を低くすることが可能な静電気保護部品を提供することを目的とする。

【課題を解決するための手段】

【0005】

本発明に係る静電気保護部品は、ギャップを介して対向するように配置された第一及び第二放電電極と、第一及び第二放電電極に接すると共に第一及び第二放電電極を互いに接続する放電誘発部と、を備え、放電誘発部は、金属粒子と、ガラスを含有するセラミックス材料と、該セラミックス材料よりも高い誘電率を有する誘電体材料と、を有し、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％である。

【0006】

金属粒子は、Ｐｄ粒子であってもよい。また、誘電体材料は、ジルコニアであってもよい。

【発明の効果】

【0007】

本発明によれば、放電開始電圧を低くすることが可能な静電気保護部品を提供することができる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る静電気保護部品を示す斜視図である。

【図2】第１実施形態に係る素体の構成を示す分解斜視図である。

【図3】図１に示されたIII−III線に沿った断面構成を示す図である。

【図4】図１に示されたIV−IV線に沿った断面構成を示す図である。

【図5】第１実施形態に係る静電気保護部品の製造過程を説明するためのフロー図である。

【図6】試験１での測定結果を示す図である。

【図7】試験２での測定結果を示す図である。

【図8】試験３での測定結果を示す図である。

【図9】試験４での測定結果を示す図である。

【図10】第２及び第３実施形態に係る静電気保護部品を示す斜視図である。

【図11】第２実施形態に係る素体の構成を示す分解斜視図である。

【図12】第２実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第三ＥＳＤサプレッサを含む断面構成を示す図である。

【図13】第２実施形態に係る静電気保護部品の、第二ＥＳＤサプレッサ及び第四ＥＳＤサプレッサを含む断面構成を示す図である。

【図14】第２実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第四ＥＳＤサプレッサを含む断面構成を示す図である。

【図15】第３実施形態に係る素体の構成を示す分解斜視図である。

【図16】第３実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第二ＥＳＤサプレッサを含む断面構成を示す図である。

【図17】第３実施形態に係る静電気保護部品の、第三ＥＳＤサプレッサ及び第四ＥＳＤサプレッサを含む断面構成を示す図である。

【図18】第３実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第三ＥＳＤサプレッサを含む断面構成を示す図である。

【発明を実施するための形態】

【0009】

以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

【0010】

（第１実施形態）
まず、図１〜図４を参照して、第１実施形態に係る静電気保護部品ＥＰ１の構成を説明する。図１は、本実施形態に係る静電気保護部品を示す斜視図である。図２は、素体の構成を示す分解斜視図である。図３は、図１に示されたIII−III線に沿った断面構成を説明するための図である。図４は、図１に示されたIV−IV線に沿った断面構成を説明するための図である。

【0011】

静電気保護部品ＥＰ１は、電子機器の回路基板に実装され、ＥＳＤから電子機器を保護する電子部品である。図１〜図４に示されるように、静電気保護部品ＥＰ１は、略直方体形状を呈する素体４と、素体４の外表面に配置された外部電極７及び外部電極８と、素体４の内部に配置されたＥＳＤサプレッサＳＰ１と、を備えている。ＥＳＤサプレッサＳＰ１は、外部電極７と外部電極８とに、電気的に接続されている。ＥＳＤサプレッサＳＰ１は、ＥＳＤ吸収性能を有する。

【0012】

素体４は、複数の絶縁体層１０が積層されて構成されている。各絶縁体層１０は、略長方形状を有している。各絶縁体層１０は、電気絶縁性を有する絶縁体であり、絶縁体グリーンシートの焼結体から構成される。実際の素体４では、各絶縁体層１０は、その間の境界が視認できない程度に一体化されている。素体４は、外表面として、互いに対向する一対の端面４ａ，４ｂと、端面４ａ，４ｂに隣り合う四つの側面を有している。四つの側面のうち一の側面４ｃは、図示しない他の電子機器（例えば、回路基板又は電子部品など）に対面する面（実装面）として規定されている。

【0013】

外部電極７は、素体４の一方の端面４ａの全面を覆い且つその一部が当該端面４ａと隣り合う四側面上に回り込むように形成されている。すなわち、外部電極７は、素体４の一方の端面４ａ側に配置されている。外部電極８は、素体４の他方の端面４ｂの全面を覆い且つその一部が当該端面４ｂと隣り合う四側面上に回り込むように形成されている。すなわち、外部電極８は、素体４の他方の端面４ｂ側に配置されている。

【0014】

ＥＳＤサプレッサＳＰ１は、第一放電電極１１及び第二放電電極１２と、放電誘発部１３と、を備えている。第一放電電極１１と第二放電電極１２とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極１１と第二放電電極１２とを接続している。

【0015】

第一放電電極１１は、引出部１１ａと、対向部１１ｂと、を有している。引出部１１ａは、対向部１１ｂから端面４ａに露出するように延びている。引出部１１ａと、対向部１１ｂとは、一体的に形成されている。対向部１１ｂは、絶縁体層１０の長手方向（一対の端面４ａ，４ｂが対向している方向）に延在している。引出部１１ａは、対向部１１ｂの端面４ａ側の端部から対向部１１ｂと同じ幅で端面４ａまで延びている。引出部１１ａは、その端が端面４ａに露出し、当該露出した端部で外部電極７に接続されている。

【0016】

第二放電電極１２は、引出部１２ａと、対向部１２ｂと、を有している。引出部１２ａは、対向部１２ｂから端面４ｂに露出するように延びている。引出部１２ａと、対向部１２ｂとは、一体的に形成されている。対向部１２ｂは、絶縁体層１０の長手方向に延在している。引出部１２ａは、対向部１２ｂの端面４ｂ側の端部から対向部１２ｂと同じ幅で端面４ｂまで延びている。引出部１２ａは、その端が端面４ｂに露出し、当該露出した端部で外部電極８に接続されている。

【0017】

第一放電電極１１と第二放電電極１２とは、積層方向に直交する一の方向に延在する対向部１１ｂと、当該一の方向に延在する対向部１２ｂとが、対向するように、互いに離間して配置されている。すなわち、第一放電電極１１と第二放電電極１２とは、絶縁体層１０の長手方向に直交する方向に隣り合うように配置されている。対向部１１ｂと対向部１２ｂとは、厚みを有している。このため、対向部１１ｂの側面と対向部１２ｂの側面とが対向する。対向部１１ｂと対向部１２ｂとの間に、ギャップ部ＧＰ１が形成されている（図３参照）。外部電極７及び外部電極８に所定以上の電圧が印加されると、第一放電電極１１と第二放電電極１２との間のギャップ部ＧＰ１において、放電が生じる。ギャップ部ＧＰ１の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0018】

放電誘発部１３は、第一放電電極１１の対向部１１ｂ及び第二放電電極１２の対向部１２ｂ同士を接続するように、第一放電電極１１と第二放電電極１２とに接している。すなわち、放電誘発部１３は、第一及び第二放電電極１１，１２における互いに対向する部分同士を接続するように形成され、第一放電電極１１と第二放電電極１２との間の放電を発生し易くする機能を有する。

【0019】

素体４は、空洞部１４を有している（図３及び図４参照）。空洞部１４を画成する面は、第一及び第二放電電極１１，１２（対向部１１ｂ，１２ｂ）並びに放電誘発部１３（対向部１１ｂ，１２ｂから露出する部分）の表面１３ａと、当該表面１３ａに対向する面１４ｂと、を含んでいる。空洞部１４は、積層方向から見て、放電誘発部１３の全体を覆うように位置している。空洞部１４は、対向部１１ｂ，１２ｂと、放電誘発部１３（対向部１１ｂ，１２ｂから露出する部分）と、に接している。空洞部１４は、放電時における第一放電電極１１、第二放電電極１２、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

【0020】

次に、各構成要素の材料について説明する。

【0021】

外部電極７，８と、第一放電電極１１と、第二放電電極１２とは、それぞれＡｇ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、Ｍｏ、又はＷを含有する導体材料によって構成される。外部電極７，８を構成する導体材料として、Ａｇ−Ｐｄ合金、Ａｇ−Ｃｕ合金、Ａｇ−Ａｕ合金、又はＡｇ−Ｐｔ合金などを用いることができる。

【0022】

絶縁体層１０は、Ｆｅ_２Ｏ_３、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＭｇＯ、ＳｉＯ_２、ＴｉＯ_２、Ｍｎ_２Ｏ_３、ＳｒＯ、ＣａＯ、ＢａＯ、ＳｎＯ_２、Ｋ_２О、Ａｌ_２Ｏ_３、ＺｒＯ_２、又はＢ_２Ｏ_３などの中の単独材料によって構成される。絶縁体層１０は、これらの二種類以上を混合させたセラミックス材料によって構成されてもよい。絶縁体層１０には、ガラスが含有されていてもよい。絶縁体層１０には、低温焼結を可能とするために酸化銅（ＣｕＯ又はＣｕ_２Ｏ）が含有されていることが好ましい。

【0023】

放電誘発部１３は、金属粒子と、ガラスを含有するセラミックス材料と、当該セラミックス材料よりも高い誘電率を有する誘電体材料と、を有している。誘電体材料の含有率は、上記セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％に設定されている。金属粒子として、Ｐｄ粒子又はＡｇ−Ｐｄ合金粒子が用いられる。ガラスを含有するセラミックス材料として、ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラスを主成分として含む誘電体磁器組成物又は特開２００９−２９８６８４号公報に記載された誘電体磁器組成物などが用いられる。誘電体材料として、ジルコニア（ＺｒＯ_２）又はカルシウム−ジルコニウム酸化物（ＣａＺｒＯ_３）などが用いられる。ジルコニアの比誘電率は、４０程度である。

【0024】

ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラスを主成分として含む誘電体磁器組成物は、たとえば、ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラス、石英、及びアモルファスシリカを主成分として含有し、アルミナ及びＫ_２Ｏ−ＭＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラス（ＭＯは、ＣａＯ又はＳｒＯの少なくともいずれか一方である。）を副成分として含有している誘電体磁器組成物である。この誘電体磁器組成物では、主成分における、ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラス、石英、及びアモルファスシリカの各含有比率は、主成分全体で１００重量％とした場合に、ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラスが４０〜６５重量％であり、石英が３５〜５０重量％であり、残部がアモルファスシリカである。アルミナ及びＫ_２Ｏ−ＭＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラスの含有量は、主成分１００重量％に対して、アルミナが１．５〜４重量％であり、Ｋ_２Ｏ−ＭＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラスが５〜２０重量％である。この誘電体磁器組成物の比誘電率は、４〜５である。

【0025】

特開２００９−２９８６８４号公報に記載された誘電体磁器組成物は、主成分として、Ｚｎの酸化物単独ならびにＭｇの酸化物およびＺｎの酸化物から選ばれる１つと、Ｃｕの酸化物と、Ｓｉの酸化物と、を含有し、副成分として、Ｓｉの酸化物、Ｂａの酸化物、Ｃａの酸化物、Ｓｒの酸化物、Ｌｉの酸化物およびＺｎの酸化物から選ばれる少なくとも１つと、Ｂの酸化物と、を含み、ガラス軟化点が７５０℃以下であるガラス成分と、を含有している。ガラス成分の含有量は、主成分１００重量％に対して、１．５〜１５重量％である。この誘電体磁器組成物の比誘電率は、６〜８である。

【0026】

次に、図５を参照して、静電気保護部品ＥＰ１の製造方法について説明する。図５は、第１実施形態に係る静電気保護部品の製造方法を示すフロー図である。

【0027】

まず、絶縁体層１０を構成する材料のスラリーを調合し（Ｓ１０１）、絶縁体層１０用のグリーンシートを形成する（Ｓ１０３）。具体的には、酸化銅（ＣｕＯ）を含む所定量の誘電体粉末と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合し、絶縁体層１０用のスラリーを調合する。誘電体粉末には、Ｍｇ、Ｃｕ、Ｚｎ、Ｓｉ、又はＳｒの酸化物（他の誘電体材料でもよい）を主成分として含む誘電体材料を用いることができる。その後、ドクターブレード法などによって、ＰＥＴフィルム上にスラリーを塗布し、厚さ２０μｍ程度のグリーンシートを形成する。

【0028】

絶縁体層１０用のグリーンシートを形成した後、当該グリーンシートの所定の位置に、放電誘発材料スラリー、導体ペースト、及び溶剤（空洞用ラッカー）をそれぞれ印刷する（Ｓ１０５）。ここでは、まず、放電誘発部１３を形成するための放電誘発材料スラリーを印刷する（Ｓ１０５Ａ）。放電誘発材料スラリーは、所定量に秤量した金属粒子、ガラスを含有するセラミックス材料、及び当該セラミックス材料よりも高い誘電率を有する誘電体材料と、有機溶剤及び有機バインダを含む有機ビヒクルと、を混合して、調合する。放電誘発材料スラリーは、絶縁体層１０用のシートに、スクリーン印刷法などにより付与される。放電誘発材料スラリーは、後述する焼成工程により、放電誘発部１３となる。

【0029】

次に、第一及び第二放電電極１１，１２を形成するための導体ペーストを印刷する（Ｓ１０５Ｂ）。導体ペーストは、放電誘発材料スラリーが印刷された、絶縁体層１０用のグリーンシートに、スクリーン印刷法などにより付与される。導体ペーストは、後述する焼成工程により、第一及び第二放電電極１１，１２となる。

【0030】

次に、空洞用ラッカーを印刷する（Ｓ１０５Ｃ）。空洞用ラッカーは、絶縁体層１０用のグリーンシートに、既に印刷された放電誘発材料スラリーと導体ペーストとを覆うように、スクリーン印刷法などにより付与される。空洞用ラッカーは、空洞部１４を形成するための塗料である。

【0031】

次に、放電誘発材料スラリー、導体ペースト、及び空洞用ラッカーが印刷されたグリーンシートを含む複数の絶縁体層１０用のグリーンシートを順次積層し（Ｓ１０７）、プレスし（Ｓ１０９）、積層体を得る。その後、得られた積層体をチップ単位に切断し（Ｓ１１１）、複数のグリーンチップを得る。

【0032】

次に、得られた各グリーンチップをバレル研磨する（Ｓ１１３）。これにより、グリーンチップの角部や稜線が丸められる。

【0033】

次に、各グリーンチップを所定の条件（たとえば、大気中で８５０〜９５０℃で２時間）焼成する（Ｓ１１５）。これにより、グリーンチップが焼成され、素体４が得られる。焼成工程では、空洞用ラッカーが消失する。これにより、第一及び第二放電電極１１，１２の対向部１１ｂ，１２ｂと、放電誘発部１３（対向部１１ｂ，１２ｂから露出する部分）と、を覆う空洞部１４が形成される。この結果、素体４内に、第一放電電極１１、第二放電電極１２、放電誘発部１３、及び空洞部１４を備えるＥＳＤサプレッサＳＰ１が形成される。すなわち、焼成工程を経ることにより、ＥＳＤサプレッサＳＰ１が内部に配置された素体４が得られる。

【0034】

次に、外部電極７，８用の導体ペーストを素体４に付与し（Ｓ１１７）、所定条件（たとえば、大気中で６００〜８００℃で２時間）にて熱処理を行い、外部電極７，８用の導体ペーストを素体４に焼き付ける（Ｓ１１９）。これにより、外部電極７，８が素体４の外表面に形成される。外部電極７は、第一放電電極１１の引出部１１ａに接続されるように、形成される。外部電極８は、第二放電電極１２の引出部１２ａに接続されるように、形成される。その後、各外部電極７，８の表面にめっきを施す（Ｓ２１１）。めっきは、電解めっきが好ましく、例えば、Ｎｉ／Ｓｎ、Ｃｕ／Ｎｉ／Ｓｎ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ／Ａｇ、又はＮｉ／Ａｇなどを用いることができる。

【0035】

これらの過程により、静電気保護部品ＥＰ１が得られる。

【0036】

ここで、放電誘発部１３における誘電体材料の含有率と、放電開始電圧と、の関係について、詳細に説明する。本発明者らは、放電誘発部１３における誘電体材料の含有率と、放電開始電圧と、の関係を明らかにするために、以下のような試験１〜４を行った。

【0037】

（試験１）
放電誘発部１３における誘電体材料の含有率が異なる複数のサンプルを作製し、各サンプルの放電開始電圧を測定した。その測定結果を、図６の（ａ）及び（ｂ）に示す。各サンプルは、放電誘発部１３における誘電体材料の含有率を異ならせた点を除いて同じ構成である。各サンプルでは、金属粒子として、Ｐｄ粒子が用いられている。上記セラミックス材料として、上述したＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラスを主成分として含む誘電体磁器組成物が用いられている。誘電体材料として、ジルコニアが用いられている。

【0038】

試験１で用いられた誘電体磁器組成物では、ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラス、石英、及びアモルファスシリカの各含有比率は、ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラスが５０重量％であり、石英が４２．５重量％であり、残部がアモルファスシリカである。アルミナ及びＫ_２Ｏ−ＭＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラスの含有量は、主成分１００重量％に対して、アルミナが２重量％であり、Ｋ_２Ｏ−ＭＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラスが１０重量％である。Ｐｄ粒子の含有量は、放電誘発部１３を構成する全体の材料を１００重量％とした場合に、６３重量％である。

【0039】

図６に示される測定結果から、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％に設定されることにより、放電開始電圧が低下することが分かる。誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、１５〜４０体積％に設定される場合、放電開始電圧がより一層低下することが分かる。

【0040】

（試験２）
金属粒子としてＡｇ−Ｐｄ合金粒子を用い、放電誘発部１３における誘電体材料の含有率が異なる複数のサンプルを作製し、各サンプルの放電開始電圧を測定した。測定結果を、図７の（ａ）及び（ｂ）に示す。

【0041】

試験２で用いられた誘電体磁器組成物は、試験１で用いられた誘電体磁器組成物と同じである。ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラス、石英、及びアモルファスシリカの各含有比率は、ＳｉＯ_２−Ｋ_２Ｏ−Ｂ_２Ｏ_３系ガラスが５０重量％であり、石英が４２．５重量％であり、残部がアモルファスシリカである。アルミナ及びＫ_２Ｏ−ＭＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラスの含有量は、主成分１００重量％に対して、アルミナが２重量％であり、Ｋ_２Ｏ−ＭＯ−ＳｉＯ_２−Ｂ_２Ｏ_３系ガラスが１０重量％である。Ａｇ−Ｐｄ合金の含有量は、放電誘発部１３を構成する全体の材料を１００重量％とした場合に、６０．８重量％である。

【0042】

図７に示される測定結果から、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％に設定されることにより、放電開始電圧が低下することが分かる。誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、１５〜４０体積％に設定される場合、放電開始電圧がより一層低下することが分かる。

【0043】

（試験３）
金属粒子としてＰｄ粒子を用い、上記セラミックス材料として特開２００９−２９８６８４号公報に記載された誘電体磁器組成物を用い、放電誘発部１３における誘電体材料の含有率が異なる複数のサンプルを作製し、各サンプルの放電開始電圧を測定した。測定結果を、図８の（ａ）及び（ｂ）に示す。

【0044】

試験３で用いられた誘電体磁器組成物は、主成分が、２．０５（０．６９１ＭｇＯ・０．２１３ＺｎＯ・０．０９７ＣｕＯ）・ＳｉＯ_２であり、副成分がＢ_２Ｏ_３−ＳｉＯ_２−ＳｒＯ系ガラスである。副成分の含有量は、主成分１００重量％に対して、４重量％である。Ｐｄ粒子の含有量は、放電誘発部１３を構成する全体の材料を１００重量％とした場合に、５６．４重量％である。

【0045】

図８に示される測定結果から、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％に設定されることにより、放電開始電圧が低下することが分かる。誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、１５〜４０体積％に設定される場合、放電開始電圧がより一層低下することが分かる。

【0046】

（試験４）
金属粒子としてＡｇ−Ｐｄ合金粒子を用い、放電誘発部１３における誘電体材料の含有率が異なる複数のサンプルを作製し、各サンプルの放電開始電圧を測定した。測定結果を、図９の（ａ）及び（ｂ）に示す。

【0047】

試験４で用いられた誘電体磁器組成物は、試験３で用いられた誘電体磁器組成物と同じである。すなわち、試験４で用いられた誘電体磁器組成物は、主成分が、２．０５（０．６９１ＭｇＯ・０．２１３ＺｎＯ・０．０９７ＣｕＯ）・ＳｉＯ_２であり、副成分がＢ_２Ｏ_３−ＳｉＯ_２−ＳｒＯ系ガラスである。副成分の含有量は、主成分１００重量％に対して、４重量％である。Ａｇ−Ｐｄ合金の含有量は、放電誘発部１３を構成する全体の材料を１００重量％とした場合に、５４．１重量％である。

【0048】

図９に示される測定結果から、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％に設定されることにより、放電開始電圧が低下することが分かる。誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、１５〜４０体積％に設定される場合、放電開始電圧がより一層低下することが分かる。

【0049】

以上のように、放電誘発部１３が、金属粒子と、ガラスを含有するセラミックス材料と、当該セラミックス材料よりも高い誘電率を有する誘電体材料と、を有し、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％である場合、静電気保護部品ＥＰ１の放電開始電圧を低くすることができる。

【0050】

金属粒子がＰｄ粒子である場合、静電気保護部品ＥＰ１の信頼性が向上する。Ｐｄは、Ａｇなどと比べて、イオンマイグレーションが生じ難い、すなわち、イオン化し難い。特に、高湿度環境下では、イオンマイグレーションが加速される傾向にある。放電誘発部１３においてイオンマイグレーションが生じると、第一放電電極１１と第二放電電極１２との間が短絡し易く、放電特性が劣化する。したがって、金属粒子が、イオンマイグレーションが生じ難いＰｄ粒子であることにより、静電気保護部品ＥＰ１の信頼性が向上する。

【0051】

上記誘電体材料がジルコニウムである場合、静電気保護部品ＥＰ１の放電特性が向上する。ジルコニウムは、誘電率が比較的高く、電界集中が生じ易い。これにより、静電気保護部品ＥＰ１の放電特性が向上する。

【0052】

放電誘発部１３の構成材料としてジルコニウムが含有されていると、放電誘発部１３無いにおいて、金属粒子が適度に分散されて存在することとなる。これによっても、静電気保護部品ＥＰ１の放電特性が向上する。金属粒子が凝集して存在していると、金属粒子間の距離が短い箇所において、イオンマイグレーションが加速する懼れがある。したがって、放電誘発部１３がジルコニウムを含有していることによっても、静電気保護部品ＥＰ１の信頼性が向上する。

【0053】

（第２実施形態）
次に、図１０〜図１４を参照して、第２実施形態に係る静電気保護部品ＥＰ２の構成を説明する。図１０は、第２及び第３実施形態に係る静電気保護部品を示す斜視図である。図１１は、第２実施形態に係る素体の構成を示す分解斜視図である。図１２は、第２実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第三ＥＳＤサプレッサを含む断面構成を示す図である。図１３は、第２実施形態に係る静電気保護部品の、第二ＥＳＤサプレッサ及び第四ＥＳＤサプレッサを含む断面構成を示す図である。図１４は、第２実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第四ＥＳＤサプレッサを含む断面構成を示す図である。

【0054】

静電気保護部品ＥＰ２は、図１０〜図１４に示されるように、素体４と、素体４の外表面に配置された複数の外部電極４１〜４６と、を備えている。静電気保護部品ＥＰ２は、第一コイルＬ２_１及び第二コイルＬ２_２、並びに、第一ＥＳＤサプレッサＳＰ２_１、第二ＥＳＤサプレッサＳＰ２_２、第三ＥＳＤサプレッサＳＰ２_３及び第四ＥＳＤサプレッサＳＰ２_４を備えている。第一及び第二コイルＬ２_１，Ｌ２_２と、第一〜第四ＥＳＤサプレッサＳＰ２_１〜ＳＰ２_４とは、素体４の内部に配置されている。第一〜第四ＥＳＤサプレッサＳＰ２_１〜ＳＰ２_４は、ＥＳＤ吸収性能を有する。

【0055】

素体４は、外表面として、互いに対向する一対の端面４ａ，４ｂと、端面４ａ，４ｂと隣り合う四つの側面４ｃ，４ｄ，４ｅ，４ｆを有している。側面４ｃと側面４ｄとが、互いに対向しており、側面４ｅと側面４ｆとが、互いに対向している。側面４ｃと側面４ｄとは、一対の端面４ａ，４ｂを連結するように一対の端面４ａ，４ｂの対向方向に延びている。側面４ｃと側面４ｄとは、側面４ｅと側面４ｆとの対向方向にも延びている。側面４ｅと側面４ｆとは、一対の端面４ａ，４ｂを連結するように一対の端面４ａ，４ｂの対向方向に延びている。側面４ｅと側面４ｆとは、一対の第一側面２ｂの対向方向にも延びている。側面４ｃと側面４ｄとの対向方向は、絶縁体層１０の積層方向と一致する。

【0056】

外部電極４１は、端面４ａの一部を側面４ｃと側面４ｄとの対向方向に沿って覆うように、側面４ｃと側面４ｄとにわたって形成されている。外部電極４２は、端面４ｂの一部を側面４ｃと側面４ｄとの対向方向に沿って覆うように、側面４ｃと側面４ｄとにわたって形成されている。

【0057】

外部電極４３及び外部電極４４は、側面４ｅ側に配置されている。外部電極４３及び外部電極４４は、側面４ｅの一部を側面４ｃと側面４ｄとの対向方向に沿って覆うように、側面４ｃと側面４ｄとにわたって形成されている。外部電極４３は、端面４ａ側に位置し、外部電極４４は、端面４ｂ側に位置している。

【0058】

外部電極４５及び外部電極４６は、側面４ｆ側に配置されている。外部電極４５及び外部電極４６は、側面４ｆの一部を側面４ｃと側面４ｄとの対向方向に沿って覆うように、側面４ｃと側面４ｄとにわたって形成されている。外部電極４５は、端面４ａ側に位置し、外部電極４６は、端面４ｂ側に位置している。

【0059】

第一コイルＬ２_１と第二コイルＬ２_２とは、絶縁体層１０の積層方向において、素体４の側面４ｄに近い方から、第一コイルＬ２_１、第二コイルＬ２_２の順に位置している。

【0060】

第一コイルＬ２_１は、導体５１及び導体５２の端部同士が、導体５１及び導体５２の間に位置するスルーホール導体１５で接続されることにより構成されている。導体５１及び導体５２は、素体４の内部において、絶縁体層１０の積層方向に併置されている。導体５２は、スパイラル状を呈している。導体５１及び導体５２は、絶縁体層１０の積層方向において、側面４ｃに近い方から、導体５１、導体５２の順に位置している。

【0061】

導体５１の端部５１ａは、側面４ｅに露出しており、外部電極４３と接続されている。導体５２の端部５２ａは、素体４の側面４ｆに露出しており、外部電極４５と接続されている。導体５１の端部５１ａは第一コイルＬ２_１の一端Ｅ２_１に対応し、導体５２の端部５２ａは第一コイルＬ２_１の他端Ｅ２_２に対応する。第一コイルＬ２_１は、各外部電極４３，４５と電気的に接続されている。

【0062】

第二コイルＬ２_２は、導体５３及び導体５４の端部同士が、導体５３及び導体５４の間に位置するスルーホール導体１６で接続されることにより構成されている。導体５３及び導体５４は、素体４の内部において、絶縁体層１０の積層方向に併置されている。導体５４は、スパイラル状を呈している。導体５３及び導体５４は、絶縁体層１０の積層方向において、側面４ｄに近い方から、導体５３、導体５４の順に位置している。

【0063】

導体５３の端部５３ａは、側面４ｅに露出しており、外部電極４４と接続されている。導体５４の端部５４ａは、素体４の側面４ｆに露出しており、外部電極４６と接続されている。導体５３の端部５３ａは第二コイルＬ２_２の一端Ｅ２_３に対応し、導体５４の端部５２ａは第二コイルＬ２_２の他端Ｅ２_４に対応する。第二コイルＬ２_２は、各外部電極４４，４６と電気的に接続されている。

【0064】

スパイラル形状を呈する導体５２及び導体５４は、絶縁体層１０の積層方向において、隣り合うように位置している。第一コイルＬ２_１と第二コイルＬ２_２とは、導体５２と導体５４とが磁気的に結合することで、いわゆるコモンモードフィルタを構成する。

【0065】

第一及び第二ＥＳＤサプレッサＳＰ２_１，ＳＰ２_２は、同じ層に位置している。第一及び第二ＥＳＤサプレッサＳＰ２_１，ＳＰ２_２は、絶縁体層１０の積層方向において、第二コイルＬ２_２よりも側面４ｄに近い。第三及び第四ＥＳＤサプレッサＳＰ２_３，ＳＰ２_４は、同じ層に位置している。第三及び第四ＥＳＤサプレッサＳＰ２_３，ＳＰ２_４は、絶縁体層１０の積層方向において、第二コイルＬ２_１よりも側面４ｃに近い。

【0066】

第一ＥＳＤサプレッサＳＰ２_１は、第一放電電極６１及び第二放電電極６２と、放電誘発部１３と、を備えている。第一放電電極６１と第二放電電極６２とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極６１と第二放電電極６２とを接続している。

【0067】

第一放電電極６１は、引出部６１ａと対向部６１ｂとを有している。引出部６１ａは、絶縁体層１０の短手方向（側面４ｅと側面４ｆとが対向している方向）に延在している。対向部６１ｂは、絶縁体層１０の長手方向（一対の端面４ａ，４ｂが対向している方向）に延在している。引出部６１ａと、対向部６１ｂとは、一体的に形成されている。第一放電電極６１は、Ｌ字状を呈している。引出部６１ａは、側面４ｅに露出しており、外部電極４３と接続されている。すなわち、第一放電電極６１は、外部電極４３を通して、第一コイルＬ２_１の一端Ｅ２_１と電気的に接続される。対向部６１ｂは、第二放電電極６２と対向している。

【0068】

第二放電電極６２は、絶縁体層１０の長手方向に延在している。第二放電電極６２は、引出部６２ａと、対向部６２ｂと、を有している。引出部６２ａは、端面４ａに露出しており、外部電極４１と接続されている。対向部６２ｂは、第一放電電極６１の対向部６１ｂと、絶縁体層１０の短手方向で対向している。

【0069】

第一放電電極６１と第二放電電極６２とは、対向部６１ｂと対向部６２ｂとが対向するように、互いに離間して配置されている。対向部６１ｂと対向部６２ｂとの間に、ギャップ部ＧＰ２_１が形成される（図１２参照）。外部電極４１及び外部電極４３の間に所定以上の電圧が印加されると、第一放電電極６１と第二放電電極６２との間のギャップ部ＧＰ２_１において、放電が生じる。ギャップ部ＧＰ２_１の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0070】

放電誘発部１３は、第一放電電極６１の対向部６１ｂ及び第二放電電極６２の対向部６２ｂ同士を接続するように、第一放電電極６１と第二放電電極６２とに接している。すなわち、放電誘発部１３は、第一及び第二放電電極６１，６２における互いに対向する部分同士を接続するように形成され、第一放電電極６１と第二放電電極６２との間の放電を発生し易くする機能を有する。

【0071】

素体４は、第一ＥＳＤサプレッサＳＰ２_１の位置において、空洞部１４を有している（図１２及び図１４参照）。空洞部１４を画成する面は、第一及び第二放電電極６１，６２（対向部６１ｂ，６２ｂ）並びに放電誘発部１３（対向部６１ｂ，６２ｂから露出する部分）の表面１３ａと、当該表面１３ａに対向する面１４ｂと、を含んでいる。空洞部１４は、積層方向から見て、放電誘発部１３の全体を覆うように位置している。空洞部１４は、対向部６１ｂ，６２ｂと、放電誘発部１３（対向部６１ｂ，６２ｂから露出する部分）と、に接している。空洞部１４は、放電時における第一放電電極６１、第二放電電極６２、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

【0072】

第二ＥＳＤサプレッサＳＰ２_２は、第一放電電極６５及び第二放電電極６２と、放電誘発部１３と、を備えている。第一放電電極６５と第二放電電極６２とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極６５と第二放電電極６２とを接続している。

【0073】

第一放電電極６５は、引出部６５ａと対向部６５ｂとを有している。引出部６５ａは、絶縁体層１０の短手方向に延在している。対向部６５ｂは、絶縁体層１０の長手方向に延在している。引出部６５ａと、対向部６５ｂとは、一体的に形成されている。第一放電電極６５は、Ｌ字状を呈している。引出部６５ａは、側面４ｆに露出しており、外部電極４６と接続されている。すなわち、第一放電電極６５は、外部電極４６を通して、第二コイルＬ２_２の他端Ｅ２_４と電気的に接続される。対向部６５ｂは、第二放電電極６２と対向している。

【0074】

第二放電電極６２は、引出部６２ｃと、対向部６２ｄと、を有している。引出部６２ｃは、端面４ｂに露出しており、外部電極４２と接続されている。対向部６２ｄは、第一放電電極６５の対向部６５ｂと、絶縁体層１０の短手方向で対向している。引出部６２ａ，６２ｃと、対向部６２ｂ，６２ｄとは、一体的に形成されている。

【0075】

第一放電電極６５と第二放電電極６２とは、対向部６５ｂと対向部６２ｄとが対向するように、互いに離間して配置されている。対向部６５ｂと対向部６２ｄとの間に、ギャップ部ＧＰ２_２が形成される（図１３参照）。外部電極４２及び外部電極４６の間に所定以上の電圧が印加されると、第一放電電極６５と第二放電電極６２との間のギャップ部ＧＰ２_２において、放電が生じる。ギャップ部ＧＰ２_２の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0076】

放電誘発部１３は、第一放電電極６５の対向部６５ｂ及び第二放電電極６２の対向部６２ｄ同士を接続するように、第一放電電極６５と第二放電電極６２とに接している。すなわち、放電誘発部１３は、第一及び第二放電電極６５，６２における互いに対向する部分同士を接続するように形成され、第一放電電極６５と第二放電電極６２との間の放電を発生し易くする機能を有する。

【0077】

素体４は、第二ＥＳＤサプレッサＳＰ２_２の位置において、空洞部１４を有している（図１３参照）。空洞部１４を画成する面は、第一及び第二放電電極６５，６２（対向部６５ｂ，６２ｄ）並びに放電誘発部１３（対向部６５ｂ，６２ｄから露出する部分）の表面１３ａと、当該表面１３ａに対向する面１４ｂと、を含んでいる。空洞部１４は、積層方向から見て、放電誘発部１３の全体を覆うように位置している。空洞部１４は、対向部６５ｂ，６２ｄと、放電誘発部１３（対向部６５ｂ，６２ｄから露出する部分）と、に接している。空洞部１４は、放電時における第一放電電極６５、第二放電電極６２、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

【0078】

第三ＥＳＤサプレッサＳＰ２_３は、第一放電電極６８及び第二放電電極６９と、放電誘発部１３と、を備えている。第一放電電極６８と第二放電電極６９とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極６８と第二放電電極６９とを接続している。

【0079】

第一放電電極６８は、引出部６８ａと対向部６８ｂとを有している。引出部６８ａは、絶縁体層１０の短手方向に延在している。対向部６８ｂは、絶縁体層１０の長手方向に延在している。引出部６８ａと、対向部６８ｂとは、一体的に形成されている。第一放電電極６８は、Ｌ字状を呈している。引出部６８ａは、側面４ｆに露出しており、外部電極４５と接続されている。すなわち、第一放電電極６８は、外部電極４５を通して、第一コイルＬ２_１の他端Ｅ２_２と電気的に接続される。対向部６８ｂは、第二放電電極６９と対向している。

【0080】

第二放電電極６９は、絶縁体層１０の長手方向に延在している。第二放電電極６９は、引出部６９ａと、対向部６９ｂと、を有している。引出部６９ａは、端面４ａに露出しており、外部電極４１と接続されている。対向部６９ｂは、第一放電電極６８の対向部６８ｂと、絶縁体層１０の短手方向で対向している。

【0081】

第一放電電極６８と第二放電電極６９とは、対向部６８ｂと対向部６９ｂとが対向するように、互いに離間して配置されている。対向部６８ｂと対向部６９ｂとの間に、ギャップ部ＧＰ２_３が形成される（図１２参照）。外部電極４１及び外部電極４５の間に所定以上の電圧が印加されると、第一放電電極６８と第二放電電極６９との間のギャップ部ＧＰ２_３において、放電が生じる。ギャップ部ＧＰ２_３の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0082】

放電誘発部１３は、第一放電電極６８の対向部６８ｂ及び第二放電電極６９の対向部６９ｂ同士を接続するように、第一放電電極６８と第二放電電極６９とに接している。すなわち、放電誘発部１３は、第一及び第二放電電極６８，６９における互いに対向する部分同士を接続するように形成され、第一放電電極６８と第二放電電極６９との間の放電を発生し易くする機能を有する。

【0083】

素体４は、第三ＥＳＤサプレッサＳＰ２_３の位置において、空洞部１４を有している（図１２及び図１４参照）。空洞部１４を画成する面は、第一及び第二放電電極６８，６９（対向部６８ｂ，６９ｂ）並びに放電誘発部１３（対向部６８ｂ，６９ｂから露出する部分）の表面１３ａと、当該表面１３ａに対向する面１４ｂと、を含んでいる。空洞部１４は、積層方向から見て、放電誘発部１３の全体を覆うように位置している。空洞部１４は、対向部６８ｂ，６９ｂと、放電誘発部１３（対向部６８ｂ，６９ｂから露出する部分）と、に接している。空洞部１４は、放電時における第一放電電極６８、第二放電電極６９、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

【0084】

第四ＥＳＤサプレッサＳＰ２_４は、第一放電電極７２及び第二放電電極６９と、放電誘発部１３と、を備えている。第一放電電極７２と第二放電電極６９とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極７２と第二放電電極６９とを接続している。

【0085】

第一放電電極７２は、引出部７２ａと対向部７２ｂとを有している。引出部７２ａは、絶縁体層１０の短手方向に延在している。対向部７２ｂは、絶縁体層１０の長手方向に延在している。引出部７２ａと、対向部７２ｂとは、一体的に形成されている。第一放電電極７２は、Ｌ字状を呈している。引出部７２ａは、側面４ｅに露出しており、外部電極４４と接続されている。すなわち、第一放電電極７２は、外部電極４４を通して、第二コイルＬ２_２の一端Ｅ２_３と電気的に接続される。対向部７２ｂは、第二放電電極６９と対向している。

【0086】

第二放電電極６９は、引出部６９ｃと、対向部６９ｄと、を有している。引出部６９ｃは、端面４ｂに露出しており、外部電極４２と接続されている。対向部６９ｄは、第一放電電極７２の対向部７２ｂと、絶縁体層１０の短手方向で対向している。引出部６９ａ，６９ｃと、対向部６９ｂ，６９ｄとは、一体的に形成されている。

【0087】

第一放電電極７２と第二放電電極６９とは、対向部７２ｂと対向部６９ｄとが対向するように、互いに離間して配置されている。対向部７２ｂと対向部６９ｄとの間に、ギャップ部ＧＰ２_４が形成される（図１３参照）。外部電極４２及び外部電極４４の間に所定以上の電圧が印加されると、第一放電電極７２と第二放電電極６９との間のギャップ部ＧＰ２_４において、放電が生じる。ギャップ部ＧＰ２_４の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0088】

放電誘発部１３は、第一放電電極７２の対向部７２ｂ及び第二放電電極６９の対向部６９ｄ同士を接続するように、第一放電電極７２と第二放電電極６９とに接している。すなわち、放電誘発部１３は、第一及び第二放電電極７２，６９における互いに対向する部分同士を接続するように形成され、第一放電電極７２と第二放電電極６９との間の放電を発生し易くする機能を有する。

【0089】

素体４は、第四ＥＳＤサプレッサＳＰ２_４の位置において、空洞部１４を有している（図１３参照）。空洞部１４を画成する面は、第一及び第二放電電極７２，６９（対向部７２ｂ，６９ｄ）並びに放電誘発部１３（対向部７２ｂ，６９ｄから露出する部分）の表面１３ａと、当該表面１３ａに対向する面１４ｂと、を含んでいる。空洞部１４は、積層方向から見て、放電誘発部１３の全体を覆うように位置している。空洞部１４は、対向部７２ｂ，６９ｄと、放電誘発部１３（対向部７２ｂ，６９ｄから露出する部分）と、に接している。空洞部１４は、放電時における第一放電電極７２、第二放電電極６９、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

【0090】

第２実施形態においても、放電誘発部１３が、金属粒子と、ガラスを含有するセラミックス材料と、当該セラミックス材料よりも高い誘電率を有する誘電体材料と、を有し、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％である。したがつて、静電気保護部品ＥＰ２の放電開始電圧を低くすることができる。

【0091】

（第３実施形態）
次に、図１０及び図１５〜図１８を参照して、第３実施形態に係る静電気保護部品ＥＰ３の構成を説明する。図１５は、第３実施形態に係る静電気保護部品が備える素体の構成を示す分解斜視図である。図１６は、第３実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第二ＥＳＤサプレッサを含む断面構成を示す図である。図１７は、第３実施形態に係る静電気保護部品の、第３ＥＳＤサプレッサ及び第四ＥＳＤサプレッサを含む断面構成を示す図である。図１８は、第３実施形態に係る静電気保護部品の、第一ＥＳＤサプレッサ及び第３ＥＳＤサプレッサを含む断面構成を示す図である。

【0092】

静電気保護部品ＥＰ３は、図１０及び図１５〜図１８に示されるように、素体４と、素体４の外表面に配置された複数の外部電極４１〜外部電極４６と、を備えている。静電気保護部品ＥＰ３は、第一コイルＬ３_１及び第二コイルＬ３_２、第一ＥＳＤサプレッサＳＰ３_１、第二ＥＳＤサプレッサＳＰ３_２、第３ＥＳＤサプレッサＳＰ３_３、及び第四ＥＳＤサプレッサＳＰ３_４、並びに、第一コンデンサＣ３_１、第二コンデンサＣ３_２、第３コンデンサＣ３_３、及び第四コンデンサＣ３_４を備えている。第一及び第二コイルＬ３_１，Ｌ３_２と、第一〜第四ＥＳＤサプレッサＳＰ２_１〜ＳＰ２_４と、第一〜第四コンデンサＣ３_１〜Ｃ３_４とは、素体４の内部に配置されている。第一〜第四ＥＳＤサプレッサＳＰ３_１〜ＳＰ３_４は、ＥＳＤ吸収性能を有する。

【0093】

第一コイルＬ３_１と第二コイルＬ３_２とは、絶縁体層１０の積層方向において、第一〜第四ＥＳＤサプレッサＳＰ３_１〜ＳＰ３_４と第一〜第四コンデンサＣ３_１〜Ｃ３_４との間に配置されている。

【0094】

第一コイルＬ３_１は、複数の導体７５_１〜７８_１の端部同士が、導体７５_１〜７８_１のそれぞれ間に位置する複数のスルーホール導体７９_１〜８１_１で接続されることにより構成されている。複数の導体７５_１〜７８_１は、素体４の内部において、絶縁体層１０の積層方向に併置されている。複数の導体７５_１〜７８_１は、絶縁体層１０の積層方向において、素体４の側面４ｃに近い方から、導体７５_１、導体７６_１、導体７７_１、導体７８_１の順に位置している。

【0095】

スルーホール導体７９_１は、導体７５_１と導体７６_１との間に位置し、導体７５_１と導体７６_１とを電気的に接続する。スルーホール導体８０_１は、導体７６_１と導体７７_１との間に位置し、導体７６_１と導体７７_１とを電気的に接続する。スルーホール導体８１_１は、導体７７_１と導体７８_１との間に位置し、導体７７_１と導体７８_１とを電気的に接続する。各スルーホール導体７９_１〜８１_１は、第一コイルＬ３_１の一部として機能する。

【0096】

導体７８_１の端部７８ａ_１は、素体４の側面４ｅに露出しており、外部電極４３に接続されている。導体７５_１の端部７５ａ_１は、素体４の側面４ｆに露出しており、外部電極４５に接続されている。導体７８_１の端部７８ａ_１は第一コイルＬ３_１の一端Ｅ３_１に対応し、導体７５_１の端部７５ａ_１は第一コイルＬ３_１の他端Ｅ３_２に対応する。第一コイルＬ３_１は、各外部電極４３，４５と電気的に接続されている。

【0097】

第二コイルＬ３_２は、複数の導体７５_２〜７８_２の端部同士が、導体７５_２〜７８_２のそれぞれ間に位置する複数のスルーホール導体７９_２〜８１_２で接続されることにより構成されている。複数の導体７５_２〜７８_２は、素体４の内部において、絶縁体層１０の積層方向に併置されている。各導体７５_２〜７８_２は、各導体７５_１〜７８_１と、それぞれ同一の絶縁体層１０上に配置されている。複数の導体７５_２〜７８_２は、絶縁体層１０の積層方向において、素体４の側面４ｃに近い方から、導体７５_２、導体７６_２、導体７７_２、導体７８_２の順に位置している。

【0098】

スルーホール導体７９_２は、導体７５_２と導体７６_２との間に位置し、導体７５_２と導体７６_２とを電気的に接続する。スルーホール導体８０_２は、導体７６_２と導体７７_２との間に位置し、導体７６_２と導体７７_２とを電気的に接続する。スルーホール導体８１_２は、導体７７_２と導体７８_２との間に位置し、導体７７_２と導体７８_２とを電気的に接続する。各スルーホール導体７９_２〜８１_２は、第二コイルＬ３_２の一部として機能する。

【0099】

導体７８_２の端部７８ａ_２は、素体４の側面４ｅに露出しており、外部電極４４に接続されている。導体７５_２の端部７５ａ_２は、素体４の側面４ｆに露出しており、外部電極４６に接続されている。導体７８_２の端部７８ａ_２は第二コイルＬ３_２の一端Ｅ３_３に対応し、導体７５_２の端部７５ａ_２は第二コイルＬ３_２の他端Ｅ３_４に対応する。第二コイルＬ３_２は、各外部電極４４，４６と電気的に接続されている。

【0100】

第一ＥＳＤサプレッサＳＰ３_１、第二ＥＳＤサプレッサＳＰ３_２、第３ＥＳＤサプレッサＳＰ３_３、及び第四ＥＳＤサプレッサＳＰ３_４は、同じ層に位置している。第一〜第四ＥＳＤサプレッサＳＰ３_１〜ＳＰ３_４は、絶縁体層１０の積層方向において、第一及び第二コイルＬ３_１，Ｌ３_２よりも側面４ｄに近い。

【0101】

第一ＥＳＤサプレッサＳＰ３_１は、第一放電電極８２及び第二放電電極８４と、放電誘発部１３と、を備えている。第一放電電極８２と第二放電電極８４とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極８２と第二放電電極８４とを接続している。第二ＥＳＤサプレッサＳＰ３_２は、第一放電電極８３及び第二放電電極８４と、放電誘発部１３と、を備えている。第一放電電極８３と第二放電電極８４とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極８３と第二放電電極８４とを接続している。

【0102】

第一放電電極８２は、引出部８２ａと対向部８２ｂとを有している。引出部８２ａは、絶縁体層１０の短手方向に延在している。対向部８２ｂは、絶縁体層１０の長手方向に延在している。引出部８２ａと、対向部８２ｂとは、一体的に形成されている。第一放電電極８２は、Ｌ字状を呈している。引出部８２ａは、側面４ｅに露出しており、外部電極４３と接続されている。すなわち、第一放電電極８２は、外部電極４３を通して、第一コイルＬ３_１の一端と電気的に接続される。対向部８２ｂは、第二放電電極８４と対向している。

【0103】

第一放電電極８３は、引出部８３ａと対向部８３ｂとを有している。引出部８３ａは、絶縁体層１０の短手方向に延在している。対向部８３ｂは、絶縁体層１０の長手方向に延在している。引出部８３ａと、対向部８３ｂとは、一体的に形成されている。第一放電電極８３は、Ｌ字状を呈している。引出部８３ａは、側面４ｆに露出しており、外部電極４５と接続されている。すなわち、第一放電電極８３は、外部電極４５を通して、第一コイルＬ３_１の他端と電気的に接続される。対向部８３ｂは、第二放電電極８４と対向している。

【0104】

第二放電電極８４は、絶縁体層１０の長手方向に延在している。第二放電電極８４は、引出部８４ａと、対向部８４ｂと、を有している。引出部８４ａは、端面４ａに露出しており、外部電極４１と接続されている。対向部８４ｂは、第一放電電極８２，８３の対向部８２ｂ，８３ｂと、絶縁体層１０の短手方向で対向している。

【0105】

第一放電電極８２と第二放電電極８４とは、対向部８２ｂと対向部８４ｂとが対向するように、互いに離間して配置されている。対向部８２ｂと対向部８４ｂとの間に、ギャップ部ＧＰ３_１が形成される（図１６参照）。外部電極４１及び外部電極４３の間に所定以上の電圧が印加されると、第一放電電極８２と第二放電電極８４との間のギャップ部ＧＰ３_１において、放電が生じる。ギャップ部ＧＰ３_１の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0106】

第一放電電極８３と第二放電電極８４とは、対向部８３ｂと対向部８４ｂとが対向するように、互いに離間して配置されている。対向部８３ｂと対向部８４ｂとの間に、ギャップ部ＧＰ３_２が形成される（図１６参照）。外部電極４１及び外部電極４５の間に所定以上の電圧が印加されると、第一放電電極８３と第二放電電極８４との間のギャップ部ＧＰ３_２において、放電が生じる。ギャップ部ＧＰ３_２の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0107】

放電誘発部１３は、第一放電電極８２，８３の対向部８２ｂ，８３ｂ及び第二放電電極８４の対向部８４ｂ同士を接続するように、第一放電電極８２，８３と第二放電電極８４とに接している。すなわち、放電誘発部１３は、第一及び第二放電電極８２，８３，８４における互いに対向する部分同士を接続するように形成され、第一放電電極８２，８３と第二放電電極８４との間の放電を発生し易くする機能を有する。

【0108】

素体４は、第一及び第二ＥＳＤサプレッサＳＰ２_１，ＳＰ２_２の位置において、空洞部１４を有している（図１６及び図１８参照）。空洞部１４を画成する面は、第一及び第二放電電極８２，８３，８４（対向部８２ｂ，８３ｂ，８４ｂ）並びに放電誘発部１３（対向部８２ｂ，８３ｂ，８４ｂから露出する部分）の表面１３ａと、当該表面１３ａに対向する面１４ｂと、を含んでいる。空洞部１４は、積層方向から見て、放電誘発部１３の全体を覆うように位置している。空洞部１４は、対向部８２ｂ，８３ｂ，８４ｂと、放電誘発部１３（対向部８２ｂ，８３ｂ，８４ｂから露出する部分）と、に接している。空洞部１４は、放電時における第一放電電極８２，８３、第二放電電極８４、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

【0109】

第３ＥＳＤサプレッサＳＰ３_３は、第一放電電極８７及び第二放電電極８４と、放電誘発部１３と、を備えている。第一放電電極８７と第二放電電極８４とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極８７と第二放電電極８４とを接続している。第四ＥＳＤサプレッサＳＰ３_４は、第一放電電極８８及び第二放電電極８４と、放電誘発部１３と、を備えている。第一放電電極８８と第二放電電極８４とは、同一の絶縁体層１０上において、互いに離間して配置されている。放電誘発部１３は、第一放電電極８８と第二放電電極８４とを接続している。

【0110】

第一放電電極８７は、引出部８７ａと対向部８７ｂとを有している。引出部８７ａは、絶縁体層１０の短手方向に延在している。対向部８７ｂは、絶縁体層１０の長手方向に延在している。引出部８７ａと、対向部８７ｂとは、一体的に形成されている。第一放電電極８７は、Ｌ字状を呈している。引出部８７ａは、側面４ｅに露出しており、外部電極４４と接続されている。すなわち、第一放電電極８７は、外部電極４４を通して、第二コイルＬ３_２の一端と電気的に接続される。対向部８７ｂは、第二放電電極８４と対向している。

【0111】

第一放電電極８８は、引出部８８ａと対向部８８ｂとを有している。引出部８８ａは、絶縁体層１０の短手方向に延在している。対向部８８ｂは、絶縁体層１０の長手方向に延在している。引出部８８ａと、対向部８８ｂとは、一体的に形成されている。第一放電電極８８は、Ｌ字状を呈している。引出部８８ａは、側面４ｆに露出しており、外部電極４６と接続されている。すなわち、第一放電電極８８は、外部電極４６を通して、第二コイルＬ３_２の他端と電気的に接続される。対向部８３ｂは、第二放電電極８４と対向している。

【0112】

第二放電電極８４は、絶縁体層１０の長手方向に延在している。第二放電電極８４は、引出部８４ｃと、対向部８４ｄと、を有している。引出部８４ｃは、端面４ｂに露出しており、外部電極４２と接続されている。対向部８４ｄは、第一放電電極８７，８８の対向部８７ｂ，８８ｂと、絶縁体層１０の短手方向で対向している。

【0113】

第一放電電極８７と第二放電電極８４とは、対向部８７ｂと対向部８４ｄとが対向するように、互いに離間して配置されている。対向部８７ｂと対向部８４ｄとの間に、ギャップ部ＧＰ３_３が形成される（図１７参照）。外部電極４２及び外部電極４４の間に所定以上の電圧が印加されると、第一放電電極８７と第二放電電極８４との間のギャップ部ＧＰ３_３において、放電が生じる。ギャップ部ＧＰ３_３の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0114】

第一放電電極８８と第二放電電極８４とは、対向部８８ｂと対向部８４ｄとが対向するように、互いに離間して配置されている。対向部８８ｂと対向部８４ｄとの間に、ギャップ部ＧＰ３_４が形成される（図１７参照）。外部電極４２及び外部電極４６の間に所定以上の電圧が印加されると、第一放電電極８８と第二放電電極８４との間のギャップ部ＧＰ３_４において、放電が生じる。ギャップ部ＧＰ３_４の幅は、所望の放電特性が得られるように、所定の値に設定されている。

【0115】

放電誘発部１３は、第一放電電極８７，８８の対向部８７ｂ，８８ｂ及び第二放電電極８４の対向部８４ｄ同士を接続するように、第一放電電極８７，８８と第二放電電極８４とに接している。すなわち、放電誘発部１３は、第一及び第二放電電極８７，８８，８４における互いに対向する部分同士を接続するように形成され、第一放電電極８７，８８と第二放電電極８４との間の放電を発生し易くする機能を有する。

【0116】

素体４は、第３及び第四ＥＳＤサプレッサＳＰ２_３，ＳＰ２_４の位置において、空洞部１４を有している（図１７及び図１８参照）。空洞部１４を画成する面は、第一及び第二放電電極８７，８８，８４（対向部８７ｂ，８８ｂ，８４ｄ）並びに放電誘発部１３（対向部８７ｂ，８８ｂ，８４ｄから露出する部分）の表面１３ａと、当該表面１３ａに対向する面１４ｂと、を含んでいる。空洞部１４は、積層方向から見て、放電誘発部１３の全体を覆うように位置している。空洞部１４は、対向部８７ｂ，８８ｂ，８４ｄと、放電誘発部１３（対向部８７ｂ，８８ｂ，８４ｄから露出する部分）と、に接している。空洞部１４は、放電時における第一放電電極８７，８８、第二放電電極８４、絶縁体層１０及び放電誘発部１３の熱膨張を吸収する機能を有する。

【0117】

第３実施形態においても、放電誘発部１３が、金属粒子と、ガラスを含有するセラミックス材料と、当該セラミックス材料よりも高い誘電率を有する誘電体材料と、を有し、誘電体材料の含有率が、セラミックス材料と誘電体材料との合計体積を基準として、７．５〜４０体積％である。したがつて、静電気保護部品ＥＰ３の放電開始電圧を低くすることができる。

【0118】

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。

【0119】

第一放電電極１１，６１，６５，６８，７２，８２，８３，８７，８８及び第二放電電極１２，６２，６９，８４の構成は、図２、図１１及び図１５に示された構成に限定されず、形状、長さ、及び幅が適宜変更されていてもよい。

【0120】

静電気保護部品ＥＰ１，ＥＰ２，ＥＰ３が備えるＥＳＤサプレッサＳＰ１，ＳＰ２_１〜ＳＰ２_４，ＳＰ３_１〜ＳＰ３_４の数も、図２、図１１及び図１５に示された数に限定されず、ＥＳＤサプレッサＳＰ１，ＳＰ２_１〜ＳＰ２_４，ＳＰ３_１〜ＳＰ３_４の数は適宜変更されていてもよい。

【0121】

静電気保護部品ＥＰ２，ＥＰ３は、第一〜第四ＥＳＤサプレッサＳＰ１，ＳＰ２_１〜ＳＰ２_４，ＳＰ３_１〜ＳＰ３_４と第一〜第四ＥＳＤサプレッサＳＰ１，ＳＰ２_１〜ＳＰ２_４，ＳＰ３_１〜ＳＰ３_４以外の受動素子として、コイル（第一及び第二コイルＬ２_１，Ｌ２_２，Ｌ３_１，Ｌ３_２）又はコンデンサ（第一〜第四コンデンサＣ３_１〜Ｃ３_４）を備えているが、コイル又はコンデンサ以外の受動素子を備えていてもよい。

【符号の説明】

【0122】

４…素体、１１，６１，６５，６８，７２，８２，８３，８７，８８…第一放電電極、１２，６２，６９，８４…第二放電電極、１３…放電誘発部、ＥＰ１，ＥＰ２，ＥＰ３…静電気保護部品、ＧＰ１，ＧＰ２_１〜ＧＰ２_４，ＧＰ３_１〜ＧＰ３_４…ギャップ部、ＳＰ１…ＥＳＤサプレッサ、ＳＰ２_１-ＳＰ２_４，ＳＰ３_１-ＳＰ３_４…第一〜第四ＥＳＤサプレッサ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】