知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6211275
(24)【登録日】2017年9月22日
(45)【発行日】2017年10月11日
(54)【発明の名称】電界効果トランジスタの製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20171002BHJP
H01L 29/78 20060101ALI20171002BHJP
【ＦＩ】
H01L29/78 301X
【請求項の数】10
【全頁数】23
(21)【出願番号】特願2013-41530(P2013-41530)
(22)【出願日】2013年3月4日
(65)【公開番号】特開2013-197589(P2013-197589A)
(43)【公開日】2013年9月30日
【審査請求日】2016年1月20日
(31)【優先権主張番号】10-2012-0027735
(32)【優先日】2012年3月19日
(33)【優先権主張国】KR
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
(74)【代理人】
【識別番号】100093779
【弁理士】
【氏名又は名称】服部 雅紀
(72)【発明者】
【氏名】▲呉▼ 昌佑
(72)【発明者】
【氏名】閔 信▲ちぇおる▼
(72)【発明者】
【氏名】李 鍾▲うぉく▼
(72)【発明者】
【氏名】李 忠浩
【審査官】
小堺 行彦
(56)【参考文献】
【文献】
米国特許出願公開第２００７／０１６１１７１（ＵＳ，Ａ１）
【文献】
国際公開第２００５／０２０３２５（ＷＯ，Ａ１）
【文献】
米国特許出願公開第２０１０／０１８７５７５（ＵＳ，Ａ１）
【文献】
特開２００９−０９４２２９（ＪＰ，Ａ）
【文献】
特開２００１−２９８１９４（ＪＰ，Ａ）
【文献】
米国特許出願公開第２００７／００９０４１６（ＵＳ，Ａ１）
【文献】
特開２０１０−２５８４４３（ＪＰ，Ａ）
【文献】
特開２００３−１８８２７３（ＪＰ，Ａ）
【文献】
特開２００５−００６２２７（ＪＰ，Ａ）
【文献】
特開２０１０−０３４４６７（ＪＰ，Ａ）
【文献】
特表２０１０−５３７４３３（ＪＰ，Ａ）
【文献】
特開２００６−０１３５２１（ＪＰ，Ａ）
【文献】
特開２００７−２５８４８５（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／７８
(57)【特許請求の範囲】
【請求項1】
第１領域及び第２領域を含む基板を準備する段階と、
前記基板を準備する段階の後、前記基板から突出し前記第１領域上及び前記第２領域上のそれぞれにおいて同じ幅である第１幅を有する複数のフィン部を前記第１領域上及び前記第２領域上に形成する段階と、
複数のフィン部を前記第１領域上及び前記第２領域上に形成する段階の後、前記第１領域上の複数の前記フィン部を露出しつつ前記第２領域上の複数の前記フィン部を覆う第１マスクパターンを形成する段階と、
前記第１マスクパターンを形成する段階の後、前記第２領域上の複数の前記フィン部を前記第１マスクパターンによって覆ったまま前記第１領域上の前記フィン部の幅が第１幅とは異なる大きさの第２幅となるよう前記第１領域上の複数の前記フィン部の幅を増加又は減少させる段階と、
前記第１領域上の複数の前記フィン部の幅を増加又は減少させる段階の後、前記第１領域上の複数の前記フィン部上及び前記第２領域上の複数の前記フィン部上のそれぞれにゲート誘電パターン及びゲート電極パターンを設ける段階と、
を含み、
前記第１領域上の第２幅を有する複数の前記フィン部上のゲート誘電パターン及びゲート電極パターンは、前記第２領域上の第１幅を有する複数の前記フィン部上のゲート誘電パターン及びゲート電極パターンとは異なる閾値電圧を有する電界効果トランジスタの製造方法。
前記基板を準備する段階の後、前記基板から突出し前記第１領域上及び前記第２領域上のそれぞれにおいて同じ幅である第１幅を有する複数のフィン部を前記第１領域上及び前記第２領域上に形成する段階と、
複数のフィン部を前記第１領域上及び前記第２領域上に形成する段階の後、前記第１領域上の複数の前記フィン部を露出しつつ前記第２領域上の複数の前記フィン部を覆う第１マスクパターンを形成する段階と、
前記第１マスクパターンを形成する段階の後、前記第２領域上の複数の前記フィン部を前記第１マスクパターンによって覆ったまま前記第１領域上の前記フィン部の幅が第１幅とは異なる大きさの第２幅となるよう前記第１領域上の複数の前記フィン部の幅を増加又は減少させる段階と、
前記第１領域上の複数の前記フィン部の幅を増加又は減少させる段階の後、前記第１領域上の複数の前記フィン部上及び前記第２領域上の複数の前記フィン部上のそれぞれにゲート誘電パターン及びゲート電極パターンを設ける段階と、
を含み、
前記第１領域上の第２幅を有する複数の前記フィン部上のゲート誘電パターン及びゲート電極パターンは、前記第２領域上の第１幅を有する複数の前記フィン部上のゲート誘電パターン及びゲート電極パターンとは異なる閾値電圧を有する電界効果トランジスタの製造方法。
【請求項2】
前記フィン部の幅を増加又は減少させる段階は、前記フィン部から半導体層を成長させる段階を含むことを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
【請求項3】
前記フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、
前記半導体層は、前記素子分離膜を形成する前に形成されることを特徴とする請求項２に記載の電界効果トランジスタの製造方法。
前記半導体層は、前記素子分離膜を形成する前に形成されることを特徴とする請求項２に記載の電界効果トランジスタの製造方法。
【請求項4】
前記フィン部を形成する段階は、
前記基板上に第２マスクパターンを形成する段階と、
前記第２マスクパターンをエッチングマスクとして前記基板をエッチングする段階と、
を含み、
前記半導体層は、前記第１マスクパターン及び前記第２マスクパターンによって露出された前記フィン部の側壁及び前記基板上に形成されることを特徴とする請求項３に記載の電界効果トランジスタの製造方法。
前記基板上に第２マスクパターンを形成する段階と、
前記第２マスクパターンをエッチングマスクとして前記基板をエッチングする段階と、
を含み、
前記半導体層は、前記第１マスクパターン及び前記第２マスクパターンによって露出された前記フィン部の側壁及び前記基板上に形成されることを特徴とする請求項３に記載の電界効果トランジスタの製造方法。
【請求項5】
前記フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、
前記第１マスクパターン及び前記半導体層は、前記素子分離膜を形成した後に形成されることを特徴とする請求項２に記載の電界効果トランジスタの製造方法。
前記第１マスクパターン及び前記半導体層は、前記素子分離膜を形成した後に形成されることを特徴とする請求項２に記載の電界効果トランジスタの製造方法。
【請求項6】
前記フィン部の幅を増加又は減少させる段階は、前記第１領域上の前記フィン部をエッチングする段階を含むことを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
【請求項7】
前記フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、
前記素子分離膜は、前記フィン部をエッチングした後に形成されることを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
前記素子分離膜は、前記フィン部をエッチングした後に形成されることを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
【請求項8】
前記フィン部を形成する段階は、
前記基板上に第２マスクパターンを形成する段階と、
前記第２マスクパターンをエッチングマスクとして前記基板をエッチングする段階と、
を含み、
前記フィン部をエッチングする段階は、前記第１マスクパターン及び前記第２マスクパターンによって露出された前記フィン部の側壁及び前記基板の上面をエッチングする段階を含むことを特徴とする請求項７に記載の電界効果トランジスタの製造方法。
前記基板上に第２マスクパターンを形成する段階と、
前記第２マスクパターンをエッチングマスクとして前記基板をエッチングする段階と、
を含み、
前記フィン部をエッチングする段階は、前記第１マスクパターン及び前記第２マスクパターンによって露出された前記フィン部の側壁及び前記基板の上面をエッチングする段階を含むことを特徴とする請求項７に記載の電界効果トランジスタの製造方法。
【請求項9】
前記フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、
前記素子分離膜は、前記フィン部をエッチングする前に形成され、
前記フィン部をエッチングする段階は、前記第１マスクパターン及び前記素子分離膜によって露出された前記フィン部の上面及び上部側壁をエッチングする段階を含むことを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
前記素子分離膜は、前記フィン部をエッチングする前に形成され、
前記フィン部をエッチングする段階は、前記第１マスクパターン及び前記素子分離膜によって露出された前記フィン部の上面及び上部側壁をエッチングする段階を含むことを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
【請求項10】
前記フィン部を形成する段階は、
前記基板上に第２マスクパターンを形成する段階と、
前記第２マスクパターンをエッチングマスクとして前記基板をエッチングする段階と、
を含み、
前記第２マスクパターンを形成する段階は、
前記基板上に第３マスクパターンを形成する段階と、
前記第３マスクパターンの側壁上にスペーサー工程を遂行する段階と、
前記第３マスクパターンを除去する段階と、
を含むことを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
前記基板上に第２マスクパターンを形成する段階と、
前記第２マスクパターンをエッチングマスクとして前記基板をエッチングする段階と、
を含み、
前記第２マスクパターンを形成する段階は、
前記基板上に第３マスクパターンを形成する段階と、
前記第３マスクパターンの側壁上にスペーサー工程を遂行する段階と、
前記第３マスクパターンを除去する段階と、
を含むことを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電界効果トランジスタの製造方法に関する。
【背景技術】
【0002】
小型化、多機能化及び／又は低い製造単価等の特性によって、半導体素子は電子産業で重要な要素として注目を浴びている。半導体素子は論理データを格納する半導体記憶素子、論理データを演算処理する半導体論理素子、及び記憶要素と論理要素とを含むハイブリッド（ｈｙｂｒｉｄ）半導体素子等に区分され得る。電子産業が高度に発展することによって、半導体素子の特性に対する要求が段々増加されている。例えば、半導体素子に対する高信頼性、高速化及び／又は多機能化等に対して要求が段々増加されている。このような要求特性を充足させるために半導体素子内の構造は段々複雑になり、また、半導体素子は段々高集積化されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許公開２０１１／００１４７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の目的は、高集積化が可能な電界効果トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【0005】
本発明の電界効果トランジスタの製造方法は、第１領域及び第２領域を含む基板を準備する段階、基板を準備する段階の次に基板から突出し第１領域上及び第２領域上のそれぞれにおいて同じ幅である第１幅を有する複数のフィン部を第１領域及び第２領域上に形成する段階、複数のフィン部を第１領域上及び第２領域上に形成する段階の次に第１領域上の複数のフィン部を露出しつつ第２領域上の複数のフィン部を覆う第１マスクパターンを形成する段階、第１マスクパターンを形成する段階の次に第２領域上の複数のフィン部を第１マスクパターンによって覆ったまま第１領域上のフィン部の幅を増加又は減少させる段階、並びに、第１領域上の複数のフィン部の幅を増加又は減少させる段階の次に第１領域上の複数のフィン部上及び第２領域上の複数のフィン部上のそれぞれにゲート誘電パターン及びゲート電極パターンを設ける段階を包含する。本発明の電界効果トランジスタの製造方法では、第１領域上の第２幅を有する複数のフィン部上のゲート誘電パターン及びゲート電極パターンは、第２領域上の第１幅を有する複数のフィン部上のゲート誘電パターン及びゲート電極パターンとは異なる閾値電圧を有する。【0006】
本発明の電界効果トランジスタの製造方法は、フィン部の幅を増加又は減少させる段階は、フィン部から半導体層を成長させる段階を包含する。
【0007】
また、本発明の電界効果トランジスタの製造方法は、フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、半導体層は、素子分離膜を形成する前に形成され得る。
【0008】
また、本発明の電界効果トランジスタの製造方法では、フィン部を形成する段階は、基板上に第２マスクパターンを形成する段階と、第２マスクパターンをエッチングマスクとして基板をエッチングする段階と、を含み、半導体層は、第１マスクパターン及び第２マスクパターンによって露出された第１フィン部の側壁及び基板上に形成され得る。
【0009】
また、本発明の電界効果トランジスタの製造方法は、フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、第１マスクパターン及び半導体層は素子分離膜を形成した後に形成され得る。
【0010】
また、本発明の電界効果トランジスタの製造方法では、半導体層は、素子分離膜及び第１マスクパターンによって露出されたフィン部の上部側壁及び上面上に形成され得る。
【0011】
また、本発明の電界効果トランジスタの製造方法では、半導体層は、フィン部と格子定数が異なるか、或いはバンドギャップが異なる物質で形成され得る。
【0012】
また、本発明の電界効果トランジスタの製造方法では、フィン部の幅を増加又は減少させる段階は、第１領域上のフィン部をエッチングする段階を包含する。
【0013】
また、本発明の電界効果トランジスタの製造方法は、フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、素子分離膜は、フィン部をエッチングした後に形成され得る。
【0014】
また、本発明の電界効果トランジスタの製造方法では、フィン部を形成する段階は、基板上に第２マスクパターンを形成する段階と、第２マスクパターンをエッチングマスクとして基板をエッチングする段階と、を含み、フィン部をエッチングする段階は、第１マスクパターン及び第２マスクパターンによって露出されたフィン部の側壁及び基板の上面をエッチングする段階を包含する。
【0015】
また、本発明の電界効果トランジスタの製造方法は、フィン部の下部側壁上に素子分離膜を形成する段階をさらに含み、素子分離膜は、フィン部をエッチングする前に形成され、フィン部をエッチングする段階は、第１マスクパターン及び素子分離膜によって露出されたフィン部の上面及び上部側壁をエッチングする段階を包含する。
【0016】
また、本発明の電界効果トランジスタの製造方法では、フィン部を形成する段階は、基板上に第２マスクパターンを形成する段階と、第２マスクパターンをエッチングマスクとして基板をエッチングする段階を含み、第２マスクパターンを形成する段階は、基板上に第３マスクパターンを形成する段階と、第３マスクパターンの側壁上にスペーサ工程を遂行する段階と、第３マスクパターンを除去する段階と、を包含する。
【0017】
また、本発明の電界効果トランジスタの製造方法は、スペーサマスクパターンの幅は実質的に同一であり得る。
【0018】
本発明の電界効果トランジスタの製造方法は、第１領域及び第２領域を有する基板を準備する段階と、基板上に第２幅程度相互離隔され第２幅とは異なる第１幅を有する第１マスクパターンを形成する段階と、第１マスクパターンの間を満たし第２幅を有する第２マスクパターンを形成する段階と、第２領域で第１マスクパターンを除去する段階と、第１領域で第２マスクパターンを除去する段階と、第１領域上の第１マスクパターン及び第２領域上の第２マスクパターンをエッチングマスクとして基板をエッチングする段階と、を包含する。
【0019】
また、本発明の電界効果トランジスタの製造方法は、第１マスクパターンを形成する段階と、基板上に第３マスクパターンを形成する段階と、第３マスクパターンの側壁上にスペーサ工程を遂行する段階と、第３マスクパターンを除去する段階と、を包含する。
【発明の効果】
【0020】
本発明の電界効果トランジスタの製造方法によれば、異なる幅を有する複数のフィン部を備える電界効果トランジスタを容易に製造することができる。これにより、本発明の製造方法により製造される電界効果トランジスタは、複数の閾値電圧を有することができる。
【図面の簡単な説明】
【0021】
【図1】本発明の第１実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図3】本発明の第１実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図5】本発明の第１実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図7】本発明の第１実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図9】本発明の第１実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図11】本発明の第１実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図13】本発明の第２実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図15】本発明の第２実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図17】本発明の第２実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図19】本発明の第２実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図21】本発明の第３実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図23】本発明の第３実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図25】本発明の第４実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図27】本発明の第４実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図29】本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図31】本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図33】本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図35】本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図37】本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図39】本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図41】本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図である。
【図43】本発明の第１実施形態から第５実施形態による電界効果トランジスタを含む電子システムのブロック図である。
【発明を実施するための形態】
【0022】
本発明の長所及び特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すれば、明確になる。しかし、本発明は、以下で開示される実施形態に限定されることなく、互いに異なる多様な形態に具現でき、単なる実施形態は本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されることであり、本発明は請求項の範疇によって定義されるだけである。明細書全文にわたって同一参照符号は同一構成要素を称する。
【0023】
本明細書で、導電性膜、半導体膜、又は絶縁性膜等のある物質膜が他の物質膜又は基板「上」にあると言及される場合に、そのある物質膜は、他の物質膜又は基板上に直接形成され得るか、又はこれらの間にその他の物質膜が介在されることもあり得ることを意味する。また、本明細書の多様な実施形態で「第１」、「第２」、「第３」等の用語が物質膜又は工程段階を記述するために使用されたが、これは単なるいずれか特定物質膜又は工程段階を他の物質膜又は他の工程段階と区別させるために使用されただけであり、膜がこのような用語によって限定されてはならない。
【0024】
本明細書で使用された用語は実施形態を説明するためのことであり、本発明を制限するものではない。本明細書で、単数形は文句で特別に言及しない限り複数形も含む。明細書で使用される「含む」及び／又は「包含する」は言及された構成要素、段階、動作及び／又は素子は１つ以上の他の構成要素段階、動作及び／又は素子の存在又は追加を排除しない。
【0025】
また、本明細書で記述する実施形態は本発明の理想的な例示図である断面図及び／又は平面図を参考して説明される。図面において、膜及び領域の厚さは技術的内容の効果的な説明のために誇張されたものである。したがって、製造技術及び／又は許容誤差等によって例示図の形態が変形され得る。したがって、本発明の実施形態は図示された特定形態に制限されることではなく、製造工程によって生成される形態の変化も含む。
【0026】
（第１実施形態）図１乃至図１２に基づいて本発明の第１実施形態による電界効果トランジスタの製造方法を説明する。図１、図３、図５、図７、図９、及び図１１は、第１実施形態による電界効果トランジスタの製造方法を説明するための斜視図であり、図２、図４、図６、図８、図１０、及び図１２は、各々図１、図３、図５、図７、図９、及び図１１のＡ−Ａ’線断面図である。
【0027】
図１及び図２に示すように、第１領域ＲＧ１及び第２領域ＲＧ２を含む基板１００が提供され得る。基板１００は、半導体ベース構造（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｂａｓｅｄ ｓｔｒｕｃｔｕｒｅ）を包含することができる。一例として、基板１００は、シリコン基板であるか、或いはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板であり得る。第１領域ＲＧ１及び第２領域ＲＧ２は、基板１００の互いに異なる領域を指すことであり、互いに異なる閾値電圧が要求される領域であり得る。一例として、第１領域ＲＧ１はＮＭＯＳトランジスタ領域であり、第２領域ＲＧ２はＰＭＯＳトランジスタ領域であり得る。
【0028】
基板１００上に第１マスクパターン２０１が形成され得る。第１マスクパターン２０１が形成された基板１００上に第２マスク層２０５が形成され得る。第２マスク層２０５は第１マスクパターン２０１が形成された基板１００の上面に沿って実質的にコンフォーマルに（ｃｏｎｆｏｒｍａｌｌｙ）形成され得る。第１マスクパターン２０１と第２マスク層２０５とは相互エッチング選択性がある物質で形成され得る。一例として、第２マスク層２０５はシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、フォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）及び／又はＳＯＨ（Ｓｐｉｎ Ｏｎ Ｈａｒｄ ｍａｓｋ）の中で選択された少なくとも１つを包含でき、第１マスクパターン２０１は第２マスク層２０５と異なる物質で形成され得る。第１マスクパターン２０１及び第２マスク層２０５は、物理気相蒸着工程（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｐｒｏｃｅｓｓ：ＰＶＤ）、化学気相蒸着工程（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｐｒｏｃｅｓｓ：ＣＶＤ）、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）又はスピンコーティング方法の中で選択された少なくとも１つによって形成され得る。
【0029】
図３及び図４に示すように、スペーサ工程によって第２マスク層２０５から第２マスクパターン２０６が形成され得る。第２マスクパターン２０６は第１マスクパターン２０１を露出するスペーサ形態であり得る。一例として、スペーサ工程は直進性が強いプラズマエッチング工程を包含することができる。第２マスクパターン２０６は実質的に同一の幅を有することができる。以下、本明細書でフィン部の幅又はマスクパターンの幅は、Ｘ方向の幅を指す。第２マスクパターン２０６によって露出された第１マスクパターン２０１が除去されて第２マスクパターン２０６の間に第１トレンチ１０１が形成され得る。第１マスクパターン２０１の除去は第２マスクパターン２０６のエッチング量を最も少なくし、第１マスクパターン２０１を除去できる選択的エッチング工程を包含することができる。
【0030】
図５及び図６に示すように、第２マスクパターン２０６をエッチングマスクとして基板１００をエッチングし、第１幅Ｔ１を有する第１フィン部（ｆｉｎ ｐｏｒｔｉｏｎｓ）Ｆ１を形成する。以下、本明細書で、フィン部の幅とはフィン部上部の幅を指す。エッチングにより第１フィン部Ｆ１の間に第２トレンチ１０２が形成され得る。また、エッチングにより第２マスクパターン２０６の上部がラウンドされた表面を有することができる。第１フィン部Ｆ１は、Ｙ方向の幅がＸ方向の幅より大きいライン形状であり得る。基板１００が第１半導体層及び第２半導体層と第１半導体層及び第２半導体層との間に誘電層を含むＳＯＩ基板である場合、誘電層上の第２半導体層をパターニングして第１フィン部Ｆ１が形成され得る。第１フィン部Ｆ１は閾値電圧を調節するドーピングが行われる領域であり得る。一例として、ドーピング工程は、図１及び図２に示すように、第１マスクパターン２０１を形成する前に基板１００の上部に行われる。第１領域ＲＧ１及び第２領域ＲＧ２上に各々複数のフィン部が形成されるが、これとは異なり各々１つのフィン部が提供され得る。第２領域ＲＧ２上の複数の第１フィン部Ｆ１は各々別個のトランジスタを構成するか、複数の第１フィン部Ｆ１が１つのトランジスタを構成することができる。第１領域ＲＧ１上の複数の第２フィン部Ｆ２も各々別個のトランジスタを構成するか、複数の第２フィン部Ｆ２が１つのトランジスタを構成することができる。
【0031】
図７及び図８に示すように、第２領域ＲＧ２を覆い第１領域ＲＧ１を露出するエピタキシャル防止マスクパターン２１１が形成され得る。エピタキシャル防止マスクパターン２１１は、第１領域ＲＧ１及び第２領域ＲＧ２を覆う図示しないエピタキシャル防止膜及び第３マスクパターン２１３を順に形成した後、第３マスクパターン２１３をエッチングマスクとして第１領域ＲＧ１に形成されたエピタキシャル防止膜を除去することにより形成され得る。一例として、エピタキシャル防止マスクパターン２１１は、第２マスクパターン２０６とエッチング選択性がある物質から形成され得る。一例として、第２マスクパターン２０６は、シリコン酸化物、シリコン窒化物、シリコン酸化窒化物、フォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）及び／又はＳＯＨ（Ｓｐｉｎ Ｏｎ Ｈａｒｄ ｍａｓｋ）の中で選択された少なくとも１つを包含でき、エピタキシャル防止マスクパターン２１１は、第２マスクパターン２０６と異なる物質を包含することができる。第３マスクパターン２１３はシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、フォトレジストの中の少なくとも１つを包含することができる。
【0032】
エピタキシャル防止マスクパターン２１１によって露出された第１領域ＲＧ１上の第１フィン部Ｆ１の幅を増加又は減少させ得る。第１実施形態において、第１領域ＲＧ１上の第１フィン部Ｆ１をシードとするエピタキシャル工程によって第１半導体層ＳＰ１が形成され得る。一例として、第１半導体層ＳＰ１は、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）、液相エピタキシ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＬＰＥ）、気相エピタキシ（Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＶＰＥ）又は有機金属化学蒸着法（ＭＯＣＶＤ）等の方法に形成され得る。第１半導体層ＳＰ１は、第２トレンチ１０２内に実質的にコンフォーマルに形成され得る。一例として、第１半導体層ＳＰ１はエピタキシャル防止マスクパターン２１１及び第２マスクパターン２０６によって露出された第１フィン部Ｆ１の側壁及び基板１００の上面上に形成され得る。以下、本明細書で、基板１００の上面は、特別に明示する場合を除き、第１フィン部Ｆ１の間に形成された第２トレンチ１０２の下面を指す。これにより、第２領域ＲＧ２上の第１フィン部Ｆ１の第１幅Ｔ１より厚い第２幅Ｔ２を有する第２フィン部Ｆ２が形成され得る。以下、本明細書でフィン部の幅は、基板から形成されたフィン部の幅とその表面に形成された半導体層の厚さとの合計により記述される。第１実施形態において、第１フィン部Ｆ１の上面は、第２マスクパターン２０６によって覆われているので、半導体層ＳＰ１の成長が防止され得る。したがって、第１フィン部Ｆ１及び第２フィン部Ｆ２の上面は、基板１００の上面から実質的に同一の第１高さＨ１を有することができる。
【0033】
フィン電界効果トランジスタは、基板１００の上面から突出するフィン部をボディとして使用して平面トランジスタに比べて相対的に短チャンネル効果が改善され得る。しかし、フィン電界効果トランジスタは、平面トランジスタに比べて相対的に狭いボディを有するので、イオン注入工程による閾値電圧調節が相対的に容易でないことがあり得る。フィン電界効果トランジスタのフィン部の幅を異ならせて形成する場合、トランジスタのボディが互いに異なる体積を有し、イオン注入工程を通じて互いに異なる閾値電圧を有するように設計され得る。本発明の第１実施形態によれば、互いに異なる幅を有するフィン部を複数形成することにより、複数の異なる閾値電圧を有するトランジスタを容易にかつ同時に形成する。
【0034】
第１半導体層ＳＰ１は、第１フィン部Ｆ１と同一の物質又は第１フィン部Ｆ１と格子定数及び／又はバンドギャップが異なる物質で形成され得る。一例として、第１フィン部Ｆ１は、単結晶シリコン基板の一部であり、第１半導体層ＳＰ１は、ＩｎＳｂ、ＩｎＡｓ、ＧａＳｂ、ＩｎＰ、ＧａＡｓ、Ｇｅ、ＳｉＧｅ、及びＳｉＣの中の少なくとも１つを包含することができる。第１半導体層ＳＰ１は、第１フィン部Ｆ１と異なるバンドギャップを有する半導体物質を包含することができる。一例として、第１フィン部Ｆ１は、ＧａＡｓを含み、第１半導体層ＳＰ１は、ＡｌＧａＡｓを包含することができる。第１半導体層ＳＰ１は、第１フィン部Ｆ１と同一の導電形でドーピングされ得る。一例として、第１半導体層ＳＰ１は、エピタキシャル工程と同時（ｉｎ−ｓｉｔｕ）にドーピングされ得る。この場合、第１半導体層ＳＰ１のドーピング濃度は、第１フィン部Ｆ１のドーピング濃度と異なり得る。一例として、第１半導体層ＳＰ１のドーピング濃度は第１フィン部Ｆ１のドーピング濃度より低いことがあり得る。
【0035】
図９及び図１０に示すように、第２マスクパターン２０６、エピタキシャル防止マスクパターン２１１、及び第３マスクパターン２１３が除去され得る。第２マスクパターン２０６、エピタキシャル防止マスクパターン２１１、及び第３マスクパターン２１３の除去工程は複数の選択的エッチング工程を包含することができる。第２マスクパターン２０６、エピタキシャル防止マスクパターン２１１、及び第３マスクパターン２１３が除去された結果物上の第１フィン部Ｆ１及び第２フィン部Ｆ２の間の第２トレンチ１０２を満たす素子分離膜１１０が形成され得る。素子分離膜１１０は、第１領域ＲＧ１及び第２領域ＲＧ２を覆うように誘電膜を形成された後、第１フィン部Ｆ１及び第２フィン部Ｆ２の上部が露出されるように誘電膜をエッチングして形成され得る。素子分離膜１１０は、高密度プラズマ酸化膜、ＳＯＧ膜（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ Ｌａｙｅｒ）及び／又はＣＶＤ酸化膜であり得る。
【0036】
図１１及び図１２に示すように、第１フィン部Ｆ１及び第２フィン部Ｆ２上にゲート誘電パターン１４１及びゲート電極パターン１４３が順に形成され得る。ゲート誘電パターン１４１及びゲート電極パターン１４３は、素子分離膜１１０が形成された結果物上に図示しないゲート誘電膜及び図示しないゲート電極膜を順に形成し、マスクを利用してゲート誘電膜及びゲート電極膜を順にエッチングして形成され得る。ゲート誘電パターン１４１は、酸化膜又は酸化窒化膜を包含することができる。一例として、ゲート誘電パターン１４１はシリコン酸化膜であり得る。ゲート誘電パターン１４１はシリコン酸化膜より高い誘電常数（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）を有する高誘電膜を包含することができる。ゲート電極パターン１４３はドーピングされた半導体物質、金属、導電性金属窒化物、及び金属−半導体化合物の中で少なくとも１つを包含することができる。一例として、ゲート誘電パターン１４１及びゲート電極パターン１４３は各々化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング、及び／又は原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成され得る。以後、ゲート電極パターン１４３によって露出された第１フィン部Ｆ１及び第２フィン部Ｆ２の上部に図示しないソース／ドレーン領域が形成され得る。
【0037】
第１実施形態による電界効果トランジスタの製造方法によれば、異なる幅を有する複数のフィン部を容易にかつ同時に形成する。これにより、この電界効果トランジスタは、複数の閾値電圧を有し、高集積化することができる。
【0038】
（第２実施形態）図１３乃至図２０を参照して、本発明の第２実施形態による電界効果トランジスタの製造方法が説明される。図１３、図１５、図１７、及び図１９は、本発明の第２実施形態による電界効果トランジスタの製造方法を説明するための斜視図であり、図１４、図１６、図１８、及び図２０は各々図１３、図１５、図１７、及び図１９のＡ−Ａ’線断面図である。説明を簡単にするために第１実施形態と重複する構成の説明は省略され得る。
【0039】
図１３及び図１４に示すように、基板１００から突出するように第１フィン部Ｆ１が形成され得る。第１フィン部Ｆ１は、基板１００上に形成された図示しないマスクパターンをエッチングマスクとするエッチング工程によって形成され得る。一例として、第１フィン部Ｆ１は、図１乃至図６を参照して説明された方法によって互いに同一の幅を有するように形成され得る。第１フィン部Ｆ１の下部側壁を覆う素子分離膜１１０が形成され得る。素子分離膜１１０は、第１領域ＲＧ１及び第２領域ＲＧ２を覆うように誘電膜を形成した後、第１フィン部Ｆ１の上部が露出するように誘電膜をエッチングして形成され得る。素子分離膜１１０は高密度プラズマ酸化膜、ＳＯＧ膜（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ Ｌａｙｅｒ）及び／又はＣＶＤ酸化膜であり得る。第２実施形態において、第１フィン部Ｆ１は基板１００の上面上にマスクパターンを形成した後、マスクパターンによって露出された基板１００の上面をシードとするエピタキシャル工程によって形成され得る。この場合、第１フィン部Ｆ１は基板１００と同一の物質又は基板１００と格子定数及び／又はバンドギャップが異なる物質で形成され得る。一例として、基板１００は単結晶シリコン基板であり、第１フィン部Ｆ１はＧｅ、ＳｉＧｅ、又はＳｉＣを包含することができる。
【0040】
図１５及び図１６に示すように、素子分離膜１１０が形成された結果物上に、第２領域ＲＧ２を覆い、第１領域ＲＧ１を露出するエピタキシャル防止マスクパターン２１１が形成され得る。エピタキシャル防止マスクパターン２１１は、第１領域ＲＧ１及び第２領域ＲＧ２を覆う図示しないエピタキシャル防止膜及び第３マスクパターン２１３を形成した後、第３マスクパターン２１３をエッチングマスクとして第１領域ＲＧ１に形成されたエピタキシャル防止膜を除去して形成され得る。一例として、エピタキシャル防止マスクパターン２１１は、素子分離膜１１０とエッチング選択性がある物質とから形成され得る。一例として、素子分離膜１１０はシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、フォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）及び／又はＳＯＨ（Ｓｐｉｎ Ｏｎ Ｈａｒｄ ｍａｓｋ）の中で選択された少なくとも１つを包含でき、エピタキシャル防止マスクパターン２１１は物質の中の素子分離膜１１０と異なる物質を包含することができる。第３マスクパターン２１３はシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、フォトレジストの中の少なくとも１つを包含することができる。
【0041】
図１７及び図１８に示すように、エピタキシャル防止マスクパターン２１１及び素子分離膜１１０によって露出された第１領域ＲＧ１上の第１フィン部Ｆ１の上部幅を増加又は減少させ得る。第２実施形態において、第１領域ＲＧ１上で素子分離膜１１０によって露出された第１フィン部Ｆ１の上部をシードとするエピタキシャル工程によって、第２半導体層ＳＰ２が形成され得る。一例として、第２半導体層ＳＰ２は分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）、液相エピタキシ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＬＰＥ）、気相エピタキシ（Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＶＰＥ）又は有機金属化学蒸着法（ＭＯＣＶＤ）等の方法に形成され得る。第２半導体層ＳＰ２の形成結果、第１領域ＲＧ１上に第２領域ＲＧ２上の第１フィン部Ｆ１の第１幅Ｔ１より厚い第２幅Ｔ２の上部を有する第２フィン部Ｆ２が形成され得る。第２半導体層ＳＰ２を形成した結果、基板１００の上面から第２フィン部Ｆ２の高さＨ２は第１フィン部Ｆ１の高さＨ１より高くなり得る。
【0042】
第２半導体層ＳＰ２は第１フィン部Ｆ１と同一の物質又は第１フィン部Ｆ１と格子定数及び／又はバンドギャップが異なる物質で形成され得る。一例として、第１フィン部Ｆ１は単結晶シリコン基板であり、第２半導体層ＳＰ２はＩｎＳｂ、ＩｎＡｓ、ＧａＳｂ、ＩｎＰ、ＧａＡｓ、Ｇｅ、ＳｉＧｅ、及びＳｉＣの中の少なくとも１つを包含することができる。第２半導体層ＳＰ２は第１フィン部Ｆ１と異なるバンドギャップを有する半導体物質を包含することができる。一例として、第１フィン部Ｆ１はＧａＡｓを含み、第２半導体層ＳＰ２はＡｌＧａＡｓを包含することができる。第２半導体層ＳＰ２は第１フィン部Ｆ１と同一の導電形でドーピングされ得る。一例として、第２半導体層ＳＰ２はエピタキシャル工程と同時にインシッツ（ｉｎ−ｓｉｔｕ）にドーピングされ得る。この場合、第２半導体層ＳＰ２のドーピング濃度は第１フィン部Ｆ１のドーピング濃度と異なり得る。一例として、第２半導体層ＳＰ２のドーピング濃度は第１フィン部Ｆ１のドーピング濃度より低いことがあり得る。
【0043】
図１９及び図２０に示すように、エピタキシャル防止マスクパターン２１１、及び第３マスクパターン２１３が除去され得る。エピタキシャル防止マスクパターン２１１及び第３マスクパターン２１３が除去された後、第１フィン部Ｆ１及び第２フィン部Ｆ２上にゲート誘電パターン１４１及びゲート電極パターン１４３が順に形成され得る。ゲート誘電パターン１４１及びゲート電極パターン１４３は、図１１及び図１２を参照して説明された工程と同一の方法に形成され得る。
【0044】
（第３実施形態）図２１乃至図２４を参照して、本発明の第３実施形態による電界効果トランジスタの製造方法を説明する。図２１及び図２３は本発明の第３実施形態による電界効果トランジスタの製造方法を説明するための斜視図であり、図２２及び図２４は各々図２１及び図２３のＡ−Ａ’線断面図である。説明を簡単にするために第１実施形態又は第２実施形態と重複する構成の説明は省略され得る。
【0045】
図２１及び図２２に示すように、図５及び図６を参照して説明された結果物上にエッチングマスクパターン２１４が形成され得る。エッチングマスクパターン２１４は第２領域ＲＧ２を覆い、第１領域ＲＧ１を露出することができる。エッチングマスクパターン２１４は第１フィン部Ｆ１が形成された結果物上にエッチングマスク層及び第４マスクパターン２１６を順に形成し、第４マスクパターン２１６をマスクとして第１領域ＲＧ１に形成されたエッチングマスク層を除去して形成され得る。エッチングマスクパターン２１４は第２マスクパターン２０６とエッチング選択性がある物質とで形成され得る。一例として、第２マスクパターン２０６はシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、フォトレジスト（Ｐｈｏｔｏ Ｒｅｓｉｓｔ）、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）及び／又はＳＯＨ（Ｓｐｉｎ Ｏｎ Ｈａｒｄ ｍａｓｋ）の中で選択された少なくとも１つを包含でき、エッチングマスクパターン２１４は物質の中の第２マスクパターン２０６と異なる物質で形成され得る。第４マスクパターン２１６はシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、フォトレジストの中の少なくとも１つを包含することができる。
【0046】
エッチングマスクパターン２１４及び第２マスクパターン２０６によって露出された第１領域ＲＧ１上の第１フィン部Ｆ１の幅を増加又は減少させ得る。第３実施形態において、第１幅Ｔ１を有する第１フィン部Ｆ１の側壁がエッチングされて第３幅Ｔ３を有する第３フィン部Ｆ３が形成され得る。エッチング工程は、乾式及び／又は湿式エッチング工程を包含することができる。一例として、エッチング工程は等方性エッチング工程を包含することができる。第３幅Ｔ３は第１幅Ｔ１より小さいことがあり得る。第３フィン部Ｆ３の形成の際に、第１領域ＲＧ１で第２トレンチ１０２の下面をなす基板１００の上面が共にエッチングできる。その結果、第１領域ＲＧ１で基板１００の上面と第２領域ＲＧ２で基板１００の上面間には段差Ｈ３が生じることができる。
【0047】
図２３及び図２４に示すように、第２マスクパターン２０６、エッチングマスクパターン２１４、及び第４マスクパターン２１６が除去され得る。除去工程以後、第１フィン部Ｆ１及び第３フィン部Ｆ３の下部側壁を覆う素子分離膜１１０が形成され得る。第１フィン部Ｆ１及び第３フィン部Ｆ３上にゲート誘電パターン１４１及びゲート電極パターン１４３が順に形成され得る。ゲート誘電パターン１４１及びゲート電極パターン１４３は図１１及び図１２を参照して説明された工程と同一の方法に形成され得る。
【0048】
（第４実施形態）図２５乃至図２８を参照して、本発明の第４実施形態による電界効果トランジスタの製造方法を説明する。図２５及び図２７は本発明の第４実施形態による電界効果トランジスタの製造方法を説明するための斜視図であり、図２６及び図２８は各々図２５及び図２７のＡ−Ａ’線断面図である。説明を簡単にするために第１実施形態から第３実施形態と重複する構成の説明は省略され得る。
【0049】
図２５及び図２６に示すように、図１３及び図１４を参照して説明された結果物上にエッチングマスクパターン２１４が形成され得る。エッチングマスクパターン２１４は第２領域ＲＧ２を覆い、第１領域ＲＧ１を露出することができる。エッチングマスクパターン２１４は第１フィン部Ｆ１が形成された結果物上にエッチングマスク層及び第４マスクパターン２１６を順に形成し、第４マスクパターン２１６をマスクとして第１領域ＲＧ１に形成されたエッチングマスク層を除去して形成され得る。
【0050】
エッチングマスクパターン２１４及び素子分離膜１１０によって露出された第１領域ＲＧ１上の第１フィン部Ｆ１の上部幅を増加又は減少させ得る。第４実施形態において、第１幅Ｔ１を有する第１フィン部Ｆ１の上部側壁がエッチングされて第３幅Ｔ３の上部を有する第３フィン部Ｆ３が形成され得る。エッチング工程は乾式及び／又は湿式エッチング工程を包含することができる。一例として、エッチング工程は等方性エッチング工程を包含することができる。第３幅Ｔ３は第１幅Ｔ１より小さいことがあり得る。エッチング工程によって、第３フィン部Ｆ３は第１フィン部Ｆ１の第１高さＨ１より低い第４高さＨ４を有することができる。
【0051】
図２７及び図２８に示すように、エッチングマスクパターン２１４及び第４マスクパターン２１６が除去され得る。除去工程以後、第１フィン部Ｆ１及び第３フィン部Ｆ３上にゲート誘電パターン１４１及びゲート電極パターン１４３が順に形成され得る。ゲート誘電パターン１４１及びゲート電極パターン１４３は図１１及び図１２を参照して説明された工程と同一の方法に形成され得る。
【0052】
（第５実施形態）図２９乃至図４２を参照して、本発明の第５実施形態による電界効果トランジスタの製造方法が説明される。図２９、図３１、図３３、図３５、図３７、図３９、及び図４１は本発明の第５実施形態による電界効果トランジスタの製造方法を説明するための斜視図であり、図３０、図３２、図３４、図３６、図３８、図４０及び図４２は、各々図２９、図３１、図３３、図３５、図３７、図３９、及び図４１のＡ−Ａ’線断面図である。説明を簡単にするために第１実施形態から第４実施形態と重複する構成の説明は省略され得る。
【0053】
図２９及び図３０に示すように、基板１００上に第２マスクパターン２０６が形成され得る。第２マスクパターン２０６は図１乃至図４を参照して説明された工程によってスペーサ形態に形成され得る。第２マスクパターン２０６は、相互に第１トレンチ１０１によって離隔され得る。第２マスクパターン２０６の第４幅Ｔ４は第１トレンチ１０１の下部幅Ｔ５と異なり得る。以下、本明細書でトレンチの幅はトレンチの下部幅を指し、マスクパターンの幅はマスクパターンの下部幅を指す。一例として、第１トレンチ１０１の幅Ｔ５は第２マスクパターン２０６の第４幅Ｔ４より大きくなり得る。
【0054】
図３１及び図３２に示すように、第１トレンチ１０１を満たす第５マスクパターン２２１が形成され得る。第５マスクパターン２２１は第２マスクパターン２０６を覆う誘電膜を形成した後、第２マスクパターン２０６が露出される時まで平坦化工程を遂行して形成され得る。平坦化工程によって第２マスクパターン２０６の上部がエッチングできる。
【0055】
図３３及び図３４に示すように、第１領域ＲＧ１を覆い、第２領域ＲＧ２を露出する第６マスクパターン２１７が形成され得る。第６マスクパターン２１７は、第５マスクパターン２２１とエッチング選択性がある物質とで形成され得る。第６マスクパターン２１７によって露出された第２領域ＲＧ２上の第２マスクパターン２０６が選択的に除去され得る。その結果、第２領域ＲＧ２上に第５マスクパターン２２１が残留され、第５マスクパターン２２１は第３トレンチ１０４によって相互離隔され得る。第５マスクパターン２２１の第５幅Ｔ５は第１トレンチ１０１の幅と同一であり得る。第２マスクパターン２０６の第４幅Ｔ４は第３トレンチ１０４の幅と同一であり得る。
【0056】
図３５及び図３６に示すように、第２領域ＲＧ２を覆い、第１領域ＲＧ１を露出する第７マスクパターン２１９が形成され得る。第７マスクパターン２１９は第３トレンチ１０４を満たすことができる。第７マスクパターン２１９によって露出された第１領域ＲＧ１上の第６マスクパターン２１７及び第５マスクパターン２２１が選択的に除去され、第２マスクパターン２０６は第１領域ＲＧ１上に残留することができる。除去工程によって第２マスクパターン２０６は第１トレンチ１０１によって相互離隔され、第１トレンチ１０１は基板１００を露出することができる。
【0057】
図３７及び図３８に示すように、第２領域ＲＧ２で第７マスクパターン２１９が除去されて第５マスクパターン２２１が露出され得る。第５マスクパターン２２１の間の第３トレンチ１０４は基板１００を露出することができる。第７マスクパターン２１９の除去は選択的エッチング工程を包含することができる。第７マスクパターン２１９の除去によって第２領域ＲＧ２には第５マスクパターン２２１が残留し、第１領域ＲＧ１の上には第２マスクパターン２０６が残留することができる。第２マスクパターン２０６の第４幅Ｔ４は第５マスクパターン２２１の第５幅Ｔ５と異なり得る。第２マスクパターン２０６の第４幅Ｔ４は第３トレンチ１０４の幅と同一であり、第５マスクパターン２２１の第５幅Ｔ５は第１トレンチ１０１の幅と同一であり得る。
【0058】
図３９及び図４０に示すように、第２マスクパターン２０６及び第５マスクパターン２２１をエッチングマスクとして基板１００がエッチングできる。エッチング工程の結果、第１領域ＲＧ１には第４幅Ｔ４を有する第１フィン部Ｆ１が形成され、第２領域ＲＧ２には第５幅Ｔ５を有する第２フィン部Ｆ２が形成され得る。第１フィン部Ｆ１は、第４トレンチ１０７によって互いに離隔され、第２フィン部Ｆ２は第５トレンチ１０８によって、相互離隔され得る。第２マスクパターン２０６の上部及び第５マスクパターン２２１の上部はエッチング工程によってラウンド状となるようにエッチングできる。
【0059】
図４１及び図４２に示すように、第２マスクパターン２０６及び第５マスクパターン２２１が除去され得る。除去工程の後、第４トレンチ１０７及び第５トレンチ１０８を満たし、第１フィン部Ｆ１及び第２フィン部Ｆ２の上部を露出する素子分離膜１１０が形成され得る。第１フィン部Ｆ１及び第２フィン部Ｆ２上にゲート誘電パターン１４１及びゲート電極パターン１４３が順に形成され得る。ゲート誘電パターン１４１及びゲート電極パターン１４３は図１１及び図１２を参照して説明された工程と同一の方法に形成され得る。
【0060】
図４３は本発明の第１実施形態から第５実施形態によるフィン電界効果トランジスタを含む電子システムのブロック図である。
【0061】
図４３に示すように、第１実施形態から第５実施形態によるフィン電界効果トランジスタを含む電子システム１１００は、コントローラ１１１０、入出力装置（Ｉ／Ｏ）１１２０、記憶装置１１３０、インターフェイス１１４０、及びバス１１５０を包含することができる。コントローラ１１１０、入出力装置１１２０、記憶装置１１３０及び／又はインターフェイス１１４０はバス１１５０を通じて互いに結合され得る。バス１１５０はデータが移動される通路に該当する。
【0062】
コントローラ１１１０は、マイクロプロセッサー、デジタル信号プロセス、マイクロコントローラ、及びこれらと類似な機能を遂行できる論理素子の中の少なくとも１つを含むことができる。入出力装置１１２０は、キーパッド、キーボード、及びディスプレイ装置等を含むことができる。記憶装置１１３０は、データ及び／又は命令語等を格納できる。インターフェイス１１４０は通信ネットワークにデータを伝送するか、或いは通信ネットワークからデータを受信する機能を遂行できる。インターフェイス１１４０は有線又は無線形態であり得る。例えば、インターフェイス１１４０はアンテナ又は有無線トランシーバー等を包含することができる。ここでは図示しないが、電子システム１１００は、コントローラ１１１０の動作を向上するための動作メモリとして、高速のＤＲＡＭ及び／又はＳＲＡＭ等をさらに包含することもあり得る。第１実施形態から第５実施形態によるフィン電界効果トランジスタは、記憶装置１１３０内に提供されるか、或いはコントローラ１１１０、入出力装置１１２０等の一部として提供され得る。
【0063】
電子システム１１００は、個人携帯用情報端末機（ＰＤＡ、ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、ポータブルコンピューター（ｐｏｒｔａｂｌｅ ｃｏｍｐｕｔｅｒ）、ウェブタブレット（ｗｅｂ ｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ ｐｈｏｎｅ）、デジタルミュージックプレーヤー（ｄｉｇｉｔａｌ ｍｕｓｉｃ ｐｌａｙｅｒ）、メモリカード（ｍｅｍｏｒｙ ｃａｒｄ）、又は情報を無線環境で送信及び／又は受信できる全て電子製品に適用され得る。
【0064】
以上、添付された図面を参照して本発明の実施形態による電界効果トランジスタの製造方法を説明したが、本発明が属する技術分野で通常の知識を有する者は、本発明がその技術的思想や必須的な特徴を変形することなく、他の具体的な形態に実施できることを理解できる。したがって、上述した実施形態は例示的なことであり、限定的なことではないことを理解しなければならない。
【符号の説明】
【0065】
１００ ・・・基板、１１０ ・・・素子分離膜、
Ｆ１、Ｆ２ ・・・フィン部、
ＳＰ１、ＳＰ２・・・半導体層、
１４１ ・・・ゲート誘電パターン、
１４３ ・・・ゲート電極パターン。