特許第6214213号(P6214213)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 旭化成エレクトロニクス株式会社の特許一覧
<>
  • 特許6214213-電源回路 図000002
  • 特許6214213-電源回路 図000003
  • 特許6214213-電源回路 図000004
  • 特許6214213-電源回路 図000005
  • 特許6214213-電源回路 図000006
  • 特許6214213-電源回路 図000007
  • 特許6214213-電源回路 図000008
  • 特許6214213-電源回路 図000009
  • 特許6214213-電源回路 図000010
  • 特許6214213-電源回路 図000011
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6214213
(24)【登録日】2017年9月29日
(45)【発行日】2017年10月18日
(54)【発明の名称】電源回路
(51)【国際特許分類】
   H02M 3/155 20060101AFI20171005BHJP
   G05F 1/56 20060101ALI20171005BHJP
【FI】
   H02M3/155 W
   H02M3/155 B
   H02M3/155 P
   H02M3/155 C
   G05F1/56 310A
   G05F1/56 310V
【請求項の数】11
【全頁数】14
(21)【出願番号】特願2013-107134(P2013-107134)
(22)【出願日】2013年5月21日
(65)【公開番号】特開2014-230359(P2014-230359A)
(43)【公開日】2014年12月8日
【審査請求日】2016年5月16日
(73)【特許権者】
【識別番号】303046277
【氏名又は名称】旭化成エレクトロニクス株式会社
(74)【代理人】
【識別番号】110001243
【氏名又は名称】特許業務法人 谷・阿部特許事務所
(72)【発明者】
【氏名】相浦 正巳
【審査官】 栗栖 正和
(56)【参考文献】
【文献】 特開2003−009515(JP,A)
【文献】 特開2010−063231(JP,A)
【文献】 特開2011−024345(JP,A)
【文献】 特開2008−305387(JP,A)
【文献】 特開2011−229233(JP,A)
【文献】 特開2006−204090(JP,A)
【文献】 特開2005−168170(JP,A)
【文献】 特開2005−130622(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/155
G05F 1/56
(57)【特許請求の範囲】
【請求項1】
リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて出力電圧を出力端子に出力して負荷を駆動する電源回路において、
前記スイッチングレギュレータは、
動作させるレギュレータを前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記スイッチングレギュレータの出力電圧の上限値を設定し、前記出力電圧が前記上限値に達すると、前記出力電圧に対応したデューティのPWM信号でスイッチング動作をすることで得られる電力よりも小さな電力を前記出力端子に供給することを特徴とする電源回路。
【請求項2】
前記スイッチングレギュレータは、
前記出力電圧が前記上限値に達すると、前記出力電圧に対応したデューティよりも小さなデューティのPWM信号でスイッチング動作を行うことを特徴とする請求項1に記載の電源回路。
【請求項3】
前記スイッチングレギュレータは、
前記スイッチング動作により、入力電圧を前記出力電圧に変換するスイッチ部と、
前記出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第1の基準電圧とを入力して、前記分圧電圧と前記基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
前記分圧電圧と、第1の上限基準電圧とを比較して、前記出力電圧が前記上限値に達しているかどうかを示す検出信号を出力するコンパレータと、
前記誤差電圧に応じたデューティのPWM信号、または前記誤差電圧に応じたデューティより小さなデューティのPWM信号を生成し、これらPWM信号のいずれかを前記検出信号に応じて前記スイッチ部に出力するPWM信号生成回路と、
を備えたことを特徴とする請求項2に記載の電源回路。
【請求項4】
前記スイッチングレギュレータは、
前記出力電圧が前記上限値に達すると、前記出力端子をハイ・インピーダンスにすることを特徴とする請求項1に記載の電源回路。
【請求項5】
前記スイッチングレギュレータは、
前記スイッチング動作により、入力電圧を前記出力電圧に変換するスイッチ部と、
前記出力電圧を分圧した分圧電圧と、所望の出力電圧に対応する第1の基準電圧とを入力して、前記分圧電圧と前記基準電圧との差を増幅して誤差電圧を出力するエラーアンプと、
前記分圧電圧と、第1の上限基準電圧とを比較して、前記出力電圧が前記上限値に達しているかどうかを示す検出信号を出力するコンパレータと、
前記誤差電圧に応じたデューティのPWM信号を生成し、前記誤差電圧に応じたデューティのPWM信号または前記スイッチ部をオフする信号のいずれかを前記検出信号に応じて前記スイッチ部に出力するPWM信号生成回路と、
を備えたことを特徴とする請求項4に記載の電源回路。
【請求項6】
前記リニアレギュレータから前記スイッチングレギュレータに切り替える時、前記第1の上限基準電圧を出力した後、前記第1の上限基準電圧よりも大きな第2の上限基準電圧を出力する上限基準電圧生成部をさらに備えることを特徴とする請求項3または5に記載の電源回路。
【請求項7】
前記スイッチングレギュレータは、さらに、
前記出力電圧の下限値を設定し、前記出力電圧が前記下限値を下回ると、前記出力電圧に対応したデューティのPWM信号でスイッチング動作をすることで得られる電力よりも大きな電力を前記出力端子に供給することを特徴とする請求項3、5および6のいずれか1項に記載の電源回路。
【請求項8】
前記スイッチングレギュレータは、
前記出力電圧に対応したデューティよりも大きなデューティのPWM信号でスイッチング動作を行うことを特徴とする請求項7に記載の電源回路。
【請求項9】
前記スイッチングレギュレータは、
前記出力電圧が前記下限値に達すると、最大のデューティのPWM信号でスイッチング動作を行うことを特徴とする請求項8に記載の電源回路。
【請求項10】
前記スイッチングレギュレータは、
前記出力電圧が前記下限値に達すると、前記出力電圧に応じたデューティよりも一定量デューティを増加させたPWM信号でスイッチング動作を行うことを特徴とする請求項8に記載の電源回路。
【請求項11】
前記スイッチングレギュレータは、
前記分圧電圧と、下限基準電圧とを比較して、前記出力電圧が前記下限値に達しているかどうかを示す検出信号を出力する下限電圧検出部をさらに備えることを特徴とする請求項8ないし10のいずれか1項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源回路に関し、より詳細には、リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて負荷を駆動する電源回路に関する。
【背景技術】
【0002】
電子機器や電気製品等が動作するための電力を供給するものには、電池やコンセント等の電源がある。この電源から電子機器等に電力を供給するときに、電子機器等に適した形態の電力に変換し、電力を制御する回路が電源回路である。
【0003】
電源回路には、リニアレギュレータやスイッチングレギュレータなど様々な回路があるが、リニアレギュレータとスイッチングレギュレータの両方を備えて、負荷の重さに応じてそれらを切り替える回路もある。
【0004】
図1に、従来の電源回路1の回路図を示す。電源回路1は、LDO(Low Drop Out)回路であるリニアレギュレータ3とDDC(DC-DCコンバータ)であるスイッチングレギュレータ5とを備え、負荷の重さに応じてこれらを切り替える回路である。
【0005】
リニアレギュレータ3は、入力端子であるVIN端子4に入力された入力電圧VINをリニアレギュレータ3の出力電圧VOUT1に変換する出力トランジスタT1と、フィードバック抵抗7および抵抗9と、出力電圧VOUT1と基準電圧VREF1とを増幅するエラーアンプ11とを備える。出力トランジスタT1は、VIN端子4と出力端子であるVOUT端子12との間に接続されている。抵抗7の一端は出力トランジスタT1に接続され、他端が接続点13で抵抗9の一端と直列接続されている。抵抗9の他端は、グラウンドに接地されている。接続点13は、エラーアンプ11の−入力端子に接続されている。エラーアンプ11の+入力端子には、基準電圧VREF1が与えられている。エラーアンプ11の出力端子は、出力トランジスタT1のゲート端子に接続されている。
【0006】
スイッチングレギュレータ5は、VIN端子4に接続されたトランジスタT2とグラウンドに接地されたトランジスタT3とを直列接続して構成されたCMOSトランジスタのスイッチTMOSを備える。スイッチTMOSは、VIN端子4に入力された入力電圧VINをスイッチングレギュレータ5の出力電圧VOUT2に変換する。スイッチT2およびスイッチT3の間の接続点15とVOUT端子12との間には、DDC用コイルLが接続され、VOUT端子12とグラウンドとの間には、出力コンデンサCが接続されている。スイッチングレギュレータ5は、抵抗7および9の接続点13とスイッチT2およびT3のゲート端子の接続点16との間に、DC−DCコンバータの制御回路を構成するエラーアンプ19と、エラーアンプ19の出力をPWM信号に変換するPWM信号生成回路21が縦続接続されている。エラーアンプ19は、基準電圧VREF2およびエラーアンプ11の−入力端子に接続されている。
【0007】
この電源回路1の動作について説明する。電源回路1は、負荷状況に応じて制御信号CTRLにより動作させる電源をリニアレギュレータ3からスイッチングレギュレータ5に切り替える。軽負荷であるときは、リニアレギュレータ3を動作させ、重負荷であるときは、スイッチングレギュレータ5を動作させる。このように、従来の電源回路1は、リニアレギュレータ3により生成される出力電圧VOUT1とスイッチングレギュレータ5により生成される出力電圧VOUT2のいずれか1つを用いて、電源回路1の出力電圧VOUTを生成する。電源回路1は、生成した出力電圧VOUTを電子機器等に出力する。このように、リニアレギュレータ3とスイッチングレギュレータ5とを切り替える電源回路1は、例えば、特許文献1に記載されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2008−305387号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、従来の電源回路1は、基準電圧VREF2のばらつき、エラーアンプ19の製造ばらつきによるオフセット、PWM信号生成回路21内で生成されるノコギリ波に製造ばらつきにより加わるオフセット等によって、リニアレギュレータからスイッチングレギュレータへの切り替え時に、大きなオーバーシュートが起こる場合がある。つまり、PWM信号の初期デューティが目標出力電圧に対応したターゲットよりも大きなデューティとなるように、回路がばらついている場合に、出力電圧VOUTのオーバーシュートが大きくなるという問題がある。
【0010】
図2は、従来の電源回路1が動作した時の出力電圧VOUTの波形を表す図である。電源回路1が動作した時を、リニアレギュレータ3のみが動作した時の領域A1と、スイッチングレギュレータ5のみが動作した時の領域A2とに分ける。波形W1は、VOUT端子12の出力電圧VOUTの波形である。ここで、領域A1の出力電圧VOUTはリニアレギュレータ3の出力電圧VOUT1に等しく、領域A2の出力電圧VOUTはスイッチングレギュレータ5の出力電圧VOUT2に等しい。電源回路1を動作すると、領域A1から領域A2に移行した直後、すなわち、動作させる電源をリニアレギュレータ3からスイッチングレギュレータ5に切り替えた直後に出力電圧VOUTが高くなっている。すなわち、大きなオーバーシュートが起こる。
【0011】
本発明は、上記した点に鑑みて行われたものであり、回路がばらついている場合でも、リニアレギュレータからスイッチングレギュレータへの切り替え時に、オーバーシュートが小さくなる電源回路を提供することを目的とする。
【課題を解決するための手段】
【0012】
リニアレギュレータとスイッチングレギュレータとを備え、これらを切り替えて負荷を駆動する電源回路において、スイッチングレギュレータは、動作させるレギュレータをリニアレギュレータからスイッチングレギュレータに切り替える時、スイッチングレギュレータの出力電圧の上限値を設定し、出力電圧が上限値に達すると、出力電圧に対応したデューティのPWM信号でスイッチング動作をすることで得られる電力よりも小さな電力を電源回路の出力端子に供給することを特徴とする。
【発明の効果】
【0013】
以上説明したように、本発明の電源回路によれば、回路がばらついている場合でも、リニアレギュレータからスイッチングレギュレータへの切り替え時に、オーバーシュートを小さくすることができる。
【図面の簡単な説明】
【0014】
図1】従来の電源回路の回路図である。
図2】従来の電源回路の動作時の出力電圧の波形を表す図である。
図3】本発明の実施形態1の電源回路の回路図である。
図4】本発明の実施形態1のPWM信号生成回路の回路図である。
図5】本発明の実施形態1の他のPWM信号生成回路の回路図である。
図6】本発明の実施形態1の電源回路の動作を説明するための図である。
図7】本発明の実施形態2の電源回路の回路図である。
図8】本発明の実施形態2の電源回路の動作を説明するための図である。
図9】本発明の実施形態3の電源回路の回路図である。
図10】本発明の実施形態3のPWM信号生成回路の回路図である。
【発明を実施するための形態】
【0015】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の電源回路は、コンセント等の電源からノートパソコン等の電子機器に電力を供給するとき、電子機器に適した形態の電力に変換し、電力を制御する電源回路として用いることができる。
【0016】
(実施形態1)
図3は、本発明の実施形態1の電源回路30の回路図である。図3において電源回路30は、LDO(Low Drop Out)回路であるリニアレギュレータ3とDDC(DC-DCコンバータ)であるスイッチングレギュレータ31とを備え、負荷の重さに応じてこれらを切り替える回路である。
【0017】
リニアレギュレータ3は、入力端子であるVIN端子4に入力された入力電圧VINをリニアレギュレータ3の出力電圧VOUT11に変換する出力トランジスタT1と、フィードバック抵抗7および抵抗9とを備えている。さらに、出力電圧VOUT11をフィードバック抵抗7および抵抗9とで分圧した電圧と所望の出力電圧に応じた基準電圧VVREF11との差を増幅するエラーアンプ11とを備えている。出力トランジスタT1は、VIN端子4と出力端子であるVOUT端子12との間に接続されている。抵抗7の一端は出力トランジスタT1とVOUT端子12との間に接続され、他端が接続点13で抵抗9の一端と直列接続されている。抵抗9の他端は、グラウンドに接地されている。接続点13は、エラーアンプ11の−入力端子に接続されている。エラーアンプ11の+入力端子には、基準電圧VVREF11が与えられている。エラーアンプ11の出力端子は、出力トランジスタT1のゲート端子に接続されている。リニアレギュレータ3は、動作時は基準電圧VVREF11に対応した電圧をVOUT端子12に出力し、リニアレギュレータ3からスイッチングレギュレータ31に切り替わる一定期間、制御信号CTRLにより停止する。
【0018】
スイッチングレギュレータ31は、VIN端子4に接続されたトランジスタT2とグラウンドに接続されたトランジスタT3とを直列接続して構成されたCMOSトランジスタのスイッチTMOSを備えている。スイッチTMOSは、VIN端子4に入力された入力電圧VINをスイッチングレギュレータ31の出力電圧VOUT12に変換する。スイッチT2およびスイッチT3の間の接続点15とVOUT端子12との間には、DDC用コイルLが接続され、VOUT端子12とグラウンドとの間には、出力コンデンサCが接続されている。
【0019】
また、スイッチングレギュレータ31は、エラーアンプ11の−入力端子とPMOSのスイッチT2およびNMOSのスイッチT3のゲート端子との間に、DC−DCコンバータの制御回路を構成するエラーアンプ19と、エラーアンプ19の出力をPWM信号に変換するPWM信号生成回路21と、を縦続接続して備えている。エラーアンプ19は、基準電圧VVREF12およびエラーアンプ11の−入力端子に接続されている。PWM信号生成回路21は、スイッチT2およびT3のゲート端子と、それぞれ接続点17および18で接続されている。さらに、PWM信号生成回路21には、上限電圧を検出する高電圧検出回路32が接続されている。なお、リニアレギュレータ3およびスイッチングレギュレータ31は、フィードバック抵抗7および抵抗9を共有化している。
【0020】
高電圧検出回路32は、出力電圧VOUT12の上限値を設定するための上限基準電圧OVREF0と、上限基準電圧OVREF0と出力電圧VOUT12を分圧した電圧とを比較して、出力電圧VOUT12が上限値に達しているかどうかを判定するコンパレータ33で構成される。コンパレータ33は、出力端子がPWM信号生成回路21に接続され、+入力端子および−入力端子がそれぞれエラーアンプ11の−入力端子および上限基準電圧OVREF0に接続されている。コンパレータ33は、出力電圧VOUT12が上限基準電圧OVREF0に達すると、上限値に達したことを示す検出信号をPWM信号生成回路21に出力する。検出信号が出力されたPWM信号生成回路21は、PWM信号のデューティを減少させ、または、スイッチT2およびT3をオフして出力をハイ・インピーダンス(Hi−Z)とし、出力電圧VOUT12を速やかに下降させて出力電圧VOUT12が上限値を上回らないようにする。
【0021】
図4(a)は、PWM信号生成回路21の回路図である。PWM信号生成回路21は、ノコギリ波発生回路35と、ノコギリ波発生回路35が出力するノコギリ波の出力信号S1とエラーアンプ19の出力信号S2とを比較してPWM信号S3を出力するコンパレータCMP1とを備える。また、PWM信号生成回路21は、高電圧検出回路32が備えるコンパレータ33の出力信号sel1に応じて、PWM信号S3の反転信号を接続点17および18に出力、または、スイッチT2およびT3をオフにする信号を出力する論理回路36を備えて構成される。
【0022】
図4(b)は、出力信号sel1の論理値と論理回路36の出力信号との関係を表す図である。論理回路36は、出力信号sel1の論理値が0のときに、PWM信号S3の論理値を反転してスイッチT2およびT3に出力し、出力信号sel1の論理値が1のときに、PWM信号S3の論理値に関わらずスイッチT2およびT3をオフする信号を出力する。つまり、出力信号sel1が0でPWM信号S3が0のときに、接続点17および18には1が出力され、スイッチT2はオフし、スイッチT3はオンする。出力信号sel1が0でPWM信号S3が1のときに、接続点17および18には0が出力され、スイッチT2はオンし、スイッチT3はオフする。一方、出力信号sel1が1のときには、PWM信号S3の論理値に関係なく、接続点17および18にはそれぞれ1および0が出力され、スイッチT2およびT3はオフする。
【0023】
PWM信号生成回路21は、エラーアンプ19の出力信号S2に応じたデューティのPWM信号S3の反転信号を出力信号sel1に応じて、接続点17および18に出力、または、スイッチT2およびT3をオフにする信号を出力できればこの回路構成に限らなくてもよく、出力電圧VOUT12のフィードバック信号と基準電圧VVREF12の差分に応じたデューティのPWM信号を生成可能であれば構成は任意である。
【0024】
図5は、他のPWM信号生成回路21aの回路図である。PWM信号生成回路21aは、PWM信号生成回路21の構成に、安定動作しているときに用いるPWM信号S3と独立し、PWM信号S3よりも一定値デューディの小さなPWM信号DTYUを生成するコンパレータCMP2と、エラーアンプ19の出力信号S2にオフセット電圧OAを加えて出力信号S4を出力する加算器37と、が追加されている。また、PWM信号生成回路21aは、論理回路36の代わりに、コンパレータ33の出力信号に応じてPWM信号DTYUとPWM信号S3のいずれかを選択するセレクタMUXを備えている。
【0025】
PWM信号生成回路21aは、高電圧検出時、つまり、出力電圧VOUT12が上限基準電圧OVREF0に達したときに、論理回路36によりスイッチT2およびT3をオフする代わりに、PWM信号DTYUを使用してスイッチT2およびT3を制御することができる。また、このような回路構成でなくても、PWM信号の出力に対して一定値デューティの小さな信号が出力できれば回路は限定しない。
【0026】
次に、図3乃至図6を用いて、電源回路30の動作を以下に説明する。
【0027】
リニアレギュレータ3は、入力電圧VINを降圧して安定した所望のレベルの出力電圧VOUT11を生成する。出力電圧VOUT11は、抵抗7および抵抗9の間の接続点13を通ってエラーアンプ11の−入力端子に帰還する。エラーアンプ11は、出力電圧VOUT11を分圧した電圧と基準電圧VREF11との差を増幅して、出力トランジスタT1を駆動する駆動電圧を生成する。基準電圧VREF11は、安定した所望の出力電圧に対応した電圧である。これにより、リニアレギュレータ3は、出力電圧VOUT11の電圧を制御する。
【0028】
スイッチングレギュレータ31は、スイッチT2およびT3のオン・デューティを制御することにより、スイッチT2およびT3間の接続点15に接続されたコイルLに電流をチャージし、その電流に応じた電荷をコンデンサCに蓄える。これにより、スイッチングレギュレータ31は、出力電圧VOUT12を生成する。
【0029】
図6は、本実施形態の電源回路30の動作を説明するための図である。電源回路30が動作した時を、リニアレギュレータ3が動作した時の領域A1と、動作電源を切り替えてスイッチングレギュレータ31が動作した時の領域A2とに分ける。図6の波形W11はリニアレギュレータ3の出力電圧VOUT11で、波形W12はスイッチングレギュレータ31の上限基準電圧OVREF0によって設定される出力電圧の上限値の波形である。さらに、図6の波形W13は上限値がない場合のスイッチングレギュレータ31の出力電圧VOUT12で、波形W14は実際の出力電圧VOUTの波形である。
【0030】
リニアレギュレータ3の動作時において、リニアレギュレータ3は基準電圧VVREF11に対応した出力電圧VOUT11をVOUT端子12に出力し、スイッチングレギュレータ31は制御信号CTRLにより動作を停止している。具体的には、スイッチングレギュレータ31のコイルLの接続端はHi−Zであり、リニアレギュレータ3のみで出力電圧VOUTを生成している。
【0031】
動作電源の切り替え後は、制御信号CTRLによりリニアレギュレータ3は停止し、スイッチングレギュレータ31は動作を開始する。また、制御信号CTRLによりスイッチングレギュレータ31内にある高電圧検出回路32は動作する。高電圧検出回路32は、接続点13の電圧が出力電圧VOUT12の上限値に対応した上限基準電圧OVREF0に達したことを検知すると、PWM信号のデューティサイクルを減少させるか、または、スイッチT2およびT3をオフとして出力をHi−Zとし、出力電圧VOUT12を速やかに下降させて出力電圧VOUT12が上限値を上回らないように動作する。つまり、出力電圧VOUT12が上限値に達しているときに、コンパレータ33はHI信号をPWM信号生成回路21に出力して、PWM信号生成回路21はスイッチT2およびT3をオフする信号を出力する。図5の構成のPWM信号生成回路21aのときは、エラーアンプ19の出力電圧S2にオフセット電圧OAを加算器37により加え、この加えた信号S4とノコギリ波S1とをコンパレータCMP2により比較する。そして、PWM信号生成回路21aは、直前のデューティサイクルのデューティに任意のオフセットを引いたデューディのPWM信号DTYUを出力する。
【0032】
スイッチングレギュレータ31は、スイッチT2およびT3をオフすることで、出力電圧VOUT12の下降を加速できる。また、エラーアンプ19は、スイッチT2およびT3がオフしている間、出力電圧VOUT12を分圧した電圧と所望の出力電圧との誤差電圧を積分(累積)するだけであり、エラーアンプ19の出力電圧VOUT12に応じたデューティのPWM信号でスイッチングを行わないため、スイッチングレギュレータ31から出力端子12に電力が供給されなくなる、または電力が小さくなる。すると、出力コンデンサCの電荷が負荷に流れて出力電圧VOUTが下がり、エラーアンプ19が所望の電圧に近くなった出力電圧と所望の出力電圧との誤差電圧を出力する。このため、エラーアンプ19は早く所望のデューティに応じた電圧を出力することができる。
【0033】
この動作は、スイッチT2およびT3をオフする代わりに、安定動作しているときに用いるPWM信号S3よりも一定値デューディの小さなPWM信号でスイッチングしても効果は同等である。
【0034】
以上のように、本実施形態の電源回路30は、上述した構成および動作により、動作電源の切り替え時に出力電圧VOUT12の上限値を設定して、出力電圧VOUT12が上限値に達したときに、出力電圧VOUT12に対応したデューティのPWM信号でスイッチング動作をすることで得られる電力よりも小さな電力をVOUT端子12に供給することで、エラーアンプ19に早く所望のデューティに応じた電圧を出力させることができる。これにより、本実施形態の電源回路30は、回路がばらついている場合でも、リニアレギュレータ3からスイッチングレギュレータ31への切り替え時に、オーバーシュートを小さくすることができる。つまり、スイッチングレギュレータ31が安定するまでの時間を短くすることができる。
【0035】
(実施形態2)
図7は、本発明の実施形態2の電源回路70の回路図である。電源回路70が実施形態1の電源回路30と相違する点は、高電圧検出回路32内に、2つの上限値に対応した上限基準電圧OVREF0および上限基準電圧OVREF1と、コンパレータ33が上限基準電圧OVREF0および上限基準電圧OVREF1を切り替えられるようにしたスイッチとを有する上限基準電圧生成部を備えている点である。ここで、OVREF0<OVREF1である。動作電源の切り替え時には、制御信号CTRLにより所望の出力電圧に近い上限値の上限基準電圧OVREF0に設定し、スイッチングレギュレータ71の安定動作時には、制御信号CTRLにより上限基準電圧UVREF0よりも大きな値の上限基準電圧OVREF1に設定する。
【0036】
次に、図7および図8を用いて、電源回路70の動作を以下に説明する。
【0037】
図8は、本実施形態の電源回路70の動作を説明するための図である。電源回路70が動作した時を、リニアレギュレータ3のみが動作した時の領域A1、動作電源を切り替えた時の領域A2、およびスイッチングレギュレータ71の出力電圧VOUT22が安定動作した時の領域A3に分ける。図8の波形W21はリニアレギュレータ3の出力電圧VOUT21で、波形W22はスイッチングレギュレータ71の上限値の出力電圧となる上限基準電圧OVREF0またはOVREF1の波形である。また、図8の波形W23は上限値がないスイッチングレギュレータ71の出力電圧VOUT22で、波形W24は出力電圧VOUTの波形である。ここで、リニアレギュレータ3の動作時および切り替え時は実施形態1の電源回路30と同じである。
【0038】
スイッチングレギュレータ71の安定動作時は、制御信号CTRLによりリニアレギュレータ3は停止し、コンパレータ33の上限値は上限基準電圧OVREF0からそれよりも大きな上限基準電圧OVREF1に設定される。出力電圧VOUT22を分圧した電圧が上限基準電圧OVREF1に達したことを検知すると、PWM信号のデューティサイクルを減少させるか、または、スイッチT2およびT3をオフさせて出力電圧VOUT22を速やかに下降させる制御によって、出力電圧VOUT22が上限値を上回らないように動作する。
【0039】
以上のように、本実施形態の電源回路70は、上述した構成および動作により、動作電源の切り替え時に出力電圧VOUT22の上限値を設定して、出力電圧VOUT22が上限値に達したときに、出力電圧に対応したデューティのPWM信号でスイッチング動作をすることで得られる電力よりも小さな電力を出力端子に供給することで、エラーアンプ19に早く所望のデューティに応じた電圧を出力させることができる。これにより、本実施形態の電源回路70は、回路がばらついている場合でも、リニアレギュレータ3からスイッチングレギュレータ71への切り替え時に、オーバーシュートを小さくすることができる。つまり、スイッチングレギュレータ71が安定するまでの時間を短くすることができる。
【0040】
また、スイッチングレギュレータ71の動作時に上限基準電圧OVREF0よりも大きな上限基準電圧OVREF1に設定することで、スイッチングレギュレータ71の安定動作時に、非常に軽負荷な状態となっても出力電圧VOUT22が上限基準電圧OVREF1に応じた上限値よりも上回らないようにすることができる。
【0041】
(実施形態3)
図9は、実施形態3の電源回路90を示す図である。電源回路90が実施形態1の電源回路30と相違する点は、スイッチングレギュレータ91に低電圧検出回路93を設け、低電圧検出回路93の出力をPWM信号生成回路95に入力するようにした点である。低電圧検出回路93は、出力電圧VOUTの下限値に対応する下限基準電圧UVREF0と、下限基準電圧UVREF0と出力電圧VOUTを分圧した電圧とを比較して、出力電圧VOUTが下限値に達しているかどうかを判定するコンパレータ97で構成される。コンパレータ97は、出力端子がPWM信号生成回路95に接続され、+入力端子および−入力端子がそれぞれエラーアンプ11の−入力端子および下限基準電圧UVREF0に接続されている。コンパレータ97は、出力電圧VOUTが下限基準電圧UVREF0を下回ると、下限値に達したことを示す検出信号をPWM信号生成回路95に出力する。検出信号が入力されたPWM信号生成回路95は、PWM信号のデューティを増加させ、出力電圧VOUTを速やかに上昇させて出力電圧VOUTが下限値を下回らないようにすることができる。
【0042】
図10は、本実施形態の電源回路90におけるPWM信号生成回路95の回路図である。PWM信号生成回路95が実施形態1のPWM信号生成回路21aと相違する点は、エラーアンプ19の出力信号S2から所定のオフセット電圧OA2を減算する減算器1001と、減算器1001の出力信号S5とノコギリ波の出力信号S1とを比較してデューティを増加したPWM信号DTYU2を出力するコンパレータCMP3をさらに備え、低電圧検出回路93にあるコンパレータ97の出力信号sel2をセレクタMUXに制御信号として入力し、PWM信号DTYU2をセレクタMUXの入力端子に入力した点である。なお、デューティを増加したPWM信号の作り方としては、オフセット電圧OA2を加える以外に、最大のデューティのPWM信号をPWM信号DTYUの代わりにセレクタMUXに入力してもよい。
【0043】
セレクタMUXは、出力信号sel1およびsel2に応じて、PWM信号DTYU、PWM信号S3、およびPWM信号DTYU2のいずれかを選択して出力する。
【0044】
出力電圧VOUTが上限値に達したときには、出力信号sel1の論理値は1、sel2の論理値は1となり、PWM信号DTYUが選択されてPWM信号S3よりもデューティが減少したPWM信号がスイッチT2およびT3に出力される。そして、PWM信号S3でスイッチング動作をすることで得られる電力よりも小さな電力がVOUT端子12に供給され、オーバーシュートが抑制される。
【0045】
出力電圧VOUTが上限値と下限値の間にあるときは、出力信号sel1の論理値は0、出力信号sel2の論理値は1となり、PWM信号S3が選択されて通常のスイッチング動作が行われる。
【0046】
出力電圧VOUTが下限値に達したときには、出力信号sel1の論理値は0、sel2の論理値は0となり、PWM信号DTYU2が選択されてPWM信号S3よりもデューティが増加したPWM信号がT2、T3に出力される。そして、PWM信号S3でスイッチング動作をすることで得られる電力よりも大きな電力がVOUT端子12に供給され、アンダーシュートが抑制される。
【0047】
このように、本実施形態の電源回路90は、上述した構成および動作により、オーバーシュートを小さくすることに加え、アンダーシュートを小さくすることもできる。また、接続点13の電圧を高電圧検出回路32と低電圧検出回路93とで共有化しており、エラーアンプ19の出力信号S2もコンパレータCMP1、CMP2、およびCMP3で共有化しているため、回路規模が小さいという効果も奏する。
【0048】
なお、本実施形態では、1つの上限基準電圧OVREF0と1つの下限基準電圧UVREF0を用いた構成について示したが、実施形態2のように2つの上限基準電圧OVREF0、OVREF1と1つの下限基準電圧UVREF0を用いた構成でもよいし、1つの上限基準電圧OVREF0と実施形態2のように2つの下限基準電圧UVREF0、UVREF1を用いた構成でもよいし、2つの上限基準電圧と2つの下限基準電圧を用いた構成でもよい。つまり、実施形態1乃至3のサブコンビネーションも本発明と成り得る。
【符号の説明】
【0049】
1、30、70、90 電源回路
3 リニアレギュレータ
4 VIN端子
5、31、71、91 スイッチングレギュレータ
7、9 フィードバック抵抗
11、19 エラーアンプ
12 VOUT端子
13、15、16、17、18 接続点
21、21a、95 PWM信号生成回路
32 高電圧検出回路
33、97 コンパレータ
35 ノコギリ波発生回路
36 論理回路
37 加算器
93 低電圧検出回路
1001 減算器
IN 入力電圧
OUT 出力電圧
REF1、VREF2、VREF11、VREF12、VREF21、VREF22、VREF31、VREF32 基準電圧
OVREF0、OVREF1 上限基準電圧
OUT1、VOUT11、VOUT21、VOUT31 リニアレギュレータの出力電圧
OUT2、VOUT12、VOUT22、VOUT32 スイッチングレギュレータの出力電圧
T1〜T3 トランジスタ
MOS スイッチ
CMP1〜CMP3 コンパレータ
L DDC用コイル
C 出力コンデンサ
A1〜A3 電源の動作領域
S1、S2、S4、S5、sel1、sel2 出力信号
W1、W11〜W14、W21〜W24 波形
S3、DTYU、DTYU2 PWM信号
OA、OA2 オフセット電圧
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10