特許 6215020 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6215020

(24)【登録日】2017年9月29日

(45)【発行日】2017年10月18日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/82 20060101AFI20171005BHJP

   H01L 21/822 20060101ALI20171005BHJP

   H01L 27/04 20060101ALI20171005BHJP

【ＦＩ】

   H01L21/82 F

   H01L27/04 H

【請求項の数】5

【全頁数】11

(21)【出願番号】特願2013-245290(P2013-245290)

(22)【出願日】2013年11月27日

(65)【公開番号】特開2014-160801(P2014-160801A)

(43)【公開日】2014年9月4日

【審査請求日】2016年9月16日

(31)【優先権主張番号】特願2013-12386(P2013-12386)

(32)【優先日】2013年1月25日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】715010864

【氏名又は名称】エスアイアイ・セミコンダクタ株式会社

(72)【発明者】

【氏名】長谷川 尚

【審査官】 小堺 行彦

(56)【参考文献】

【文献】 特開２００７−１６５５６９（ＪＰ，Ａ）

【文献】 米国特許第０５８７９９６６（ＵＳ，Ａ）

【文献】 特開２００８−０７１９９１（ＪＰ，Ａ）

【文献】 特開平０７−０２２５０８（ＪＰ，Ａ）

【文献】 特開２００３−２８２７１４（ＪＰ，Ａ）

【文献】 特開平０８−０４６０４８（ＪＰ，Ａ）

【文献】 特開平０８−１２５０２３（ＪＰ，Ａ）

【文献】 特開２００１−１８９３８５（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００３／０１３４４５７（ＵＳ，Ａ１）

【文献】 特開２００３−０３７１６８（ＪＰ，Ａ）

【文献】 特開２００４−１７９３５８（ＪＰ，Ａ）

【文献】 特開２００１−１８５６２６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／８２

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の表面に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜の上に配置された抵抗体及びヒューズと、
前記ヒューズの上に設けられた第一の層間絶縁膜と、
前記第一の層間絶縁膜の上に設けられた第二の層間絶縁膜と、
前記第二の層間絶縁膜の上に設けられた、ＳＯＧ層を間に有する第三の層間絶縁膜と、
前記第三の層間絶縁膜上に形成されたパッシベーション酸化膜と、
前記ヒューズの上に、前記パッシベーション酸化膜から前記第二の層間絶縁膜の途中まで、その間の膜を除去することで設けられたヒューズ開口部と、
前記パッシベーション酸化膜の上と前記ヒューズ開口部の側面および側底面を覆うパッシベーション窒化膜と、
を有し、
前記ヒューズ開口部の底面において前記第二の層間絶縁膜が前記パッシベーション窒化膜から露出するように、前記パッシベーション窒化膜が除去されていて、前記パッシベーション窒化膜は前記ヒューズ開口部とは異なる形状の開口部を有し、
１つの前記ヒューズ開口部には、複数の前記パッシベーション窒化膜の開口部と複数の前記ヒューズが配置され、
複数の前記パッシベーション窒化膜の開口部は、複数の前記ヒューズのそれぞれが部分的に露出するように、前記ヒューズごとに独立して設けられていることを特徴とする半導体装置。

【請求項2】

前記ヒューズは第一の多結晶シリコンにより形成されていることを特徴とする請求項１記載の半導体装置。

【請求項3】

前記抵抗体は前記第一の多結晶シリコンとは異なる第二の多結晶シリコンから形成されていることを特徴とする請求項２記載の半導体装置。

【請求項4】

前記ヒューズ開口部の周囲を取り囲む、金属配線材料からなるガードリングをさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。

【請求項5】

前記第一の層間絶縁膜がＢＰＳＧおよびＮＳＧ層で形成され、前記第二の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜で形成され、前記第三の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜とＳＯＧとプラズマＴＥＯＳシリコン酸化膜で構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はＣＭＯＳトランジスタおよび抵抗および、レーザートリミング用のヒューズを有する半導体装置に関する。

【背景技術】

【0002】

電圧検出器などの高精度のアナログＩＣにおいて、トランジスタと抵抗体を組み合わせて所望の特性を得るために、たとえば多結晶シリコンの薄膜で構成されたレーザートリミング用のヒューズを、レーザー照射によって溶断することで抵抗体の組み合わせパターンを調節し、半導体ウェハの加工工程である前工程における製造バラツキによる特性のバラツキや回路の狙い値を調節する施策が一般的にとられている。

【0003】

このようなアナログＩＣにおけるレーサートリミング用のヒューズについて図４から図６を参考に説明する。図４は平面図、図５は切断線Ｃ−Ｃにそった断面模式図、そして図６は切断線Ｄ−Ｄにそった断面模式図である。Ｐ型半導体基板２０１表面に形成されたフィールド絶縁膜２０３の上に多結晶シリコンの薄膜抵抗からなるヒューズ２０６が配置されている。ヒューズ２０６にレーザーが照射できるよう保護膜である窒化膜２２０、酸化膜１１９、および多層配線間の層間絶縁膜２１６、２１４を表面から部分的にエッチングし、ヒューズ開口部２２２が形成されるが、ヒューズ開口部２２２では窒素膜や層間絶縁膜の側壁がむき出しとなる。ここで、ダブルメタルプロセスもしくはそれ以上の多層配線プロセスにおいては、平坦化の１つの技術として例えばＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）からなるＳＯＧ層をコートしたのちエッチバックする技術が用いられる。ＳＯＧはエッチバックに用いる材料として優れた特性を有するが、一般に吸湿性が高いという特徴を有している。そのため、エッチバックの後に、積層している層間絶縁膜の間のＳＯＧ層２１７が残ることで、そのＳＯＧ層から水分が浸入することによりＩＣの素子特性変動をおこし、長期信頼性に関わる問題を生じうる。特にＰＭＯＳトランジスタにおいては高温状態において負のゲートバイアスを加えた場合に起こるＮＢＴＩ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ）によりトランジスタの閾値電圧シフトが発生することが知られている。

【0004】

ヒューズ開口部についてさらに説明する。ヒューズ開口部２２２をフォトリソグラフィーでパターニング後エッチングしヒューズ上の層間絶縁膜の膜厚を調節することで、レーザートリミング時の切れ残りなどのトリミング不良が発生しないようにしている。そして従来構造においては、最終保護膜であるパッシベーション窒化膜２２０を堆積した後に、ヒューズ開口２２２と図示されていないＰａｄ部のパッシベーション窒化膜２２０を部分的に除去したのち、改めてヒューズ上部の層間絶縁膜が一定の厚さとなるようにエッチングをしている。

【0005】

尚、ヒューズ開口部２２２とＩＣチップの間に水分侵入を防ぐための第１および第２の金属配線で形成されているガードリング２２１を配置している。このガードリング２２１を有することで図５おいて示すように層間絶縁膜として用いているＳＯＧ層２１７がチップ内部へ到達しないように寸断されている。

【0006】

しかしながら、ヒューズ開口部の層間絶縁膜の側壁においては、絶縁膜である酸化膜が露出している状態であり、ＳＯＧエッチバックを行っている絶縁膜層ではＳＯＧ層が露出するため水分浸入が起こりＮＢＴＩだけでなく、金属配線の腐食などが発生しＩＣの特性劣化に至る可能性がある。

【0007】

そのヒューズ開口部からの水分侵入に起因する長期信頼性の劣化をさせないために、ヒューズ開口部よりＩＣの内部に、障壁となるようメタルを用いてガードリングを形成することで水分の侵入を防止する対策が、例えば、特許文献１および特許文献２において開示されている。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開平０５−６３０９１号公報

【特許文献2】特開平０７−２２５０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

アナログＩＣにおいてチップサイズ縮小のため、各要素回路部の縮小は必須となるが、ヒューズ部からの水分浸入により素子特性の変動や金属配線の腐食を抑制するためにヒューズ開口部からの距離を確保するとチップサイズの拡大となり、競争力を失う。

【0010】

またＳＯＧを介した水分浸入を防ぐために金属配線で障壁となるガードリングを形成する対策においても、ＮＢＴＩなどの特性シフトの抑制に効果はあるが、ヒューズ開口部にＳＯＧ層が露出しているため、金属配線のガードリングが配線腐食を起こす可能性を有することになる。

【0011】

そこで本発明は、ヒューズ開口部に起因する水分の浸入における長期信頼性の劣化および配線腐食を防止することが可能な半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

この目的を達成するために、請求項１記載の発明では、
半導体基板と、
前記半導体基板の表面に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜の上に配置された抵抗体及びヒューズと、
前記ヒューズの上に設けられた第一の層間絶縁膜と、
前記第一の層間絶縁膜の上に設けられた第二の層間絶縁膜と、
前記第二の層間絶縁膜の上に設けられた、ＳＯＧ層を間に有する第三の層間絶縁膜と、
前記第三の層間絶縁膜上に形成されたパッシベーション酸化膜と、
前記ヒューズの上に、前記パッシベーション酸化膜から前記第二の層間絶縁膜の途中まで、その間の膜を除去することで設けられたヒューズ開口部と、
前記パッシベーション酸化膜の上と前記ヒューズ開口部の側面および側底面を覆うパッシベーション窒化膜と、を有し、
前記ヒューズ開口部の底面において前記第二の層間絶縁膜が前記パッシベーション窒化膜から露出するように、前記パッシベーション窒化膜が除去されていることを特徴とする半導体装置とした。

【0013】

また請求項２記載の発明では、請求項１記載の半導体装置において、前記ヒューズは第一の多結晶シリコンにより形成されていることを特徴とする半導体装置とした。

【0014】

また請求項３記載の発明では、請求項２記載の半導体装置において、前記抵抗体は前記第一の多結晶シリコンとはことなる第二の多結晶シリコンから形成されていることを特徴とする半導体装置とした。

【0015】

また請求項４記載の発明では、請求項１乃至３のいずれか１項に記載の半導体装置において、前記第一の層間絶縁膜がＢＰＳＧおよびＮＳＧ層で形成され、前記第二の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜で形成され、前記第三の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜とＳＯＧとプラズマＴＥＯＳシリコン酸化膜で構成されていることを特徴とする半導体装置とした。

【0016】

また請求項５記載の発明では、請求項１乃至４のいずれか１項に記載の半導体装置において、前記ヒューズ開口部の周囲を取り囲む、金属配線材料からなるガードリングをさらに有することを特徴とする半導体装置とした。

【発明の効果】

【0017】

多層配線を形成するＩＣにおいて、長期信頼性劣化の起因となるような、ヒューズ開口部から積層された層間絶縁膜側壁からの水分進入経路を確実に遮断し、ＮＢＴＩおよび配線腐食によるＩＣの特性劣化を防止することができる。

【図面の簡単な説明】

【0018】

【図1】本発明の実施例１に係るヒューズ部の模式平面図である。

【図2】本発明の実施例１に係るヒューズ部を含む半導体装置のＡ−Ａに沿った模式断面図である。

【図3】本発明の実施例１に係るヒューズ部を含む半導体装置のＢ−Ｂに沿った模式断面図である。

【図4】従来のヒューズ部の模式平面図である。

【図5】従来のヒューズ部を含む半導体装置のＣ−Ｃに沿った模式断面図である。

【図6】従来のヒューズ部を含む半導体装置のＤ−Ｄに沿った模式断面図である。

【図7】本発明の実施例２に係るヒューズ部の模式平面図である。

【図8】本発明の実施例２に係るヒューズ部を含む半導体装置のＡ−Ａに沿った模式断面図である。

【図9】本発明の実施例２に係るヒューズ部を含む半導体装置のＢ−Ｂに沿った模式断面図である。

【図10】本発明の実施例３に係るヒューズ部の模式平面図である。

【図11】本発明の実施例３の変形例に係るヒューズ部の模式平面図である。

【発明を実施するための形態】

【0019】

以下に、この発明の実施の形態を図面に基づいて説明する。

【実施例1】

【0020】

図１に本発明の実施例となる半導体装置のヒューズ部の平面図、図２および図３に同じ半導体装置の模式断面図を示す。
図２は図１の切断線Ａ−Ａにおける半導体装置の模式断面図であり、図３は図１の切断線Ｂ−Ｂにおける半導体装置の模式断面図である。Ｐ型シリコン半導体基板１０１上にＰＭＯＳ領域に形成されたＮ型ウエル拡散層１０２と、特に記載はしないがＮＭＯＳ領域にＰ型ウエル拡散層を形成し、ＬＯＣＯＳ法により形成された酸化膜のフィールド絶縁膜１０３を例えば４０００〜８０００Å程形成している。

【0021】

そして熱酸化によるゲート絶縁膜１０４を１００〜４００Å程度形成し、所望の閾値電圧を得るようにイオン注入を行なった後、ＣＶＤ法でゲート電極となる多結晶シリコン膜を堆積させ、フォトレジストでパターニングを施しゲート電極１０５とレーザートリミングでカットされるヒューズ１０６を形成している。このときゲート電極１０５およびヒューズ１０６となる多結晶シリコン膜中に、リンおよびボロンをイオン注入やＤｏｐｅｄ−ＣＶＤ法で拡散させ、電極の極性をＮ型もしくはＰ型にしている。その後、第２の多結晶シリコンを堆積させ、抵抗体となるよう、第２の多結晶シリコンに低濃度不純物をイオン注入する。ここではＰ型抵抗体でもＮ型抵抗体でもどちらを形成してもかまわない。また、Ｄｏｐｅｄ−ＣＶＤ法で形成してもかまわない。その後、フォトリソグラフィー工程の後、エッチングを施しパターンを形成し、高抵抗抵抗体１０７を作成する。

【0022】

その後、ＰＭＯＳトランジスタのドレイン・ソースとなるＰ型高濃度不純物領域１０８、特に図示しないがＮＭＯＳトランジスタのソースおよびドレインとなるＮ型高濃度不純物領域を形成する。また、抵抗体のコンタクト部分の低抵抗化を図る為に、同時にＰ型またはＮ型の高濃度不純物のイオン注入を抵抗体の低濃度領域１０９に対して行い、抵抗体の両端に高濃度領域１１０を形成する。

【0023】

次に第一の層間絶縁膜１１１を例えば常圧ＣＶＤ法にて５０００〜２００００Åの厚さとなるよう堆積させることで形成する。第一の層間絶縁膜はボロンとリンを含んだＢＰＳＧ膜の単層構造や、ノンドープのＮＳＧ膜とＢＰＳＧ膜の２層構造で構成してもよい。そして第一の層間絶縁膜を積層したのち、ＣＭＰ工程で平坦化処理を行い所望の厚さ、例えばシリコン基板より１００００Åの厚みにする。尚、ここでは平坦化処理としてＣＭＰを用いたが、従来から使用されてきたリフロー処理にて平坦化してもよい。

【0024】

その後、接続孔１１２（コンタクトホール）を形成し、例えばタングステンなどの高融点金属を埋め込むいわゆるプラグ構造を形成したのち、第１の金属配線１１３を例えばスパッタ法で３０００Å〜８０００Å堆積させる。コンタクトのスパイク防止の為にタングステンを埋め込む前にＴｉ、ＴｉＮからなるバリアメタル層を敷いてもよい。金属配線１１３にはＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕを用いても構わない。そして第１の配線金属１１３をフォトリソグラフィー、エッチング工程で形成する。

【0025】

次に多層配線を形成するために、第二の層間絶縁膜１１４をたとえばプラズマＣＶＤ法によるＴＥＯＳ酸化膜で５０００Å〜１５０００Åの厚みで形成し、第一の層間絶縁膜の時と同様にＣＭＰ処理にて平坦化し、例えば５０００Å程度の所望の厚みとなるような層間絶縁膜にする。その後第１の金属配線と接続するための接続孔を形成し、例えばタングステンなどの高融点金属を埋め込んだプラグ構造を形成した後、第２の金属配線１１５を例えばスパッタ法で３０００Å〜８０００Åの厚さで堆積させる。プラグ構造を形成する前には、Ｔｉ、ＴｉＮからなるバリアメタル層を敷いてもよいし、金属配線１１５にはＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕを用いても構わない。そして第２の金属配線１１５のパターンをフォトリソグラフィー工程およびエッチング工程で形成する。

【0026】

第２の金属配線１１５を形成後、第三の層間絶縁膜１１６をプラズマＣＶＤ法によるＴＥＯＳ酸化膜にて堆積させる。このとき第三の層間絶縁膜の表面には平坦化のためにＳＯＧ（Spin On Glass）層１１７をコートしたのちエッチバックを施し、さらにＴＥＯＳ酸化膜１１６を堆積させた構造としている。ＳＯＧ法はＣＭＰプロセスに対し簡便に平坦化が行えるため、多層配線プロセスにおいて最上層の金属配線を堆積させる層間絶縁膜にはＳＯＧ法を用いる場合がある。

【0027】

そしてプラズマＣＶＤ法で形成したＴＥＯＳ酸化膜とＳＯＧ層で構成される第三の層間絶縁膜に接続孔を形成し、例えばタングステンなどの高融点金属を埋め込んだプラグ構造を形成した後、第３の金属配線１１８を、第１および第２の金属配線と同様に、例えばスパッタ法で３０００〜３００００Åの厚みで堆積させる。第３の金属配線１１８は例えばＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕで構わない。そして第３の金属配線１１８のパターンをフォトリソグラフィー工程およびエッチング工程で形成する。

【0028】

そして最終保護膜であるパッシベーション酸化膜１１９とパッシベーション窒化膜１２０の２層パッシベーション膜の形成とＰａｄ開口部およびヒューズ開口部１２２における酸化膜と絶縁膜およびパッシベーション窒化膜のパターニングを経て、半導体装置が形成される。

【0029】

ここで、ヒューズ開口部１２２の周囲にはヒューズ開口部１２２からＩＣチップ内部への水分侵入を防ぐために、ヒューズ開口部１２２を取り囲むように、第１および第２の金属配線により形成されているガードリング１２１を矩形状に配置している。このガードリング１２１を配置することで、図２おいて示すように、層間絶縁膜として用いているＳＯＧ層１１７がＩＣチップ内部へと直接延伸して到達しないようにＳＯＧ層１１７を寸断することができる。

【0030】

さらに本実施例では、図１、図２および図３に示すようにヒューズ開口部１２２の層間絶縁膜が露出している側壁および底面と側壁が交わる底面の周辺領域である側底面をパッシベーション窒化膜１２０で覆う構造としている。ヒューズ開口部１２２の底面は側底面を除いてパッシベーション窒化膜１２０が除去されている。パッシベーション窒化膜１２０はヒューズ開口部１２２の底面においてヒューズ開口部１２２とは異なる形状の開口部１２３を有していることになる。従って、ヒューズ開口部１２２において露出している膜は、側底面を除いた底面の第二の層間絶縁膜だけである。このように構成することで、積層されている第一、第二および第三の層間絶縁膜の界面での密着性低下から、発生した隙間を解しての水分浸入を防ぐことを可能としている。またＳＯＧ層についても同様にパッシベーション窒化膜１２０で覆う構造としているためＳＯＧ層を介しての水分浸入を抑制できる構造となっている。

【0031】

また、ヒューズ開口部１２２のエッチングは第二の層間絶縁膜の途中で止まるようにしている。これは第一の層間絶縁膜まで到達させてしまうと、吸湿性のあるＢＰＳＧ層が露出してしまい、側壁をパッシベーション窒化膜１２０で覆い被してもＢＰＳＧ層を介してＩＣチップ内へ水分浸入が容易となってしまうからである。また第三の層間絶縁膜１１６でヒューズ開口部１２２のエッチングを止めてしまうと、ＳＯＧ層１１７がやはり露出してしまい水分浸入経路となりうるが、酸化膜でも水分浸入が少ないプラズマＴＥＯＳ層である第二の層間絶縁膜で開口のエッチングを止めることで、ヒューズトリミング不良を抑制しつつ水分浸入によるＩＣ特性の劣化を防ぐことが可能となっている。

【0032】

本実施例により示した半導体装置の製造方法は図示しないが、第３の金属配線を形成した後、２層パッシベーション膜のうちまずパッシベーション酸化膜１１９をプラズマＣＶＤ法で堆積させた後、ヒューズの開口を第二層間絶縁膜の途中までエッチングしてヒューズ開口部１２２を形成する。その後パッシベーション窒化膜を堆積させたのち、Ｐａｄとヒューズ部分の開口を形成するためにパッシベーション窒化膜を部分的に除去することで本実施例により示した半導体装置の最終形態となる。

【実施例2】

【0033】

次に、実施例２となる、上記実施例１で示した実施形態からの変形例を図７から図９を用いて説明する。図７は変形例のヒューズ部を示す平面図であり、図８は図７の切断線Ａ−Ａにおける半導体装置の模式断面図であり、図９は図７の切断線Ｂ−Ｂにおける半導体装置の模式断面図である。

【0034】

図７から明らかなように、本変形例においては第１および第２の金属配線により形成されるガードリング（図１から図３において符号１２１で示されている）をヒューズ開口部の周囲に配置していない。そして、その他の部分に関しては、実施例１と同様の構成となっている。これは、パッシベーション窒化膜１２０の水分の浸入に対する耐性が十分であることが確認できる場合は、水分の浸入に対する二重の防御のひとつである第１および第２の金属配線により形成されるガードリングを省くことが可能となるからである。ヒューズ開口部の周囲にガードリングがないと、ＳＯＧ層は寸断されず、図８および図９で示すようにＳＯＧ層がＩＣチップ内部へと延伸する可能性があるが、ヒューズ開口部に形成されたパッシベーション窒化膜１２０が水分の浸入を十分に防ぐので、ＳＯＧ層を介しての水分の浸入を懸念する必要がなくなるのである。

【0035】

実施例２の構成においては、ガードリングを省いた分、切断線Ａ−Ａに沿ったヒューズ全体の長さを、製造工程において許される限りにおいて短縮することが可能となるという効果を有する。

【実施例3】

【0036】

次に、実施例３を図１０および図１１を用いて説明する。図１０は実施例３のヒューズ部を示す平面図であり、図１１はその変形例となるヒューズ部を示す平面図である。実施例３においては、ヒューズ開口部の最終的な形状を決定しているパッシベーション窒化膜１２０の開口部１２３の形状を、それぞれのヒューズにおいて独立した開口部が配置されるようにしてある。それぞれのヒューズにおける開口部１２３の形状は図１０では矩形（長方形）であり、変形例である図１１では円形としている。開口部１２３の形状はパッシベーション窒化膜１２０のパターニングで決まるので、追加の工程は生じない。このようにそれぞれのヒューズにおいて独立した開口を配置することで、レーザートリミングにおいて切断されるヒューズの部分だけが露出され、その周囲はパッシベーション窒化膜１２０によって覆われることになるので、高温で溶断されたヒューズの残渣による汚染の影響を小さくし、さらに溶断されるヒューズの周囲の温度が上がることによる膨張の影響を抑制するという効果を有する。

【0037】

以上に示した実施例においては、３層の金属配線プロセスを例に説明したが、４層以上の多層配線プロセスにおいても同様に本発明を適用することが可能であることはいうまでもない。

【符号の説明】

【0038】

１０１、２０１ Ｐ型シリコン半導体基板
１０２ Ｎ型ウエル拡散層
１０３、２０３ フィールド絶縁膜
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ ヒューズ
１０７ 高抵抗抵抗体
１０８ Ｐ型高濃度不純物領域
１０９ 抵抗体の低濃度領域
１１０ 抵抗体の高濃度領域
１１１、２１１ 第一の層間絶縁膜
１１２ 接続孔
１１３ 第一の金属配線
１１４、２１４ 第二の層間絶縁膜
１１５ 第二の金属配線
１１６、２１６ 第三の層間絶縁膜
１１７、２１７ ＳＯＧ層
１１８ 第三の金属配線
１１９、２１９ パッシベーション酸化膜
１２０、２２０ パッシベーション窒化膜
１２１、２２１ ガードリング
１２２、２２２ ヒューズ開口部
１２３ パッシベーション窒化膜の開口部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】