特許 6220282 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6220282

(24)【登録日】2017年10月6日

(45)【発行日】2017年10月25日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/00 20060101AFI20171016BHJP

   H01L 21/8239 20060101ALI20171016BHJP

   H01L 27/105 20060101ALI20171016BHJP

   H01L 43/02 20060101ALI20171016BHJP

   H05K 9/00 20060101ALI20171016BHJP

【ＦＩ】

   H01L23/00 C

   H01L27/105 447

   H01L43/02 Z

   H05K9/00 H

【請求項の数】2

【全頁数】13

(21)【出願番号】特願2014-27107(P2014-27107)

(22)【出願日】2014年2月17日

(65)【公開番号】特開2015-65397(P2015-65397A)

(43)【公開日】2015年4月9日

【審査請求日】2016年2月16日

(31)【優先権主張番号】特願2013-174391(P2013-174391)

(32)【優先日】2013年8月26日

(33)【優先権主張国】JP

【前置審査】

(73)【特許権者】

【識別番号】317006041

【氏名又は名称】東芝メモリ株式会社

(74)【代理人】

【識別番号】100176599

【弁理士】

【氏名又は名称】高橋 拓也

(74)【代理人】

【識別番号】100211351

【弁理士】

【氏名又は名称】北▲崎▼ 聡一郎

(74)【代理人】

【識別番号】100205095

【弁理士】

【氏名又は名称】小林 啓一

(72)【発明者】

【氏名】赤田 裕亮

【審査官】 小山 和俊

(56)【参考文献】

【文献】 特開２０１１−１１４２２５（ＪＰ，Ａ）

【文献】 特開２００５−１５８９８５（ＪＰ，Ａ）

【文献】 特開２０１３−２０７０５９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／００

Ｈ０１Ｌ ２１／８２３９

Ｈ０１Ｌ ２７／１０５

Ｈ０１Ｌ ４３／０２

Ｈ０５Ｋ ９／００

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板に実装され、表面、裏面、第１の側面、および前記第１の側面と対向する第２
の側面を有する磁気抵抗メモリチップと、
前記基板と前記磁気抵抗メモリチップとの間に配置され、前記磁気抵抗メモリチップの
前記裏面を覆う第１の軟磁性体と、
前記磁気抵抗メモリチップの前記表面を覆う第２の軟磁性体と、
前記磁気抵抗メモリチップの前記第１および第２の側面を覆うように、前記第１の軟磁
性体と一体的に設けられた第１および第２の部分を有する第３の軟磁性体であって、前記
第１および第２の部分はそれぞれ前記第２の軟磁性体と直接接続された上面を有する第３
の軟磁性体と
前記磁気抵抗メモリチップを封止する封止樹脂と、
を具備し、
前記第２の軟磁性体は、前記封止樹脂の表面に設けられており、
前記第３の軟磁性体の前記第１および第２の部分は、前記上面が露出するように、前記
封止樹脂内に埋め込まれており、前記封止樹脂から露出した前記第１および第２の部分の
上面が前記第２の軟磁性体と直接接続されている
半導体装置。

【請求項2】

前記第１乃至第３の軟磁性体の厚みは、５０μｍ以上５００μｍ以下である、請求項１
に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、磁気抵抗メモリを備える半導体装置に関する。

【背景技術】

【0002】

現在、種々の半導体メモリが開発、実用化されている。半導体メモリの中には、磁気を利用した磁気抵抗メモリ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ｍｅｍｏｒｙ：ＭＲＡＭ）が実用化されている。磁気抵抗メモリは、磁気を利用した記憶素子であり、保持された情報が外部磁場の影響により失われるおそれがある。

【0003】

このため、従来の磁気抵抗メモリには、外部磁場の影響を抑制することを目的として、磁気抵抗メモリの表面（第１主面）と裏面（第２主面）とに軟磁性材料を配置することを提案したものがある。軟磁性材料を配置することによって、外部磁場が軟磁性材料を選択的に透過するので、外部磁場が磁気抵抗メモリに与える影響を抑制することができる。

【0004】

しかしながら、上記した提案の場合、磁気抵抗メモリの主面に対して平行方向に入射する磁場に対するシールド効果に比べ、磁気抵抗メモリの主面に対して垂直方向に入射する磁場に対するシールド効果が弱い。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００３−３０９１９６号公報

【特許文献2】米国特許第７７３５５６号明細書

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、外部磁場の影響をより効果的に低減することが可能な半導体装置を提供することにある。

【課題を解決するための手段】

【0007】

実施形態の半導体装置は、基板と、基板に実装され、表面、裏面、第１の側面、および
前記第１の側面と対向する第２の側面を有する磁気抵抗メモリチップと、基板と磁気抵抗
メモリチップとの間に配置され、磁気抵抗メモリチップの裏面を覆う第１の軟磁性体と、
磁気抵抗メモリチップの表面を覆う第２の軟磁性体と、磁気抵抗メモリチップの第１およ
び第２の側面を覆うように、第１の軟磁性体と一体的に設けられた第１および第２の部分
を有する第３の軟磁性体であって、第１および第２の部分はそれぞれ第２の軟磁性体と直
接接続された上面を有する第３の軟磁性体と、前記磁気抵抗メモリチップを封止する封止
樹脂とを具備する。前記第２の軟磁性体は、前記封止樹脂の表面に設けられている。前記
第３の軟磁性体の前記第１および第２の部分は、前記上面が露出するように、前記封止樹
脂内に埋め込まれており、前記封止樹脂から露出した前記第１および第２の部分の上面が
前記第２の軟磁性体と直接接続されている。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態に係る半導体装置の構成図である。

【図2】第１の実施形態に係る半導体装置による磁気シールド効果を示す図である。

【図3】比較例に係る半導体装置による磁気シールド効果を示す図である。

【図4】第２の実施形態に係る半導体装置の構成図である。

【図5】第３の実施形態に係る半導体装置の構成図である。

【図6】第１乃至第３の実施形態の変形例に係る半導体装置の構成図である。

【図7】第４の実施形態に係る半導体装置の構成図である。

【図8】第５の実施形態に係る半導体装置の構成図である。

【図9】第６の実施形態に係る半導体装置の構成図である。

【図10】第７の実施形態に係る半導体装置の構成図である。

【発明を実施するための形態】

【0009】

以下、実施形態の半導体装置および半導体装置の製造方法について、図１ないし図１０を参照して説明する。各実施形態の図面において、実質的に同一の構成部位には同一の符号を付し、説明を一部省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。説明中の上下等の方向を示す用語は、後述する半導体基板の回路形成面側を上とした場合の相対的な方向を指し示し、重力加速度方向を基準とした現実の方向と異なる場合がある。

【0010】

（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１００の構成図である。図１（ａ）は、半導体装置１００の平面図である。図１（ｂ）は、半導体装置１００の正面図である。図１（ｃ）は、半導体装置１００の側面図である。

【0011】

半導体装置１００は、配線基板１０１、磁気抵抗メモリチップ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ｍｅｍｏｒｙ：ＭＲＡＭ）１０２、第１の軟磁性体１０３、第２の軟磁性体１０４、第３の軟磁性体１０５、及び封止樹脂１０６を備える。図１では、封止樹脂１０６を鎖線で示し、封止樹脂１０６内を図示している。

【0012】

配線基板１０１は、磁気抵抗メモリチップ１０２を実装するための基板である。配線基板１０１の裏面１０１Ｒには、外部接続端子Ｔ１が設けられている。配線基板１０１の表面１０１Ｈには、磁気抵抗メモリチップ１０２との接続端子Ｔ２が設けられている。

【0013】

磁気抵抗メモリチップ１０２は、上面視で矩形形状を有する。磁気抵抗メモリチップ１０２には、配線基板１０１と接続するためのパッドＰが設けられている。磁気抵抗メモリチップ１０２のパッドＰと、配線基板１０１の接続端子Ｔ２とは、ボンディングワイヤＷにより電気的に接続されている。

【0014】

第１の軟磁性体１０３は、配線基板１０１と磁気抵抗メモリチップ１０２との間に配置され、磁気抵抗メモリチップ１０２の裏面１０２Ｒを覆っている。第２の軟磁性体１０４は、磁気抵抗メモリチップ１０２上に配置され、磁気抵抗メモリチップ１０２の表面１０２Ｈを覆っている。第３の軟磁性体１０５は、磁気抵抗メモリチップ１０２の対向する側面１０２Ａ、１０２Ｂを覆っている。なお、磁気抵抗メモリチップ１０２の側面１０２Ｃ、１０２Ｄは、ボンディングワイヤＷとの干渉を避けるために、第３の軟磁性体１０５により覆われていない。

【0015】

第３の軟磁性体１０５は、第１の軟磁性体１０３と一体に成形されている。図１に示すような形状に第１及び第３の軟磁性体１０３、１０５を加工する方法としては、例えば、プレス加工やエッチング加工を挙げることができる。なお、加工後に、第１及び第３の軟磁性体をアニール（熱処理）することによって、第１及び第３の軟磁性体の透磁率を高めることができ、より効果的に外部磁場をシールドすることができる。

【0016】

第１乃至第３の軟磁性体１０３〜１０５の材料としては、透磁率の高い材料であれば種々のものを使用することができる。例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等の軟磁性金属や珪素鋼（Ｆｅ−Ｓｉ）、炭素鋼（Ｆｅ−Ｃ）、パーマロイ（ＦｅーＮｉ）、フェライトステンレス等の軟磁性合金を使用することができる。

【0017】

第１乃至第３の軟磁性体１０３〜１０５は、磁気抵抗メモリチップ１０２の磁気シールドとしての機能を有する。第１乃至第３の軟磁性体１０３〜１０５の厚みは、各々５０μｍ以上５００μｍ以下であることが好ましい。第１乃至第３の軟磁性体１０３〜１０５の厚みが各々５０μｍ未満であると、十分な磁気シールド効果を得ることができないおそれがある。第１乃至第３の軟磁性体１０３〜１０５の厚みが各々５００μｍを超えると、半導体装置１００の小型化や薄型化の妨げとなる。

【0018】

第１及び第３の軟磁性体１０３、１０５は、接着剤Ｆにより配線基板１０１の表面１０１Ｈに接着されている。磁気抵抗メモリチップ１０２は、接着剤Ｆにより第１の軟磁性体１０３上に接着されている。第２の軟磁性体１０２は、接着剤Ｆにより磁気抵抗メモリチップ１０２上に接着されている。

【0019】

封止樹脂１０６は、磁気抵抗メモリチップ１０２、第１乃至第３の軟磁性体１０３〜１０５、及びボンディングワイヤＷを封止するものである。封止樹脂１０６には、例えばエポキシ樹脂のような熱硬化性樹脂が用いられる。

【0020】

図２は、半導体装置１００の磁気シールド効果を示す図である。図２は、半導体装置１００の断面を示している。図２に示すように、半導体装置１００は横方向からの磁場Ｂ_Ｈに対して、磁気抵抗メモリチップ１０２の表面１０２Ｈ及び裏面１０２Ｒを覆う第１及び第２の軟磁性体１０３、１０４によりシールドされる。縦方向からの磁場Ｂ_Ｖに対しては、磁気抵抗メモリチップ１０２の対抗する側面１０２Ａ、１０２Ｂを覆う第３の軟磁性体１０５によりシールドされる。

【0021】

図３は、比較例に係る半導体装置１０の磁気シールド効果を示す図である。図３は、半導体装置１０の断面を示している。図３に示す半導体装置１０は、磁気抵抗メモリチップ１０２の対抗する側面１０２Ａ、１０２Ｂを覆う第３の軟磁性体１０５を有しないことを除いて、図１に示す半導体装置１００と同じ構成を有している。なお、図１を参照して説明した半導体装置１００と同じ構成には同一の符号を付して重複する説明を省略する。

【0022】

図３に示すように、比較例に係る半導体装置１０は、横方向からの磁場Ｂ_Ｈに対して、磁気抵抗メモリチップ１０２の表面１０２Ｈ及び裏面１０２Ｒを覆う第１及び第２の軟磁性体１０３、１０４によりシールドされる。しかしながら、磁気抵抗メモリチップ１０２の対抗する側面１０２Ａ、１０２Ｂを覆う第３の軟磁性体１０５が存在しないため、縦方向からの磁場Ｂ_Ｖに対しては、横方向からの磁場Ｂ_Ｈに比べてシールド効果が弱い。

【0023】

以上のように、第１の実施形態に係る半導体装置１００は、磁気抵抗メモリチップ１０２の対抗する側面１０２Ａ、１０２Ｂを覆う第３の軟磁性体１０５を備えているため、磁気抵抗メモリチップ１０２の主面（表面１０２Ｈ、裏面１０２Ｒ）に対して縦方向の磁場Ｂ_Ｖをより効果的にシールドすることができる。

【0024】

（第２の実施形態）
図４は、第２の実施形態に係る半導体装置２００の構成図である。図４（ａ）は、半導体装置２００の平面図である。図４（ｂ）は、半導体装置２００の正面図である。図４（ｃ）は、半導体装置２００の側面図である。図４では、封止樹脂１０６を鎖線で示し、封止樹脂１０６内を図示している。

【0025】

第１の実施形態の半導体装置１００においては、第２の軟磁性体１０４が第３の軟磁性体１０５の上面に覆い被さるようにして配置されている。一方、第２の実施形態の半導体装置２００において、第２の軟磁性体１０４は磁気抵抗メモリチップ１０２の側面１０２Ａ、１０２Ｂを覆う第３の軟磁性体１０５内に収まるように配置されている。第２の実施形態の半導体装置２００は、この点が第１の実施形態の半導体装置１００と異なる。その他の構成は、半導体装置１００と同じであるため、重複する説明を省略する。第２の実施形態の半導体装置２００は、第１の実施形態の半導体装置１００と同様な効果を示す。

【0026】

（第３の実施形態）
図５は、第３の実施形態に係る半導体装置３００の構成図である。図５（ａ）は、半導体装置３００の平面図である。図５（ｂ）は、半導体装置３００の正面図である。図５（ｃ）は、半導体装置３００の側面図である。図５では、封止樹脂１０６を鎖線で示し、封止樹脂１０６内を図示している。

【0027】

図５に示すように、第３の実施形態に係る半導体装置３００においては、第３の軟磁性体１０５が第２の軟磁性体１０４と一体に成形されている点が、図１を参照して説明した第１の実施形態の半導体装置１００と異なる。その他の構成は、第１の実施形態の半導体装置１００と同じであるため、重複する説明を省略する。また、効果については、第１の実施形態に係る半導体装置１００と同じである。

【0028】

（第１乃至第３の実施形態の変形例）
図６は、第１乃至第３の実施形態の変形例に係る半導体装置１００Ａ〜３００Ａの構成図である。図６（ａ）は、第１の実施形態の変形例に係る半導体装置１００Ａの正面図である。図６（ｂ）は、第２の実施形態の変形例に係る半導体装置２００Ａの正面図である。図６（ｃ）は、第３の実施形態の変形例に係る半導体装置３００Ａの正面図である。

【0029】

図６（ａ）〜図６（ｃ）に示すように、第１乃至第３の実施形態の変形例に係る半導体装置１００Ａ〜３００Ａは、第１の軟磁性体１０３と第３の軟磁性体１０５との隙間、又は第２の軟磁性体１０４と第３の軟磁性体１０５との隙間に、軟磁性体の粒子（フィラー）を含む充填材１０７が充填されている。

【0030】

図６（ａ）〜図６（ｃ）に示す半導体装置１００Ａ〜３００Ａは、第１の軟磁性体１０３と第３の軟磁性体１０５との隙間、又は第２の軟磁性体１０４と第３の軟磁性体１０５との隙間に充填材１０７が充填されているため、より効果的に外部磁場をシールドすることができる。その他の効果は、各々図１、図４、図５を参照して説明した第１乃至第３の実施形態に係る半導体装置１００〜３００と同じである。

【0031】

（第４の実施形態）
図７は、第４の実施形態に係る半導体装置４００の構成図である。図７（ａ）は、半導体装置４００の平面図である。図７（ｂ）は、図７（ａ）の線分Ｘ−Ｘでの断面図である。図７（ｃ）は、図７（ａ）の線分Ｙ−Ｙでの断面図である。図７（ａ）においては、封止樹脂１０６及び第２、第３の軟磁性体１０４、１０５の図示を省略している。

【0032】

第４の実施形態に係る半導体装置４００においては、磁気抵抗メモリチップ１０２の上面及び側面を覆う第２及び第３の軟磁性体１０４、１０５を、封止樹脂１０６の表面に形成している。軟磁性体１０４、１０５は、例えばめっき法やスパッタ法により封止樹脂１０６の表面に形成することができる。

【0033】

第４の実施形態に係る半導体装置４００では、封止樹脂１０６の表面に軟磁性体１０４、１０５を形成しているので、軟磁性体がボンディングワイヤに干渉することがない。このため、磁気抵抗メモリチップ１０２の四側面を軟磁性体で覆うことができる。

【0034】

配線基板１０１の裏面には、外部接続端子Ｔ１が設けられている。このため、めっき法やスパッタ法によって、配線基板１０１の裏面に第１の軟磁性体１０３を形成することはできない。そこで、半導体装置４００では、配線基板１０１と磁気抵抗メモリチップ１０２との間に磁気抵抗メモリチップ１０２の裏面を覆う第１の軟磁性体１０３を配置し、かつ第１の軟磁性体１０３の側面を封止樹脂１０６から露出させている。

【0035】

第１の軟磁性体１０３の側面を封止樹脂１０６から露出させることによって、第１の軟磁性体１０３は、封止樹脂１０６の表面に形成される第２及び第３の軟磁性体１０４、１０５と電気的に接続される。

【0036】

以上のように、第４の実施形態に係る半導体装置４００においては、磁気抵抗メモリチップ１０２の四側面を軟磁性体で覆うことができる。このため、外部磁場に対するシールド効果が大幅に向上する。その他の効果は、図１を参照して説明した第１の実施形態に係る半導体装置１００の効果と同じである。

【0037】

（第５の実施形態）
図８は、第５の実施形態に係る半導体装置５００の構成図である。図８（ａ）は、半導体装置５００の平面図である。図８（ｂ）は、図８（ａ）の線分Ｘ−Ｘでの断面図である。図８（ｃ）は、図８（ａ）の線分Ｙ−Ｙでの断面図である。図８（ａ）においては、第２の軟磁性体１０４の図示を省略し、また封止樹脂１０６及び第３の軟磁性体１０５を一部断面で示している。

【0038】

第５の実施形態に係る半導体装置５００は、第４の実施形態に係る半導体装置４００と同様に、磁気抵抗メモリチップ１０２の上面及び側面を覆う第２及び第３の軟磁性体１０４、１０５を、封止樹脂１０６の表面に形成している。軟磁性体１０４、１０５は、例えばめっき法やスパッタ法により封止樹脂１０６の表面に形成することができる。

【0039】

半導体装置５００において、磁気抵抗メモリチップ１０２の裏面を覆う第１の軟磁性体１０３は、配線基板１０１と磁気抵抗メモリチップ１０２との間に配置されている。第１の軟磁性体１０３の側面は、封止樹脂１０６から露出されている。封止樹脂１０６から露出された第１の軟磁性体１０３の側面は、封止樹脂１０６の表面に形成された第２及び第３の軟磁性体１０４、１０５と電気的に接続されている。

【0040】

第２及び第３の軟磁性体１０４、１０５との電気的な接続部となる第１の軟磁性体１０３の側面は、封止樹脂１０６から櫛歯状に露出している。すなわち、第１の軟磁性体１０３は、封止樹脂１０６から櫛歯状に露出するように分割された端部１０３ａを有し、これら櫛歯状端部１０３ａが第３の軟磁性体１０５と電気的に接続されている。隣接する櫛歯状端部１０３ａの間には、封止樹脂１０６が充填されている。

【0041】

このように、第２及び第３の軟磁性体１０４、１０５との電気的な接続部となる第１の軟磁性体１０３の端部１０３ａを櫛歯状に分割することによって、半導体装置５００の製造工程における個片化工程の効率や精度等を高めることができる。

【0042】

すなわち、半導体装置５００は、例えば以下のようにして作製される。まず、多数個取りの集合基板の各配線基板領域（１０１）上に、第１の軟磁性体１０３となる軟磁性体を配置する。軟磁性体は、複数の配線基板領域（１０１）に対応した形状を有する。集合基板の各配線基板領域（１０１）内の軟磁性体上に、磁気抵抗メモリチップ１０２をそれぞれ搭載する。各配線基板領域（１０１）の接続端子Ｔ２と磁気抵抗メモリチップ１０２のパッドＰとを、ボンディングワイヤＷにより電気的に接続する。多数個取りの集合基板上に搭載された複数の磁気抵抗メモリチップ１０２を一括して樹脂封止する。

【0043】

複数の磁気抵抗メモリチップ１０２を含む樹脂封止体を、各配線基板領域（１０１）に応じて切断する。すなわち、集合基板、軟磁性体、及び封止樹脂層を含む樹脂封止体全体を切断し、第２及び第３の軟磁性体１０４、１０５を形成する前段階のパッケージを個片化する。集合基板上に配置される軟磁性体には、延性材料である金属材料が用いられているのに対し、封止樹脂層には脆性材料が用いられている。封止樹脂層は熱硬化性樹脂等の樹脂成分を含んでいるものの、封止樹脂層の大部分はシリカ粉末等の無機フィラーで構成されているため、封止樹脂層全体としては脆性材料と見なされる。

【0044】

樹脂封止体をダイヤモンドブレード等で切断する場合、延性材料からなる軟磁性体と脆性材料からなる封止樹脂層とを同時に切断することになる。この際、封止樹脂層の切断に対応させたブレードを使用すると、軟磁性体の切断効率が低く、また場合によっては金属材料の絡み付き等によりブレードの切れ味が低下する。このような樹脂封止体の切断工程において、第１の軟磁性体１０３の端部１０３ａを櫛歯状に分割することによって、軟磁性体の切断効率の低下やブレードの切れ味の低下等を抑制することができる。

【0045】

すなわち、第１の軟磁性体１０３の櫛歯状に分割された端部１０３ａは、切断される前の段階では隣接する軟磁性体１０３間を部分的に連結する連結部を構成している。このような連結部を有する軟磁性体によれば、平板状の軟磁性体に比べて、ブレードで切断する体積を減らすことができる。このため、樹脂封止体の切断工程において、軟磁性体の切断効率の低下やブレードの切れ味の低下等を抑制することができる。従って、半導体装置５００の製造効率の向上や製造コストの低減等を図ることが可能になる。その他の効果は、図７を参照して説明した第４の実施形態に係る半導体装置４００と同様である。

【0046】

（第６の実施形態）
図９は、第６の実施形態に係る半導体装置６００の構成図である。図９（ａ）は、半導体装置６００の平面図である。図９（ｂ）は、図９（ａ）の線分Ｘ−Ｘでの断面図である。図９（ｃ）は、図９（ａ）の線分Ｙ−Ｙでの断面図である。図９（ａ）においては、第２の軟磁性体１０４の図示を省略し、また封止樹脂１０６及び第３の軟磁性体１０５を一部断面で示している。

【0047】

第６の実施形態に係る半導体装置６００は、第５の実施形態に係る半導体装置５００と同様に、磁気抵抗メモリチップ１０２の上面及び側面を覆う軟磁性体１０４、１０５を、封止樹脂１０６の表面に形成している。軟磁性体１０４、１０５は、例えばめっき法やスパッタ法により封止樹脂１０６表面に形成することができる。

【0048】

半導体装置６００において、磁気抵抗メモリチップ１０２の裏面を覆う第１の軟磁性体１０３は、配線基板１０１と磁気抵抗メモリチップ１０２との間に配置されている。第１の軟磁性体１０３は、磁気抵抗メモリチップ１０２が搭載される表面Ｓを有する平坦部１０３ｂと、平坦部１０３ｂから表面Ｓが面する方向、例えば表面Ｓに対して垂直方向に向けて屈曲された立上り部１０３ｃと、立上り部１０３ｃから表面Ｓの面方向、すなわち表面Ｓと平行な方向に向けて屈曲された水平延伸部１０３ｄとを有している。

【0049】

第１の軟磁性体１０３の水平延伸部１０３ｄの側面は、封止樹脂１０６の表面に形成された第２及び第３の軟磁性体１０４、１０５と電気的に接続するように、封止樹脂１０６から露出されている。軟磁性体１０４、１０５との電気的な接続部となる水平延伸部１０３ｄの側面は、封止樹脂１０６から櫛歯状に露出している。すなわち、第１の軟磁性体１０３の水平延伸部１０３ｄは、封止樹脂１０６から櫛歯状に露出するように分割された端部１０３ａを有し、これら櫛歯状端部１０３ａが第３の軟磁性体１０５と電気的に接続されている。隣接する櫛歯状端部１０３ａの間には、封止樹脂１０６が充填されている。

【0050】

このように、第２及び第３の軟磁性体１０４、１０５との電気的な接続部となる第１の軟磁性体１０３の端部１０３ａ（水平延伸部１０３ｄの端部１０３ａ）を櫛歯状に分割することによって、第５の実施形態に係る半導体装置５００と同様に、半導体装置６００の製造工程における個片化工程の効率や精度等を高めることができる。従って、半導体装置６００の製造効率の向上や製造コストの低減等を図ることが可能になる。

【0051】

さらに、水平延伸部１０３ｄの端部１０３ａを櫛歯状に分割しなかった場合、水平延伸部１０３ｄの上部と下部とで封止樹脂１０６が分割され、封止樹脂１０６の部分的な剥がれ等が生じるおそれがある。これに対して、水平延伸部１０３ｄの端部１０３ａを櫛歯状に分割することによって、封止樹脂１０６の端部１０３ａ間に位置する部分が水平延伸部１０３ｄの上部と下部とを接続するため、封止樹脂１０６の剥がれ等が抑制される。従って、半導体装置６００の製造性や信頼性等を向上させることができる。その他の効果は、図７を参照して説明した第４の実施形態に係る半導体装置４００の同様である。

【0052】

（第７の実施形態）
図１０は、第７の実施形態に係る半導体装置７００の構成図である。図１０（ａ）は、第７の実施形態に係る半導体装置７００の正面図である。図１０（ｂ）は、図１０（ａ）の線分Ｘ−Ｘでの断面図である。図１０（ｃ）は、図１０（ａ）の線分Ｙ−Ｙでの断面図である。図１０（ａ）においては、封止樹脂１０６及び第２の軟磁性体１０４の図示を省略している。

【0053】

第７の実施形態に係る半導体装置７００は、第１の実施形態と同様に、第１の軟磁性体１０３と第３の軟磁性体１０５とを一体に成形した軟磁性体を有している。封止樹脂１０６の表面には、磁気抵抗メモリチップ１０２の表面１０２Ｈを覆う第２の軟磁性体１０４が形成されている。第１の軟磁性体１０３と一体に成形された第３の軟磁性体１０５の上面は、封止樹脂１０６から露出していることが好ましい。第３の軟磁性体１０５の上面を封止樹脂１０６から露出させることで、第３の軟磁性体１０５は封止樹脂１０６表面に形成される第２の軟磁性体１０４と電気的に接続される。

【0054】

第７の実施形態に係る半導体装置７００において、第２の軟磁性体１０４は封止樹脂１０６の全表面を覆うように形成してもよいが、磁気抵抗メモリチップ１０２の対向する側面１０２Ａ、１０２Ｂは第３の軟磁性体１０５で覆われているため、その部分を除いて形成するようにしてもよい。さらに、第３の軟磁性体１０５の上面は、封止樹脂１０６から櫛歯状に露出するように分割してもよい。第７の実施形態に係る半導体装置７００によれば、第４の実施形態に係る半導体装置４００と同様に、外部磁場に対するシールド効果を向上させることができる。その他の効果については、図１を参照して説明した第１の実施形態に係る半導体装置１００の効果と同様である。

【0055】

本発明のいくつかの実施形態を説明したが、各実施形態に示した構成、各種条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0056】

上述した実施形態の半導体装置に関して、以下の構成を付記する。
（付記１）
基板と、前記基板に実装される磁気抵抗メモリチップと、前記磁気抵抗メモリチップを封止する封止樹脂と、前記基板と前記磁気抵抗メモリチップとの間に配置され、前記磁気抵抗メモリチップの裏面を覆う第１の軟磁性体と、前記磁気抵抗メモリチップの表面を覆う第２の軟磁性体と、前記磁気抵抗メモリチップの側面を覆う第３の軟磁性体とを具備する半導体装置において、
前記第２及び第３の軟磁性体は、前記封止樹脂の表面に設けられており、
前記第１の軟磁性体は、前記第２の軟磁性体又は前記第３の軟磁性体と電気的に接続されるように、前記封止樹脂から露出されている、半導体装置。

【0057】

（付記２）
前記第１の軟磁性体は、前記封止樹脂から櫛歯状に露出するように分割された端部を有し、前記櫛歯状の端部が前記第３の軟磁性体と電気的に接続されている、付記１に記載の半導体装置。

【0058】

（付記３）
前記第１の軟磁性体は、前記磁気抵抗メモリチップが搭載される表面を有する平坦部と、前記平坦部から前記表面が面する方向に向けて屈曲された立上り部と、前記立上り部から前記表面の面方向に向けて屈曲された水平延伸部とを備え、
前記水平延伸部は、前記封止樹脂から櫛歯状に露出するように分割された端部を有し、前記櫛歯状の端部が前記第３の軟磁性体と電気的に接続されている、付記１に記載の半導体装置。

【符号の説明】

【0059】

Ｂ_Ｈ，Ｂ_Ｖ…磁場、Ｆ…接着剤、Ｐ…パッド、Ｔ１…外部接続端子、Ｔ２…接続端子、Ｗ…ボンディングワイヤ、１００，１００Ａ，２００，２００Ａ，３００，３００Ａ，４００，５００，６００，７００…半導体装置、１０１…配線基板、１０１Ｈ…表面、１０１Ｒ…裏面、１０２…磁気抵抗メモリチップ、１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ…側面、１０２Ｈ…表面、１０２Ｒ…裏面、１０３…第１の軟磁性体、１０４…第２の軟磁性体、１０５…第３の軟磁性体、１０６…封止樹脂、１０７…充填材。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】