特許 6221710 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6221710

(24)【登録日】2017年10月13日

(45)【発行日】2017年11月1日

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20171023BHJP

   H01L 29/12 20060101ALI20171023BHJP

   H01L 29/78 20060101ALI20171023BHJP

   H01L 21/336 20060101ALI20171023BHJP

   H01L 21/285 20060101ALI20171023BHJP

【ＦＩ】

   H01L21/02 C

   H01L29/78 652T

   H01L29/78 652L

   H01L29/78 658F

   H01L21/285 S

   H01L21/285 P

   H01L21/02 Z

【請求項の数】14

【全頁数】21

(21)【出願番号】特願2013-255021(P2013-255021)

(22)【出願日】2013年12月10日

(65)【公開番号】特開2015-115394(P2015-115394A)

(43)【公開日】2015年6月22日

【審査請求日】2016年7月22日

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】特許業務法人深見特許事務所

(72)【発明者】

【氏名】北林 弘之

【審査官】 戸次 一夫

(56)【参考文献】

【文献】 国際公開第２０１３／０８０５８４（ＷＯ，Ａ１）

【文献】 国際公開第２０１３／０１１７５９（ＷＯ，Ａ１）

【文献】 国際公開第２０１２／１２４１９０（ＷＯ，Ａ１）

【文献】 国際公開第２０１２／０３５８８０（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２１／２８５

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

第１の主面および前記第１の主面と反対側の第２の主面と有し、かつ前記第１の主面の最大径が１００ｍｍ以上である半導体基板と、第３の主面および前記第３の主面と反対側の第４の主面を有する粘着テープと、前記半導体基板を保持可能に設けられた基板保持部とを準備する工程と、
前記半導体基板の前記第１の主面を前記粘着テープの前記第３の主面に固定する工程と、
前記粘着テープの前記第３の主面に固定された前記半導体基板を収容室内に配置する工程と、
前記粘着テープの温度を１００℃以上に保持しながら前記収容室を排気する工程と、
前記収容室を排気する工程後に前記半導体基板の温度を低減する工程と、
前記半導体基板の温度を低減する工程後に前記半導体基板の前記第２の主面上に電極を形成する工程とを備え、
前記収容室を排気する工程は、前記粘着テープの前記第４の主面と、前記基板保持部との間に隙間を設けた状態で、前記粘着テープの温度を１００℃以上に保持しながら前記収容室を排気する工程を含む、半導体装置の製造方法。

【請求項2】

前記収容室を排気する工程は、前記粘着テープの前記第４の主面と、前記基板保持部との間に隙間を設けた状態で、前記粘着テープの温度を１００℃以上に保持しながら前記収容室を排気する工程後、前記粘着テープの前記第４の主面を前記基板保持部に接触させた状態で、前記粘着テープの温度を１００℃以上に保持しながら前記収容室を排気する工程を含む、請求項１に記載の半導体装置の製造方法。

【請求項3】

前記基板保持部は、前記半導体基板および前記粘着テープを昇温可能に設けられた加熱部を含み、
前記粘着テープの前記第４の主面と、前記基板保持部との間に隙間を設けた状態で、前記粘着テープの温度を１００℃以上に保持しながら前記収容室を排気する工程において、前記隙間は０．５ｍｍ以上２．０ｍｍ以下に維持される、請求項１または請求項２に記載の半導体装置の製造方法。

【請求項4】

前記半導体基板の前記第１の主面を前記粘着テープの前記第３の主面に固定する工程後、前記粘着テープの温度を１００℃以上に保持しながら前記収容室を排気する工程前に、前記半導体基板の前記第２の主面を研削する工程をさらに備えた、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。

【請求項5】

前記半導体基板の前記第２の主面を研削する工程では、前記半導体基板の厚みが２００μｍ以下になるまで前記半導体基板が研削される、請求項４に記載の半導体装置の製造方法。

【請求項6】

前記収容室を排気する工程において、前記収容室内のＨ₂Ｏ分圧は５×１０^-4Ｐａ以下まで低減される、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。

【請求項7】

前記収容室を排気する工程において、前記粘着テープの温度は１２０℃以上２００℃以下に保持される、請求項１〜請求項６のいずれか１項に記載の半導体装置の製造方法。

【請求項8】

前記半導体基板は炭化珪素を含む、請求項１〜請求項７のいずれか１項に記載の半導体装置の製造方法。

【請求項9】

前記電極を形成する工程は、前記半導体基板上に金属層を形成する工程と、前記金属層をアニールする工程とを含む、請求項１〜請求項８のいずれか１項に記載の半導体装置の製造方法。

【請求項10】

前記金属層を形成する工程において、前記収容室のＨ₂Ｏ分圧は１×１０^-4Ｐａ以下まで低減される、請求項９に記載の半導体装置の製造方法。

【請求項11】

前記金属層を形成する工程は、スパッタリング法により行われる、請求項９または請求項１０に記載の半導体装置の製造方法。

【請求項12】

前記金属層を形成する工程では、前記半導体基板を冷却しながら前記金属層が形成される、請求項９〜請求項１１のいずれか１項に記載の半導体装置の製造方法。

【請求項13】

前記金属層を形成する工程は、前記半導体基板が前記収容室と連結して設けられている成膜室へ搬送される工程と、前記成膜室において前記半導体基板上に前記金属層が形成される工程とを含む、請求項９〜請求項１２のいずれか１項に記載の半導体装置の製造方法。

【請求項14】

前記金属層を形成する工程では、面内膜厚分布が６％未満である前記金属層が形成される、請求項９〜請求項１３のいずれか１項に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関するものであり、より特定的には、半導体基板と電極との接触抵抗を低減可能な半導体装置の製造方法に関するものである。

【背景技術】

【0002】

近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。

【0003】

炭化珪素を材料として採用した半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）など、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断を行う半導体装置がある。

【0004】

たとえば、国際公開第２０１２／０３５８８０号（特許文献１）には、炭化珪素基板を用いた半導体装置の製造方法が記載されている。当該半導体装置の製造方法によれば、複数の炭化珪素基板が支持層により接続された複合ウエハを準備された後、複合ウエハの一方面側に表面電極が形成され、当該表面電極と接するように粘着テープが貼り付けられる。複数の炭化珪素基板を粘着テープにて支持しつつ支持層が研削されることにより支持層が除去される。次に、炭化珪素基板が粘着テープにより固定された状態で、炭化珪素基板に裏面電極が形成される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２０１２／０３５８８０号

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、半導体基板が粘着テープにより固定された状態で半導体基板に電極が形成されると、半導体基板と電極との接触抵抗が大きくなる場合があった。

【0007】

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体基板と電極との接触抵抗を低減可能な半導体装置の製造方法を提供することである。

【課題を解決するための手段】

【0008】

本発明に係る半導体装置の製造方法は以下の工程を有している。第１の主面および第１の主面と反対側の第２の主面を有し、かつ第１の主面の最大径が１００ｍｍ以上である半導体基板と、第３の主面および第３の主面と反対側の第４の主面を有する粘着テープと、半導体基板を保持可能に設けられた基板保持部とが準備される。半導体基板の第１の主面が粘着テープの第３の主面に固定される。粘着テープの第３の主面に固定された半導体基板が収容室内に配置される。粘着テープの温度を１００℃以上に保持しながら収容室が排気される。収容室を排気する工程後に半導体基板の温度が低減される。半導体基板の温度を低減する工程後に半導体基板の第２の主面上に電極が形成される。収容室を排気する工程は、粘着テープの第４の主面と、基板保持部との間に隙間を設けた状態で、粘着テープの温度を１００℃以上に保持しながら収容室を排気する工程を含む。

【発明の効果】

【0009】

本発明によれば、半導体基板と電極との接触抵抗を低減可能な半導体装置の製造方法を提供することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施の形態に係る半導体装置の構成を概略的に示す断面模式図である。

【図2】本発明の一実施の形態に係る半導体装置の製造方法を概略的に示すフロー図である。

【図3】本発明の一実施の形態に係る半導体装置の製造方法の第１の脱ガス加熱処理工程を概略的に示すフロー図である。

【図4】本発明の一実施の形態に係る半導体装置の製造方法の上面素子構造形成工程を概略的に示すフロー図である。

【図5】本発明の一実施の形態に係る半導体装置の製造方法の第１の工程を概略的に説明するための断面模式図である。

【図6】本発明の一実施の形態に係る半導体装置の製造方法の第２の工程を概略的に説明するための断面模式図である。

【図7】本発明の一実施の形態に係る半導体装置の製造方法の第３の工程を概略的説明するための断面模式図である。

【図8】本発明の一実施の形態に係る半導体装置の製造方法の第４の工程を概略的に説明するための断面模式図である。

【図9】本発明の一実施の形態に係る半導体装置の製造方法の第５の工程を概略的に説明するための断面模式図である。

【図10】本発明の一実施の形態に係る半導体装置の製造方法の第６の工程を概略的に説明するための断面模式図である。

【図11】本発明の一実施の形態に係る半導体装置の製造方法の第７の工程を概略的に説明するための断面模式図である。

【図12】本発明の一実施の形態に係る半導体装置の製造方法の第８の工程を概略的に説明するための断面模式図である。

【図13】本発明の一実施の形態に係る半導体装置の製造方法の第８の工程を概略的に説明するための斜視模式図である。

【図14】本発明の一実施の形態に係る半導体装置の製造方法の第９の工程を概略的に説明するための断面模式図である。

【図15】本発明の一実施の形態に係る半導体装置の製造方法の第１０の工程を概略的に説明するための断面模式図である。

【図16】本発明の一実施の形態に係る半導体装置の製造方法の第１１の工程を概略的に説明するための断面模式図である。

【図17】本発明の一実施の形態に係る半導体装置の製造方法の第１２の工程を概略的に説明するための断面模式図である。

【図18】本発明の一実施の形態に係る半導体装置の製造方法の第１３の工程を概略的に説明するための断面模式図である。

【図19】本発明の一実施の形態に係る半導体装置の製造方法の第１４の工程を概略的に説明するための断面模式図である。

【図20】本発明の一実施の形態に係る半導体装置の製造方法の第１５の工程を概略的に説明するための断面模式図である。

【図21】本発明の一実施の形態に係る炭化珪素半導体装置の製造装置の構成を概略的に示す模式図である。

【図22】粘着テープを介して半導体基板を基板保持部に固定した状態で脱ガス加熱処理を行った場合にガスが抜ける状態を概略的に示す模式図である。

【図23】粘着テープおよび半導体基板を基板保持部から離間した状態で脱ガス加熱処理を行った場合にガスが抜ける状態を概略的に示す模式図である。

【図24】基板保持部と粘着テープとの隙間を変化させた場合における半導体基板の温度と加熱時間との関係を示すデータである。

【発明を実施するための形態】

【0011】

［本願発明の実施形態の説明］
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。

【0012】

発明者は、粘着テープに半導体基板を固定しながら当該半導体基板に電極を形成する場合に、半導体基板と電極との接触抵抗が大きくなる原因について鋭意研究した結果、以下の知見を得て本発明を見出した。

【0013】

粘着テープに半導体基板を固定しながら、たとえばスパッタリングなどによって半導体基板上に金属膜を形成する際に、半導体基板を固定している粘着テープの温度が上昇する。粘着テープの温度が上昇すると、粘着テープから不純物ガスが発生し、当該不純物ガスにより半導体基板上に形成された金属膜が酸化する。その後、金属膜をアニールして電極を形成すると、半導体基板と電極との接触抵抗が増大することが判明した。

【0014】

また、当該電極上に保護電極を形成する場合においても、当該不純物ガスにより電極と保護電極との界面が酸化することにより、電極と保護電極との密着性が悪化する場合があることが判明した。当該不純物ガスの成分を分析したところ、不純物ガスの主成分はＨ₂Ｏ（水蒸気）であることが分かった。当該水蒸気が金属膜と反応することにより金属膜が酸化すると考えられる。そこで、発明者は、粘着テープに固定された半導体基板を収容室に配置し、粘着テープの温度を１００℃以上に保持しながら収容室を排気することを考え付いた。これにより、粘着テープに含有または付着している水分を蒸発させて水蒸気とし、当該水蒸気を収容室から排気することにより、半導体基板周辺の水蒸気が除去される。結果として、水蒸気により電極が酸化されることを抑制することができるので、半導体基板と電極との接触抵抗を低減することができる。また、電極と保護電極との密着性を向上することができる。

【0015】

さらに研究を続けていくと、粘着テープに固定された半導体基板を１００℃以上に加熱する際に、半導体基板が割れる場合があること分かってきた。また半導体基板は、径が大きくなると割れやすくなり、径が１００ｍｍ以上で特に顕著に割れやすくなる。発明者は、半導体基板が割れる原因について詳細に調査すると、粘着テープを介して半導体基板を基板保持部に固定しながら粘着テープおよび半導体基板の各々を加熱することが、半導体基板が割れる主要因であると考えた。

【0016】

図２２を参照して、粘着テープ１を介して半導体基板１６が基板保持部３に吸着される。基板保持部３には加熱部３ｂが含まれている。加熱部３ｂを用いて基板保持部３を加熱すると、基板保持部３から熱が粘着テープ１および半導体基板１６に伝導されることにより、粘着テープ１および半導体基板１６が加熱される。粘着テープ１および半導体基板１６の各々がたとえば１００℃以上の温度に加熱されると、粘着テープ１と半導体基板１６との間にガスＧが発生する。ガスＧの主成分は水蒸気である。発生したガスＧは、粘着テープ１と半導体基板１６との隙間を通って半導体基板１６の第１の主面１６ａの中心から外周に向かう方向に逃げ出す。

【0017】

図２２に示すように、半導体基板１６が粘着テープ１を介して基板保持部３に固定されている場合、半導体基板１６と粘着テープ１との間から間欠的に発生するガスにより、半導体基板１６が部分的に矢印Ｆの方向に押し上げられる。その結果、半導体基板１６の一部が部分的に振動し、半導体基板１６が激しく変形する。結果として、半導体基板１６の割れが発生する。また半導体基板１６の第１の主面１６ａの径が大きくなると、発生するガスＧの量も多くなる。さらに半導体基板１６の第１の主面１６ａの径が大きくなると、中心から外周までの距離が長くなるためガスＧが抜けづらくなる。そのため、半導体基板１６の第１の主面１６ａの径が大きくなると、半導体基板１６の割れが特に発生しやすくなる。

【0018】

一方、図２３に示すように、粘着テープ１に固定された半導体基板１６が基板保持部３の基板保持面３ａから離間して設けられている場合は、ガスＧが半導体基板１６と粘着テープ１との間から逃げ出す際、ガスＧは半導体基板１６よりも可撓性の高い粘着テープ１を押し下げるように作用する。そのため、粘着テープ１が変形するので、半導体基板１６を大きく変形させることなくガスＧを半導体基板１６の第１の主面１６ａおよび粘着テープ１の第３の主面１ａの間から排出することができる。結果として、半導体基板１６の割れが発生することを抑制することができると考えられる。

【0019】

（１）実施の形態に係る半導体装置の製造方法は以下の工程を備えている。第１の主面１６ａおよび第１の主面１６ａと反対側の第２の主面１６ｂを有し、かつ第１の主面１６ａの最大径が１００ｍｍ以上である半導体基板１６と、第３の主面１ａおよび第３の主面１ａと反対側の第４の主面１ｂを有する粘着テープ１と、半導体基板１６を保持可能に設けられた基板保持部３とが準備される。半導体基板１６の第１の主面１６ａが粘着テープ１の第３の主面１ａに固定される。粘着テープ１の第３の主面１ａに固定された半導体基板１６が収容室３１内に配置される。粘着テープ１の温度を１００℃以上に保持しながら収容室３１が排気される。収容室３１を排気する工程後に半導体基板１６の温度が低減される。半導体基板１６の温度を低減する工程後に半導体基板１６の第２の主面１６ｂ上に電極１５が形成される。収容室３１を排気する工程は、粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程を含む。

【0020】

上記実施の形態に係る半導体装置の製造方法によれば、粘着テープ１の第３の主面１ａに固定された半導体基板１６が収容室３１内に配置され、かつ粘着テープ１の温度を１００℃以上に保持しながら収容室３１が排気される。これにより、粘着テープ１に含有または付着している水分が蒸発して水蒸気になり、当該水蒸気が収容室３１から排気されることにより、半導体基板１６周辺の水蒸気は除去される。そのため、当該水蒸気により半導体基板１６上に形成される電極１５が酸化されることを抑制することができる。結果として、半導体基板１６と電極１５との接触抵抗を低減することができる。また、収容室３１を排気する工程では、粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１が排気される。それゆえ、半導体基板１６を大きく変形させることなく水蒸気を半導体基板１６の第１の主面１６ａおよび粘着テープ１の第３の主面１ａの間から排出することができる。結果として、半導体基板１６の割れが発生することを抑制することができる。

【0021】

（２）上記（１）に係る半導体装置の製造方法において好ましくは、収容室３１を排気する工程は、粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程後、粘着テープ１の第４の主面１ｂを基板保持部３に接触させた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程を含む。これにより、粘着テープ１が半導体基板１６に押されながら加熱されるので、半導体基板１６の第１の主面１６ａおよび粘着テープ１の第３の主面１ａの間に残っていた水蒸気を効果的に除去することができる。

【0022】

（３）上記（１）または（２）に係る半導体装置の製造方法において好ましくは、基板保持部３は、半導体基板１６および粘着テープ１を昇温可能に設けられた加熱部３ｂを含む。粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程において、隙間ｔは０．５ｍｍ以上２．０ｍｍ以下に維持される。当該隙間ｔが０．５ｍｍ以上であれば、粘着テープ１が十分に変形するので、半導体基板１６の第１の主面１６ａおよび粘着テープ１の第３の主面１ａの水分を効果的に除去することができる。また当該隙間ｔが２．０ｍｍ以下であれば、粘着テープ１および半導体基板１６の各々の温度を、水を蒸発可能な温度にまで上昇させることができる。

【0023】

（４）上記（１）〜（３）のいずれかに係る半導体装置の製造方法において好ましくは、半導体基板１６の第１の主面１６ａを粘着テープ１の第３の主面１ａに固定する工程後、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程前に、半導体基板１６の第２の主面１６ｂを研削する工程をさらに備える。これにより、半導体基板１６を所望の厚みにまで低減することができる。

【0024】

（５）上記（４）に係る半導体装置の製造方法において好ましくは、半導体基板１６の第２の主面１６ｂを研削する工程では、半導体基板１６の厚みが２００μｍ以下になるまで半導体基板１６が研削される。半導体基板１６の厚みが小さくなると、半導体基板１６が特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、厚みが２００μｍ以下と非常に薄い半導体基板１６に対して、特に効果的に半導体基板１６の割れの発生を抑制することができる。

【0025】

（６）上記（１）〜（５）のいずれかに係る半導体装置の製造方法において好ましくは、収容室３１を排気する工程において、収容室３１内のＨ₂Ｏ分圧は５×１０^-4Ｐａ以下まで低減される。これにより、効率的に収容室３１内の水蒸気を除去することができる。

【0026】

（７）上記（１）〜（６）のいずれかに係る半導体装置の製造方法において好ましくは、収容室３１を排気する工程において、粘着テープ１の温度は１２０℃以上２００℃以下に保持される。粘着テープ１の温度を１２０℃以上にすることにより効率的に粘着テープに含まれている水を除去することができる。また、粘着テープ１の温度を２００℃以下にすることにより、粘着テープの変質を防止することができる。

【0027】

（８）上記（１）〜（７）のいずれかに係る半導体装置の製造方法において好ましくは、半導体基板は炭化珪素を含む。炭化珪素は珪素よりも硬くて脆い材料であり、厚みが小さくなると特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、硬くて脆い炭化珪素を含む半導体基板１６に対して、特に効果的に半導体基板１６の割れの発生を抑制することができる。

【0028】

（９）上記（１）〜（８）のいずれかに係る半導体装置の製造方法において好ましくは、電極１５を形成する工程は、半導体基板１６上に金属層１４を形成する工程と、金属層１４をアニールする工程とを含む。これにより、金属層１４が合金化して半導体基板１６と電極１５との接触抵抗を低減することができる。

【0029】

（１０）上記（９）に係る半導体装置の製造方法において好ましくは、金属層１４を形成する工程において、収容室３１のＨ₂Ｏ分圧は１×１０^-4Ｐａ以下まで低減される。これにより、効率的に収容室３１内の水蒸気を除去することができる。

【0030】

（１１）上記（１０）に係る半導体装置の製造方法において好ましくは、金属層１４を形成する工程は、スパッタリング法により行われる。これにより、金属層１４を精度よく作製することができる。

【0031】

（１２）上記（９）〜（１１）のいずれかに係る半導体装置の製造方法において好ましくは、金属層１４を形成する工程では、半導体基板１６を冷却しながら金属層１４が形成される。これにより、半導体基板１６が固定されている粘着テープ１が冷却されるために、粘着テープ１から水蒸気が発生することを抑制することができる。

【0032】

（１３）上記（９）〜（１２）のいずれかに係る半導体装置の製造方法において好ましくは、金属層１４を形成する工程は、半導体基板１６が収容室３１と連結して設けられている成膜室３２へ搬送される工程と、成膜室３２において半導体基板１６上に金属層１４が形成される工程とを含む。成膜室３２と収容室３１とを分離することで、より確実に、粘着テープ１から発生した水蒸気によって金属層１４が酸化することを抑制することができる。

【0033】

（１４）上記（９）〜（１３）のいずれかに係る半導体装置の製造方法において好ましくは、金属層１４を形成する工程では、面内膜厚分布が６％未満である金属層１４が形成される。面内膜厚分布の小さい金属層１４を形成することにより、接触抵抗のばらつきを低減し、半導体装置の歩留まりを向上させることが出来る。

【0034】

［本願発明の実施形態の詳細］
まず、本発明の一実施の形態に係る製造方法によって製造される半導体装置１００の一例としてのＭＯＳＦＥＴの構成について説明する。

【0035】

図１を参照して、実施の形態に係るＭＯＳＦＥＴ１００は、基板１０と、上部電極構造８０と、ドレイン電極１５と、裏面保護電極１７とを主に有している。基板１０は、たとえば炭化珪素からなる炭化珪素基板１０である。炭化珪素基板１０は、たとえばベース半導体基板１１と、エピタキシャル層２０とを有している。ベース半導体基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。ベース半導体基板１１は、たとえば窒素などの不純物を含んでおり、ｎ型（第１導電型）の導電型を有する。基板１０は、たとえば珪素よりもバンドギャップの大きいワイドギャップ半導体からなっていてもよい。基板１０は、たとえばＧａＮ（窒化ガリウム）またはダイアモンドであってもよい。

【0036】

炭化珪素基板１０は、表面１０ａと、表面１０ａとは反対側の裏面１０ｂとを有している。炭化珪素基板１０の表面１０ａは、たとえばＣ（炭素）面、つまり（０００−１）面であり、炭化珪素基板１０の裏面１０ｂはＳｉ（シリコン）面、つまり（０００１）面である。炭化珪素基板１０の表面１０ａは、上記Ｃ面から８°以下程度オフした面であって、裏面１０ｂは、上記Ｓｉ面から８°以下程度オフした面であってもよい。また炭化珪素基板１０の表面１０ａはＳｉ面であり、かつ炭化珪素基板１０の裏面１０ｂはＣ面であってもよい。炭化珪素基板１０の表面１０ａは、上記Ｓｉ面から８°以下程度オフした面であり、かつ裏面１０ｂは、上記Ｃ面から８°以下程度オフした面であってもよい。ベース半導体基板１１は、炭化珪素基板１０の裏面１０ｂを構成し、かつエピタキシャル層２０は、炭化珪素基板１０の表面１０ａを構成する。

【0037】

エピタキシャル層２０は、ベース半導体基板１１上に設けられ、たとえば炭化珪素からなる。エピタキシャル層２０は、ドリフト領域２１と、ボディ領域２２と、ソース領域２３と、コンタクト領域２４とを有している。ドリフト領域２１は、たとえば窒素などの不純物を含んでおり、導電型がｎ型の領域である。ドリフト領域２１における不純物濃度は、ベース半導体基板１１の不純物濃度よりも低い。ボディ領域２２はｐ型（第２導電型）の導電型を有する。ボディ領域２２に含まれる不純物は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などである。ボディ領域２２が含むアルミニウムなどの不純物濃度は、たとえば１×１０¹⁷ｃｍ^-3である。

【0038】

ソース領域２３はｎ型の導電型を有する。ソース領域２３は、ボディ領域２２によってドリフト領域２１と隔てられている。ソース領域２３は、炭化珪素基板１０の表面１０ａの一部を形成し、かつボディ領域２２に取り囲まれるように設けられている。ソース領域２３は、たとえばＰ（リン）などの不純物を含んでいる。ソース領域２３の不純物濃度は、ドリフト領域２１の不純物濃度よりも高い。ソース領域２３が含むリンなどの不純物の濃度は、たとえば１×１０²⁰ｃｍ^-3である。

【0039】

コンタクト領域２４はｐ型の導電型を有する。コンタクト領域２４は、ソース領域２３を貫通して炭化珪素基板１０の表面１０ａおよびボディ領域２２の各々に接するように設けられている。コンタクト領域２４は、たとえばＡｌまたはＢなどの不純物を含んでいる。コンタクト領域２４の不純物濃度は、ボディ領域２２の不純物濃度よりも高い。コンタクト領域２４が含むＡｌまたはＢなどの不純物の濃度は、たとえば１×１０²⁰ｃｍ^-3である。

【0040】

上部電極構造８０は、ゲート酸化膜３０と、ゲート電極４０と、ソース電極５０と、層間絶縁膜６０と、表面保護電極７０と、パッシベーション膜９０とを主に有している。ゲート酸化膜３０は、一方のソース領域２３の上部表面から他方のソース領域２３の上部表面にまで延在するように炭化珪素基板１０の表面１０ａ上に形成されている。ゲート酸化膜３０は、ソース領域２３、ボディ領域２２およびドリフト領域２１の各々に接して形成されている。ゲート酸化膜３０は、たとえば二酸化珪素からなっている。

【0041】

ゲート電極４０は、一方のソース領域２３上から他方のソース領域２３上にまで延在するように、ゲート酸化膜３０に接触して配置されている。ゲート電極４０は、ソース領域２３、ボディ領域２２およびドリフト領域２１の各々に対向する位置においてゲート酸化膜３０と接して設けられている。ゲート電極４０は、不純物が導入されたポリシリコンまたはＡｌなどの導電体からなっている。

【0042】

ソース電極５０は、炭化珪素基板１０の表面１０ａにおいて、ソース領域２３およびコンタクト領域２４に接して設けられている。ソース電極５０は、ゲート酸化膜３０に接し、かつゲート酸化膜３０から離れる向きにコンタクト領域２４上にまで延在するように設けられている。ソース電極５０は、たとえばＴｉ、ＡｌおよびＳｉを含む材料からなり、炭化珪素基板１０のソース領域２３とオーミック接合している。

【0043】

層間絶縁膜６０は、ゲート電極４０を覆うように、ゲート電極４０およびゲート酸化膜３０と接して設けられている。層間絶縁膜６０は、ゲート電極４０とソース電極５０とを電気的に絶縁している。表面保護電極７０は、層間絶縁膜６０を覆い、かつソース電極５０に接して設けられている。表面保護電極は、たとえばＡｌを含む材料からなる。表面保護電極７０上には、たとえば二酸化珪素からなるパッシベーション膜９０が設けられている。

【0044】

ドレイン電極１５は、炭化珪素基板１０の裏面１０ｂに接して設けられている。ドレイン電極１５は、たとえばＮｉＳｉを含む材料からなり、ベース半導体基板１１とオーミック接合している。ドレイン電極１５は、ベース半導体基板１１と電気的に接続されている。裏面保護電極１７は、ベース半導体基板１１とは反対側のドレイン電極１５の主面に接して形成されている。裏面保護電極１７は、たとえばＴｉ層と、Ｐｔ層と、Ａｕ層とからなる積層構造を有している。裏面保護電極１７は、ドレイン電極１５と電気的に接続されている。

【0045】

次に、本発明の一実施の形態に係るＭＯＳＦＥＴの製造方法について説明する。
まず、基板準備工程（Ｓ１０：図２）が実施される。具体的には、たとえばポリタイプ４Ｈを有する炭化珪素単結晶からなるインゴット（図示しない）をスライスすることにより、六方晶炭化珪素単結晶からなり、かつ導電型がｎ型のベース半導体基板１１が準備される。ベース半導体基板１１上にエピタキシャル成長によりｎ型のエピタキシャル層２０が形成される。エピタキシャル層２０にはたとえば窒素イオンなどの不純物が含まれている。炭化珪素基板１０の表面１０ａの最大径は１００ｍｍ以上であり、好ましくは１５０ｍｍ以上であり、より好ましくは２００ｍｍ以上である。炭化珪素基板１０の表面１０ａは、たとえば（０００−１）面から８°以下程度オフした面であってもよいし、（０００１）面から８°以下程度オフした面であってもよい（図５参照）。

【0046】

次に、上面素子構造形成工程（Ｓ２０：図２）が実施される。上面素子構造は、たとえば以下の工程を実施することにより行われる。

【0047】

まず、イオン注入工程（Ｓ２１：図４）が実施される。図６を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、炭化珪素基板１０の表面１０ａに対して注入されることにより、エピタキシャル層２０内に導電型がｐ型のボディ領域２２が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域２２内に注入されることにより、導電型がｎ型のソース領域２３が形成される。次に、たとえばＡｌイオンが、ソース領域２３に対してさらに注入されることにより、ソース領域２３と隣接しつつソース領域２３と同等の深さを有し、導電型がｐ型のコンタクト領域２４が形成される。エピタキシャル層２０において、ボディ領域２２、ソース領域２３およびコンタクト領域２４のいずれも形成されない領域は、ドリフト領域２１となる。

【0048】

次に、活性化アニール工程（Ｓ２２：図４）が実施される。具体的には、炭化珪素基板１０を、たとえば１７００℃の温度下で３０分間程度加熱することにより、イオン注入工程（Ｓ２１：図４）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。

【0049】

次に、ゲート酸化膜形成工程（Ｓ２３：図４）が実施される。図７を参照して、たとえば酸素を含む雰囲気中において炭化珪素基板１０を加熱することにより、炭化珪素基板１０の表面１０ａに接して二酸化珪素からなるゲート酸化膜３０が形成される。炭化珪素基板１０は、たとえば１３００℃程度の温度下において６０分程度加熱される。ゲート酸化膜３０は、炭化珪素基板１０の表面１０ａにおいて、ドリフト領域２１、ボディ領域２２、ソース領域２３およびコンタクト領域２４の各々と接するように形成される。

【0050】

次に、ゲート電極形成工程（Ｓ２４：図４）が実施される。図８を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート酸化膜３０上に不純物を含むポリシリコンからなるゲート電極４０が形成される。ゲート電極４０は、ゲート酸化膜３０を介してソース領域２３、ボディ領域２２およびドリフト領域２１の各々と対向する位置に形成される。

【0051】

次に、層間絶縁膜形成工程（Ｓ２５：図４）が実施される。図９を参照して、たとえばプラズマＣＶＤ法により、ゲート電極４０を覆い、かつゲート酸化膜３０に接する層間絶縁膜６０が形成される。層間絶縁膜６０は、たとえば二酸化珪素からなる。

【0052】

次に、ソース電極形成工程（Ｓ２６：図４）が実施される。具体的には、たとえばエッチングにより、ソース電極５０を形成すべき領域における層間絶縁膜６０およびゲート酸化膜３０が除去され、ソース領域２３およびコンタクト領域２４が露出した領域が形成される。次に、図１０を参照して、たとえばスパッタリングにより、ソース領域２３およびコンタクト領域２４が露出した領域において、たとえばＮｉＳｉ（ニッケルシリコン）またはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む金属層が形成される。上記金属層がたとえば１０００℃程度に加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、ソース領域２３とオーミック接合するソース電極５０が形成される。

【0053】

次に、表面保護電極形成工程（Ｓ２７：図４）が実施される。具体的には、たとえばスパッタリング法により、ソース電極５０に接し、かつ層間絶縁膜６０を覆うように表面保護電極７０が形成される。表面保護電極７０は、たとえばアルミニウムを含む材料からなる。

【0054】

次に、パッシベーション膜形成工程（Ｓ２８：図４）が実施される。具体的には、たとえばＣＶＤ法により、表面保護電極７０を覆うようにパッシベーション膜９０が形成される。パッシベーション膜９０は、たとえば二酸化珪素からなる。以上により、上面素子形成工程（Ｓ２０：図２）が完了する。これにより、第１の主面１６ａおよび第１の主面１６ａと反対側の第２の主面１６ｂと有し、かつ第１の主面１６ａの最大径が１００ｍｍ以上である半導体基板１６が準備される。半導体基板１６は、ベース半導体基板１１と、上部素子構造１２とを含む。上部素子構造１２は、エピタキシャル層２０と、上部電極構造８０とを含む（図１１参照）。好ましくは、半導体基板１６は炭化珪素を含む。半導体基板１６を構成するベース半導体基板１１およびエピタキシャル層２０の少なくとも一方は、たとえばＧａＮまたはダイアモンドを含んでいてもよい。

【0055】

次に、保護テープ貼付工程（Ｓ３０：図２）が実施される。まず、保護テープとしての粘着テープ１が準備される。粘着テープ１は、第３の主面１ａと、第３の主面１ａと反対側の第４の主面１ｂとを有している。粘着テープ１は、たとえば、第３の主面１ａを構成する粘着部と、第４の主面１ｂを構成するベース部とを含んでいる。粘着部としては、たとえば、粘着性を有するアクリル粘着剤が使用可能である。ベース部としては、たとえばポリエステルなどの有機化合物が使用可能である。粘着部として、紫外線などのエネルギー線を照射することにより粘着力が低下する材料が用いられる。紫外線などのエネルギー線を照射することにより粘着力が低下する材料としては、たとえば紫外線硬化型樹脂が挙げられる。また、粘着部として、加熱されることにより粘着力が低下する材料が用いられても構わない。加熱されることにより粘着力が低下する材料としては、たとえば熱硬化型樹脂が挙げられる。

【0056】

次に、図１２および図１３を参照して、半導体基板１６の上部素子構造１２側の第１の主面１６ａが粘着テープ１の第３の主面１ａに貼り付けられることにより、半導体基板１６が粘着テープ１によって支持される。粘着テープ１の第３の主面１ａに上部素子構造１２側の第１の主面１６ａが接触するように半導体基板１６が粘着テープ１に貼り付けられる。以上のようにして、半導体基板１６の第１の主面１６ａが粘着テープ１の第３の主面１ａに固定される。なお、粘着テープ１の第３の主面１ａは、上部素子構造１２のパッシベーション膜９０に接し設けられてもよいし、表面保護電極７０に接して設けられてもよい。

【0057】

次に、裏面研削工程（Ｓ４０：図２）が実施される。具体的には、半導体基板１６が粘着テープ１にて支持されつつ、半導体基板１６のベース半導体基板１１側の第２の主面１６ｂが研削される。図１４を参照して、粘着テープ１の第４の主面１ｂが基板保持部１３に対向するようにして半導体基板１６が基板保持部１３に配置される。次に、研削部（図示しない）により半導体基板１６の第２の主面１６ｂが研削される。図１５を参照して、半導体基板１６の第２の主面１６ｂが研削されることで、ベース半導体基板１１が薄板化される。ベース半導体基板１１は、たとえば５００μｍの厚みから２００μｍの厚みにまで研削される。好ましくは、半導体基板１６は２００μｍ以下の厚みにまで研削される。半導体基板１６の第２の主面１６ｂを研削する工程では、半導体基板１６および粘着テープ１の各々が研削水に浸漬された状態で、半導体基板１６の第２の主面１６ｂが研削されてもよい。

【0058】

次に、炭化珪素半導体基板配置工程（Ｓ５０：図２）が実施される。具体的には、図２３を参照して、粘着テープ１の第３の主面１ａに固定された半導体基板１６が収容室３１内に配置される。収容室３１にはたとえば真空ポンプが接続されており、収容室３１内の気体を排気可能に設けられている。

【0059】

次に、第１の脱ガス加熱処理工程（Ｓ６０：図２）が実施される。第１の脱ガス加熱処理工程（Ｓ６０：図２）は、離間加熱処理工程（Ｓ６１：図３）と、接触加熱処理工程（Ｓ６２：図３）とを含んでいる。

【0060】

まず、離間加熱処理工程（Ｓ６１：図３）が実施される。図１６を参照して、粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の第３の主面１ａに固定された半導体基板１６が基板保持部３の基板保持面３ａに対向して配置される。基板保持部３は、半導体基板１６および粘着テープ１を昇温可能に設けられた加熱部３ｂを含む。加熱部３ｂを起動することにより、粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、半導体基板１６および粘着テープ１の温度を１００℃以上に保持しながら収容室３１が排気される。隙間ｔは、たとえば１ｍｍ程度である。好ましくは、隙間ｔは、０．５ｍｍ以上２．０ｍｍ以下程度に維持される。具体的には、粘着テープ１および半導体基板１６を、たとえば基板保持部３の内部に配置された加熱部３ｂによって１００℃以上に加熱しながら収容室３１を排気することにより、収容室３１内に存在する気体が排気される。好ましくは、収容室内のＨ₂Ｏ分圧は５×１０^-4Ｐａ以下まで低減され、より好ましくは１．５×１０^-4Ｐａ以下まで低減される。これにより、粘着テープ１に含まれている水が除去される。粘着テープ１および半導体基板１６の温度は１２０℃以上２００℃以下に保持されることが好ましく、１４０℃以上１８０℃以下に保持されることがより好ましく、１５０℃以上１７０℃以下に保持されることがさらに好ましい。

【0061】

次に、接触加熱処理工程（Ｓ６２：図３）が実施される。具体的には、図１７を参照して、粘着テープ１の第４の主面１ｂが基板保持部３の基板保持面３ａに接するように、粘着テープ１の第３の主面１ａに固定された半導体基板１６が基板保持部３の基板保持面３ａに対向して配置される。半導体基板１６は、粘着テープ１を介して基板保持部３の基板保持面３ａにたとえば静電吸着により固定される。離間加熱処理工程（Ｓ６１：図３）において、粘着テープ１の第３の主面１ａおよび半導体基板１６の第１の主面１６ａの間の水蒸気の大部分は抜けている。粘着テープ１を介して半導体基板１６を基板保持部３の基板保持面３ａに吸着させることにより、粘着テープ１が半導体基板１６および基板保持部３の両側からプレスされる。これにより、粘着テープ１の第３の主面１ａおよび半導体基板１６の第１の主面１６ａの間に残っていた水蒸気が粘着テープ１の第３の主面１ａおよび半導体基板１６の第１の主面１６ａの間から排出される。加熱部３ｂを起動することにより、粘着テープ１の第４の主面１ｂが基板保持部３の基板保持面３ａに吸着された状態で、半導体基板１６および粘着テープ１の温度を１００℃以上に保持しながら収容室３１が排気される。粘着テープ１および半導体基板１６を、たとえば基板保持部３の内部に配置された加熱部３ｂによって１００℃以上に加熱しながら収容室３１を排気することにより、収容室３１内に存在する気体が排気される。好ましくは、収容室内のＨ₂Ｏ分圧は５×１０^-4Ｐａ以下まで低減され、より好ましくは１．５×１０^-4Ｐａ以下まで低減される。粘着テープ１および半導体基板１６の温度は１２０℃以上２００℃以下に保持されることが好ましく、１４０℃以上１８０℃以下に保持されることがより好ましく、１５０℃以上１７０℃以下に保持されることがさらに好ましい。

【0062】

次に、炭化珪素半導体基板冷却工程（Ｓ７０：図２）が実施される。具体的には、半導体基板１６および粘着テープ１を１００℃以上に保持しながら収容室３１を排気する工程の後に、半導体基板１６および粘着テープ１の加熱を停止し、半導体基板１６および粘着テープ１の温度が１００℃以上の温度から室温にまで低減される。半導体基板１６および粘着テープ１は、冷却機構（図示せず）により強制的に冷却されてもよいし、自然冷却によって冷却されてもよい。

【0063】

次に、逆スパッタリング工程が実施されてもよい。逆スパッタリング工程では、半導体基板１６の第２の主面１６ｂの一部が除去される。具体的には、１０ＰａのＡｒ雰囲気下において、８００ＷのＲＦパワーを印加する条件で、半導体基板１６の第２の主面１６ｂに対して逆スパッタリングが実施される。

【0064】

次に、ドレイン電極を形成する工程が実施される。ドレイン電極を形成する工程は、金属層形成工程（Ｓ８０：図２）と、アニール工程（Ｓ９０：図２）とを含んでいる。まず、金属層形成工程（Ｓ８０：図２）が実施される。図１８を参照して、半導体基板１６が成膜装置３４の収容室３１から、収容室３１と連結部３３により連結して設けられている成膜室３２に移動する。なお、収容室３１、連結部３３および成膜室３２が排気された状態で半導体基板１６が収容室３１から連結部３３を通って成膜室３２へ移動することが好ましい。図２１を参照して、半導体基板１６が配置されている収容室３１または成膜室３２内のＨ₂Ｏ分圧は１×１０^-4Ｐａ以下まで低減される。半導体基板１６が粘着テープ１にて支持された状態で、半導体基板１６の第２の主面１６ｂ上に、たとえばＮｉＳｉからなる金属層１４が形成される。なお、金属層１４は、たとえばＴｉＡｌＳｉなどであっても構わない。金属層１４の形成は、好ましくはスパッタリング法により実施される。金属層１４の形成は蒸着法により実施されても構わない。好ましくは、半導体基板１６を冷却しながら金属層１４が形成される。金属層１４の面内膜厚分布は、好ましくは６％未満であり、より好ましくは５％以下であり、さらに好ましくは３．５％以下である。なお、金属層の面内膜厚分布とは、金属層の最大膜厚と最小膜厚との差を平均膜厚で除して計算した百分率値である。

【0065】

次に、アニール工程（Ｓ９０：図２）が実施される。半導体基板１６の第２の主面１６ｂに接して形成された金属層１４を加熱することにより、金属層１４が合金化してドレイン電極１５となる。たとえばレーザー照射を用いて金属層１４を局所的に加熱することにより、金属層１４の少なくとも一部がシリサイド化する。これにより、半導体基板１６のベース半導体基板１１とオーミック接合するドレイン電極１５が形成される。ドレイン電極１５の面内膜厚分布は、好ましくは６％未満であり、より好ましくは５％以下であり、さらに好ましくは３．５％以下である。金属層１４を加熱する方法としてレーザー照射を用いることにより、上記金属層１４に隣接する領域の温度上昇を抑制しつつ、上記金属層１４を局所的に加熱することがより容易になる。以上のように、半導体基板１６の第２の主面１６ｂ上にドレイン電極１５が形成される（図１９参照）。

【0066】

次に、第２の脱ガス加熱処理工程（Ｓ１００：図２）が実施されてもよい。第２の脱ガス加熱処理工程（Ｓ１００：図２）では、上述した離間加熱処理工程（Ｓ６１：図３）および接触加熱処理工程（Ｓ６２：図３）が実際される。上記アニール工程において、半導体基板１６が一旦真空状態から常圧の空気に晒されると、再び粘着テープ１に水が付着する場合がある。そのため、次の裏面保護電極形成工程前に第２の脱ガス加熱処理工程を実施することにより、粘着テープ１に再度付着した水を除去し、ドレイン電極１５と裏面保護電極１７との密着性を向上することができる。

【0067】

次に、裏面保護電極形成工程（Ｓ１１０：図２）が実施される。図２０を参照して、半導体基板１６が粘着テープ１によって支持された状態において、ドレイン電極１５に接する裏面保護電極１７が形成される。裏面保護電極１７は、たとえばＴｉ／Ｐｔ／Ａｕからなる。具体的には、まず、たとえばスパッタリングにより、Ｔｉ、ＴｉＮ、ＴｉＷまたはＮｉＣｒからなる第１電極層（図示しない）がドレイン電極１５上に接触するように形成される。次に、同様にスパッタリングにより、ＰｔまたはＮｉからなる第２電極層（図示しない）が第１電極層上に形成される。そして、同様にスパッタリングにより、ＡｕまたはＡｇからなる第３電極層（図示しない）が第２電極層上に形成される。このようにして、上記電極層の積層構造を有する裏面保護電極１７がドレイン電極１５上に形成される。

【0068】

次に、保護テープ剥離工程（Ｓ１２０：図２）が実施される。具体的には、半導体基板１６の第１の主面１６ａに貼り付けられている保護テープとしての粘着テープ１が剥離される。次に、ダイシングテープ貼付工程（Ｓ１３０：図２）が実施される。具体的には、ドレイン電極１５が配置されている側とは反対側の裏面保護電極１７の表面を覆うように新しい粘着テープ１が貼り付けられる。次に、ダイシング工程（Ｓ１４０：図２）が実施される。半導体基板１６が粘着テープ１にて支持された状態で、半導体基板１６が厚み方向に切断され、複数個のＭＯＳＦＥＴ１００が得られる。半導体基板１６の切断は、たとえばレーザーダイシングやスクライブにより実施されてもよい。

【0069】

なお、上記実施の形態において、ｎ型とｐ型とが入れ替えられた構成のＭＯＳＦＥＴが製造されてもよい。また上記においては、半導体装置の一例として、プレーナ型のＭＯＳＦＥＴについて説明したがこれに限られない。半導体装置は、たとえばトレンチ型のＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポ-ラトランジスタ）などであっても構わない。

【0070】

次に、本実施の形態に係るＭＯＳＦＥＴの製造方法の作用効果について説明する。
本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、粘着テープ１の第３の主面１ａに固定された半導体基板１６が収容室３１内に配置され、かつ粘着テープ１の温度を１００℃以上に保持しながら収容室３１が排気される。これにより、粘着テープ１に含有または付着している水分が蒸発して水蒸気になり、当該水蒸気が収容室３１から排気されることにより、半導体基板１６周辺の水蒸気は除去される。そのため、当該水蒸気により半導体基板１６上に形成されるドレイン電極１５が酸化されることを抑制することができる。結果として、半導体基板１６とドレイン電極１５との接触抵抗を低減することができる。また、収容室３１を排気する工程では、粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１が排気される。そのため、半導体基板１６を大きく変形させることなく水蒸気を半導体基板１６の第１の主面１６ａおよび粘着テープ１の第３の主面１ａの間から排出することができる。結果として、半導体基板１６の割れが発生することを抑制することができる。

【0071】

また本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、収容室３１を排気する工程は、粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程後、粘着テープ１の第４の主面１ｂを基板保持部３に接触させた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程を含む。これにより、粘着テープ１が半導体基板１６に押されながら加熱されるので、半導体基板１６の第１の主面１６ａおよび粘着テープ１の第３の主面１ａの間に残っていた水蒸気を効果的に除去することができる。

【0072】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、基板保持部３は、半導体基板１６および粘着テープ１を昇温可能に設けられた加熱部３ｂを含む。粘着テープ１の第４の主面１ｂと、基板保持部３との間に隙間を設けた状態で、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程において、隙間ｔは０．５ｍｍ以上２．０ｍｍ以下に維持される。当該隙間ｔが０．５ｍｍ以上であれば、粘着テープ１が十分に変形するので、半導体基板１６の第１の主面１６ａおよび粘着テープ１の第３の主面１ａの水分を効果的に除去することができる。また当該隙間ｔが２．０ｍｍ以下であれば、粘着テープ１および半導体基板１６の各々の温度を、水を蒸発可能な温度にまで上昇させることができる。

【0073】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、半導体基板１６の第１の主面１６ａを粘着テープ１の第３の主面１ａに固定する工程後、粘着テープ１の温度を１００℃以上に保持しながら収容室３１を排気する工程前に、半導体基板１６の第２の主面１６ｂを研削する工程をさらに備える。これにより、半導体基板１６を所望の厚みにまで低減することができる。

【0074】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、半導体基板１６の第２の主面１６ｂを研削する工程では、半導体基板１６の厚みが２００μｍ以下になるまで半導体基板１６が研削される。半導体基板１６の厚みが小さくなると、半導体基板１６が特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、厚みが２００μｍ以下と非常に薄い半導体基板１６に対して、特に効果的に半導体基板１６の割れの発生を抑制することができる。

【0075】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、収容室３１を排気する工程において、収容室３１内のＨ₂Ｏ分圧は５×１０^-4Ｐａ以下まで低減される。これにより、効率的に収容室３１内の水蒸気を除去することができる。

【0076】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、収容室３１を排気する工程において、粘着テープ１の温度は１２０℃以上２００℃以下に保持される。粘着テープ１の温度を１２０℃以上にすることにより効率的に粘着テープに含まれている水を除去することができる。また、粘着テープ１の温度を２００℃以下にすることにより、粘着テープの変質を防止することができる。

【0077】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、半導体基板は炭化珪素を含む。炭化珪素は珪素よりも硬くて脆い材料であり、厚みが小さくなると特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、硬くて脆い炭化珪素を含む半導体基板１６に対して、特に効果的に半導体基板１６の割れの発生を抑制することができる。

【0078】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、ドレイン電極１５を形成する工程は、半導体基板１６上に金属層１４を形成する工程と、金属層１４をアニールする工程とを含む。これにより、金属層１４が合金化して半導体基板１６とドレイン電極１５との接触抵抗を低減することができる。

【0079】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、金属層１４を形成する工程において、収容室３１のＨ₂Ｏ分圧は１×１０^-4Ｐａ以下まで低減される。これにより、効率的に収容室３１内の水蒸気を除去することができる。

【0080】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、金属層１４を形成する工程は、スパッタリング法により行われる。これにより、金属層１４を精度よく作製することができる。

【0081】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、金属層１４を形成する工程では、半導体基板１６を冷却しながら金属層１４が形成される。これにより、半導体基板１６が固定されている粘着テープ１が冷却されるために、粘着テープ１から水蒸気が発生することを抑制することができる。

【0082】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、金属層１４を形成する工程は、半導体基板１６が収容室３１と連結して設けられている成膜室３２へ搬送される工程と、成膜室３２において半導体基板１６上に金属層１４が形成される工程とを含む。成膜室３２と収容室３１とを分離することで、より確実に、粘着テープ１から発生した水蒸気によって金属層１４が酸化することを抑制することができる。

【0083】

さらに本実施の形態に係るＭＯＳＦＥＴ１００の製造方法によれば、金属層１４を形成する工程では、面内膜厚分布が６％未満である金属層１４が形成される。面内膜厚分布の小さい金属層１４を形成することにより、接触抵抗のばらつきを低減し、半導体装置の歩留まりを向上させることが出来る。

【実施例】

【0084】

本実施例では、基板保持部３としてのステージ３および粘着テープ１の隙間ｔと、半導体基板１６の第２の主面１６ｂの温度との関係を調査した。

【0085】

まず、図１６を参照して、粘着テープ１の第４の主面１ｂと、基板保持部３としてのステージ３との間に隙間を設けた状態で、粘着テープ１の第３の主面１ａに固定された半導体基板１６を、ステージ３の基板保持面３ａに対向して配置した。加熱部３ｂを起動することにより、粘着テープ１の第３の主面１ａに固定されている半導体基板１６を加熱した。基板保持部３としてのステージ３の基板保持面３ａと、粘着テープ１の第４の主面１ｂとの隙間ｔを、１．０ｍｍ、１．５ｍｍおよび２．０ｍｍとした。上記各隙間を隔てた状態で、半導体基板１６の第２の主面１６ｂの温度を測定した。半導体基板１６の第２の主面１６ｂの温度は、１分おきに１０分間測定された。

【0086】

図２４を参照して、半導体基板１６の第２の主面１６ｂの温度と半導体基板１６の加熱時間との関係について説明する。当該隙間ｔが１．０ｍｍの場合、加熱時間が１分間、２分間、３分間および４分間で、半導体基板１６の温度が９０℃、１１８℃、１３５℃および１４０℃となった。加熱時間が４分間以降は、半導体基板１６の温度は１４０℃と一定であった。当該隙間ｔが１．５ｍｍの場合、加熱時間が１分間、２分間、３分間および４分間で、半導体基板１６の温度が８５℃、１１５℃、１２３℃および１２９℃となった。加熱時間が５分間以降は、半導体基板１６の温度は１３０℃と一定であった。当該隙間ｔが２．０ｍｍの場合、加熱時間が１分間、２分間、３分間および４分間で、半導体基板１６の温度が８０℃、１１３℃、１２２℃および１３０℃となった。加熱時間が４分間以降は、半導体基板１６の温度は１３０℃と一定であった。

【0087】

以上の結果より、基板保持部３としてのステージ３と、粘着テープ１の第４の主面１ｂとの隙間ｔが１．０ｍｍの場合は、当該隙間ｔが１．５ｍｍおよび２．０ｍｍの場合と比較して、半導体基板１６の温度が早く上昇し、かつ最終的な温度も高かった。基板保持部３としてのステージ３と、粘着テープ１の第４の主面１ｂとの隙間ｔが１．５ｍｍの場合は、当該隙間ｔが２．０ｍｍの場合と比較して、半導体基板１６の温度は急速に上昇するが、最終的な温度は当該隙間ｔが２．０ｍｍの場合と同等であった。

【0088】

今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0089】

１ 粘着テープ
１ａ 第３の主面
１ｂ 第４の主面
３ 基板保持部（ステージ）
３ａ 基板保持面
３ｂ 加熱部
１０ 基板（炭化珪素基板）
１０ａ 表面
１０ｂ 裏面
１１ ベース半導体基板
１２ 上部素子構造
１３ 基板保持部
１４ 金属層
１５ 電極（ドレイン電極）
１６ 半導体基板
１６ａ 第１の主面
１６ｂ 第２の主面
１７ 裏面保護電極
２０ エピタキシャル層
２１ ドリフト領域
２２ ボディ領域
２３ ソース領域
２４ コンタクト領域
３０ ゲート酸化膜
３１ 収容室
３２ 成膜室
３３ 連結部
３４ 成膜装置
４０ ゲート電極
５０ ソース電極
６０ 層間絶縁膜
７０ 表面保護電極
８０ 上部電極構造
９０ パッシベーション膜
１００ 半導体装置（ＭＯＳＦＥＴ）
Ｇ ガス
ｔ 隙間

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】