特許 6222702 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6222702

(24)【登録日】2017年10月13日

(45)【発行日】2017年11月1日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20171023BHJP

   H01L 29/739 20060101ALI20171023BHJP

   H01L 29/861 20060101ALI20171023BHJP

   H01L 29/868 20060101ALI20171023BHJP

   H01L 29/872 20060101ALI20171023BHJP

【ＦＩ】

   H01L29/78 655F

   H01L29/78 657D

   H01L29/78 653A

   H01L29/91 C

   H01L29/86 301F

   H01L29/78 652H

【請求項の数】12

【全頁数】19

(21)【出願番号】特願2014-185432(P2014-185432)

(22)【出願日】2014年9月11日

(65)【公開番号】特開2016-58636(P2016-58636A)

(43)【公開日】2016年4月21日

【審査請求日】2016年8月23日

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(72)【発明者】

【氏名】小倉 常雄

(72)【発明者】

【氏名】三須 伸一郎

(72)【発明者】

【氏名】末代 知子

【審査官】 小川 将之

(56)【参考文献】

【文献】 国際公開第２０１３／０３０９４３（ＷＯ，Ａ１）

【文献】 特開２００９−１７０６７０（ＪＰ，Ａ）

【文献】 特開２０１３−１４５８５１（ＪＰ，Ａ）

【文献】 特開２０１４−１０３３７６（ＪＰ，Ａ）

【文献】 特開２０１３−１５２９９６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７３９

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／８７２

(57)【特許請求の範囲】

【請求項1】

第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域と前記第１電極との間に設けられた第２導電形の第２半導体領域と、前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第３半導体領域と、前記第３半導体領域と前記第２電極との間に設けられた第１導電形の第４半導体領域と、前記第１半導体領域、前記第３半導体領域、および前記第４半導体領域内に、第１絶縁膜を介して設けられた第３電極と、を有する第１素子領域と、
前記第１半導体領域と前記第１電極との間に設けられ、前記第１半導体領域よりも不純物濃度が高い第１導電形の第５半導体領域と、前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第６半導体領域と、を有する第２素子領域と、
前記第１半導体領域と前記第２電極との間に設けられ、前記第２電極に接する第２導電形の第７半導体領域と、を有し、前記第１素子領域と前記第２素子領域の間に位置する分離領域と、
を備え、
前記第２電極と、前記第１半導体領域と前記第３半導体領域の境界との第１距離は、前記第２電極と、前記第１半導体領域と前記第７半導体領域の境界との第２距離よりも長く、
前記第１距離は、前記第２電極から前記第１電極に向けた方向の前記第１素子領域における距離であり、前記第２距離は、前記第２電極から前記第１電極に向けた方向の前記分離領域における距離である、半導体装置。

【請求項2】

前記第２電極と前記第６半導体領域との間に設けられ、前記第６半導体領域よりも不純物濃度が高い第２導電形の第８半導体領域をさらに有する請求項１に記載の半導体装置。

【請求項3】

前記第２電極と前記第７半導体領域との間に設けられ、前記第７半導体領域よりも不純物濃度が高い第２導電形の第９半導体領域をさらに有する請求項１または２に記載の半導体装置。

【請求項4】

前記分離領域は、前記第１半導体領域と前記第１電極との間に、前記第１半導体領域よりも不純物濃度が高い第１導電形の第１０半導体領域をさらに有する請求項１〜３のいずれか１つに記載の半導体装置。

【請求項5】

前記分離領域は、前記第１半導体領域と前記第１電極との間に、第２導電形の第１１半導体領域をさらに有する請求項１〜３のいずれか１つに記載の半導体装置。

【請求項6】

前記第２電極に接する第１接続領域をさらに有し、
前記第１接続領域は、第２絶縁膜を介して前記第１半導体領域および前記第６半導体領域に接している請求項１〜５のいずれか１つに記載の半導体装置。

【請求項7】

前記第２電極に接する第２絶縁膜をさらに有し、
前記第２絶縁膜は、前記第１半導体領域および前記第６半導体領域に接している請求項１〜５のいずれか１つに記載の半導体装置。

【請求項8】

前記第２絶縁膜の中に、第４電極をさらに有し、
前記第４電極の電位は浮遊している請求項７に記載の半導体装置。

【請求項9】

前記第２電極に接する第２接続領域をさらに有し、
前記第２接続領域は、第３絶縁膜を介して前記第１半導体領域および前記第７半導体領域に接している請求項１〜８のいずれか１つに記載の半導体装置。

【請求項10】

前記第２電極に接する第３絶縁膜をさらに有し、
前記第３絶縁膜は、前記第１半導体領域および前記第７半導体領域に接している請求項１〜５のいずれか１つに記載の半導体装置。

【請求項11】

前記第３絶縁膜の中に、第５電極をさらに有し、
前記第５電極の電位は浮遊している請求項１０に記載の半導体装置。

【請求項12】

前記第７半導体領域の不純物濃度は、前記第６半導体領域の不純物濃度よりも低い請求項１〜１１のいずれか１つに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置に関する。

【背景技術】

【0002】

ＩＧＢＴとダイオードとを兼ね備えた半導体装置として、逆導通型のＩＧＢＴ（Insulated Gate Bipolar Transistor）がある。逆導通型のＩＧＢＴでは、ｐ形コレクタ領域の一部がｎ形領域に置き換えられ、このｎ形領域がダイオードのカソード領域として機能する。

【0003】

しかし、逆導通型のＩＧＢＴにおいては、ＩＧＢＴのｐ形ベース領域に導入された不純物元素によって正孔の注入が多くなるため、ダイオードの高速スイッチング化が難しくなる場合がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第５０８３４６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、スイッチング速度の向上を可能にする半導体装置を提供することである。

【課題を解決するための手段】

【0006】

実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた第１導電形の第１半導体領域と、前記第１半導体領域と前記第１電極との間に設けられた第２導電形の第２半導体領域と、前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第３半導体領域と、前記第３半導体領域と前記第２電極との間に設けられた第１導電形の第４半導体領域と、前記第１半導体領域、前記第３半導体領域、および前記第４半導体領域内に、第１絶縁膜を介して設けられた第３電極と、を有する第１素子領域と、前記第１半導体領域と前記第１電極との間に設けられ、前記第１半導体領域よりも不純物濃度が高い第１導電形の第５半導体領域と、前記第１半導体領域と前記第２電極との間に設けられた第２導電形の第６半導体領域と、を有する第２素子領域と、前記第１半導体領域と前記第２電極との間に設けられ、前記第２電極に接する第２導電形の第７半導体領域と、を有し、前記第１素子領域と前記第２素子領域の間に位置する分離領域と、を備える。前記第２電極と、前記第１半導体領域と前記第３半導体領域の境界との第１距離は、前記第２電極と、前記第１半導体領域と前記第７半導体領域の境界との第２距離よりも長い。前記第１距離は、前記第２電極から前記第１電極に向けた方向の前記第１素子領域における距離であり、前記第２距離は、前記第２電極から前記第１電極に向けた方向の前記分離領域における距離である。

【図面の簡単な説明】

【0007】

【図1】図１（ａ）は、第１実施形態に係る半導体装置を表す模式的断面図であり、図１（ｂ）は、第１実施形態に係る半導体装置を表す模式的平面図である。

【図2】図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置のオン状態を表す模式的断面図である。

【図3】図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のＦＷＤ領域のリカバリー状態を表す模式的断面図である。

【図4】図４（ａ）および図４（ｂ）は、第１参考例に係る半導体装置の作用を表す模式的断面図である。

【図5】図５（ａ）および図５（ｂ）は、第２参考例に係る半導体装置の作用を表す模式的断面図である。

【図6】図６（ａ）および図６（ｂ）は、第１実施形態に係る半導体装置の作用を表す模式的断面図である。

【図7】図７（ａ）は、半導体装置内のリカバリー時におけるキャリア密度のシミュレーション結果の一例を表すグラフであり、図７（ｂ）〜図７（ｄ）は、図７（ａ）に表されたシミュレーションに用いられた半導体装置のモデルである。

【図8】図８は、第２実施形態に係る半導体装置を表す模式的断面図である。

【図9】図９は、第３実施形態に係る半導体装置を表す模式的断面図である。

【図10】図１０は、第４実施形態に係る半導体装置を表す模式的断面図である。

【図11】図１１は、第５実施形態に係る半導体装置を表す模式的断面図である。

【図12】図１２は、第６実施形態に係る半導体装置を表す模式的断面図である。

【図13】図１３は、第７実施形態に係る半導体装置を表す模式的断面図である。

【発明を実施するための形態】

【0008】

以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。また、実施形態では、特に断らない限り、ｎ^＋形、ｎ形、ｎ⁻形の順でｎ形（第１導電形）の不純物濃度が低くなることを表す。また、ｐ^＋形、ｐ形の順でｐ形（第２導電形）の不純物濃度が低くなることを表す。

【0009】

（第１実施形態）
図１（ａ）は、第１実施形態に係る半導体装置を表す模式的断面図であり、図１（ｂ）は、第１実施形態に係る半導体装置を表す模式的平面図である。

【0010】

図１（ａ）には、図１（ｂ）のＡ−Ａ’線断面が表され、図１（ｂ）には、図１（ａ）のＢ−Ｂ’線断面を上面視した状態が表されている。また、以下に表す図には、半導体装置の方向を表すために三次元座標（ＸＹＺ座標系）を導入している。

【0011】

第１実施形態に係る半導体装置１は、上下電極構造の半導体装置である。半導体装置１は、電極１０（第１電極）と、電極１１（第２電極）と、ＩＧＢＴ領域１０１（第１素子領域）と、ＦＷＤ（Free Wheeling Diode）領域１０２（第２素子領域）と、分離領域１０３と、を備える。半導体装置１においては、トランジスタとしてのＩＧＢＴ領域１０１と還流ダイオードとしてのＦＷＤ領域１０２とが直接、接続せず、これら領域の間に分離領域１０３が設けられている。

【0012】

半導体装置１においては、電極１０と電極１１との間に、ｎ⁻形の半導体領域２１とｎ形の半導体領域２２とが設けられている。ｎ形の半導体領域２２は、電極１０とｎ⁻形の半導体領域２１との間に位置している。半導体領域２２の不純物濃度は、半導体領域２１の不純物濃度よりも高い。

【0013】

半導体領域２１は、ＩＧＢＴ領域１０１とＦＷＤ領域１０２と分離領域１０３とのそれぞれに共有して配置されている。半導体領域２１は、ＩＧＢＴ領域１０１に設けられた部分２１ａと、ＦＷＤ領域１０２に設けられた部分２１ｂと、分離領域１０３に設けられた部分２１ｃと、を有している。

【0014】

半導体領域２２は、ＩＧＢＴ領域１０１とＦＷＤ領域１０２と分離領域１０３とのそれぞれに共有して配置されている。半導体領域２２は、ＩＧＢＴ領域１０１に設けられた部分２２ａと、ＦＷＤ領域１０２に設けられた部分２２ｂと、分離領域１０３に設けられた部分２２ｃと、を有している。実施形態では、同じ導電形の半導体領域２１と半導体領域２２とをあわせて半導体領域２０（第１半導体領域）としている。

【0015】

従って、半導体領域２１の部分２１ａおよび半導体領域２２の部分２２ａは、半導体領域２０の第１部分２０ａとしている。半導体領域２１の部分２１ｂおよび半導体領域２２の部分２２ｂは、半導体領域２０の第２部分２０ｂとしている。半導体領域２１の部分２１ｃおよび半導体領域２２の部分２２ｃは、半導体領域２０の第３部分２０ｃとしている。

【0016】

まず、ＩＧＢＴ領域１０１について説明する。
ＩＧＢＴ領域１０１においては、半導体領域２０の第１部分２０ａと電極１０との間にｐ^＋形のコレクタ領域２５（第２半導体領域）が設けられている。コレクタ領域２５は、電極１０に接している。

【0017】

半導体領域２０の第１部分２０ａと電極１１との間には、ｐ形のベース領域３０（第３半導体領域）が設けられている。ベース領域３０と電極１１との間には、ｎ^＋形のエミッタ領域４０（第４半導体領域）が選択的に設けられている。エミッタ領域４０は、Ｘ方向に延在している。ベース領域３０およびエミッタ領域４０は、電極１１に接している。

【0018】

また、ＩＧＢＴ領域１０１では、半導体領域２１の部分２１ａをｎ⁻形のベース領域２１ａ、半導体領域２２の部分２２ａをｎ形のバッファ領域２２ａ、電極１０をコレクタ電極１０、電極１１をエミッタ電極１１と読み替えてもよい。

【0019】

また、半導体領域２０の第１部分２０ａ、ベース領域３０、およびエミッタ領域４０には、ゲート絶縁膜５１（第１絶縁膜）を介してゲート電極５０（第３電極）が接している。ゲート電極５０は、電極１１の側から電極１０の側に延在し、Ｘ方向に延在している。複数のゲート電極５０のそれぞれは、Ｙ方向に並んでいる。図１（ａ）に表すゲート電極５０の構造は、所謂トレンチゲート型構造であるが、その構造はプレーナ型であってもよい。

【0020】

このように、ＩＧＢＴ領域１０１においては、エミッタ電極、ｎ^＋形エミッタ領域、ｐ形ベース領域、ｎ形ベース領域、ｐ^＋形コレクタ領域、コレクタ電極、およびゲート電極を備えたＩＧＢＴが設けられている。

【0021】

次に、ＦＷＤ領域１０２について説明する。
ＦＷＤ領域１０２においては、電極１０と電極１１との間に半導体領域２０の第２部分２０ｂが設けられている。半導体領域２０の第２部分２０ｂと電極１０との間には、ｎ^＋形のカソード領域２６（第５半導体領域）が設けられている。カソード領域２６は、電極１０に接している。カソード領域２６は、電極１０にオーミック接触をしている。カソード領域２６の不純物濃度は、半導体領域２０の不純物濃度よりも高い。

【0022】

半導体領域２０の第２部分２０ｂと電極１１との間には、ｐ形のアノード領域３１（第６半導体領域）が設けられている。アノード領域３１は、電極１１に接している。アノード領域３１は、電極１１に、ショットキー接触をしているか、あるいは低抵抗性接触をしている。

【0023】

電極１１とアノード領域３１との間には、ｐ^＋形のアノード領域３２（第８半導体領域）が選択的に設けられている。アノード領域３２は、Ｘ方向に延在している。複数のアノード領域３２のそれぞれは、Ｙ方向に並んでいる。アノード領域３２は、電極１１に接している。アノード領域３２は、電極１１にオーミック接触をしている。アノード領域３２の不純物濃度は、アノード領域３１の不純物濃度よりも高い。なお、アノード領域３２については、半導体装置１から取り除いてもよい。例えば、図１（ａ）、（ｂ）に表す構造からアノード領域３２を取り除いた構造も実施形態に含まれる。

【0024】

また、ＦＷＤ領域１０２においては、半導体領域２２の部分２２ｂをｎ形カソード領域２２ｂ、半導体領域２１の部分２１ｂを真性領域（intrinsic領域）２１ｂ、電極１０をカソード電極１０、電極１１をアノード電極１１と読み替えてもよい。

【0025】

また、ＦＷＤ領域１０２においては、電極１１に接する接続領域５２（第１接続領域）が設けられている。接続領域５２は、絶縁膜５３（第２絶縁膜）を介して、半導体領域２０の第２部分２０ｂ、アノード領域３１、およびアノード領域３２に接している。接続領域５２は、電極１１の側から電極１０の側に延在し、Ｘ方向に延在している。複数の接続領域５２のそれぞれは、Ｙ方向に並んでいる。

【0026】

このように、ＦＷＤ領域１０２においては、アノード電極、アノード領域、真性領域、カソード領域、およびカソード電極を備えたＰＩＮダイオードが設けられている。

【0027】

次に、分離領域１０３について説明する。
分離領域１０３においては、電極１０と電極１１との間に半導体領域２０の第３部分２０ｃが設けられている。半導体領域２０の第３部分２０ｃは、半導体領域２０の第１部分２０ａと半導体領域２０の第２部分２０ｂとによって挟まれている。半導体領域２０の第３部分２０ｃは、電極１０に接している。例えば、半導体領域２０中の部分２２ｃは、電極１０に、ショットキー接触をしているか、あるいは低抵抗性接触をしている。

【0028】

また、分離領域１０３においては、半導体領域２０の第３部分２０ｃと電極１１との間に、ｐ形の半導体領域３５（第７半導体領域）が設けられている。半導体領域３５は、電極１１に接している。半導体領域３５は、電極１１に、ショットキー接触をしているか、あるいは低抵抗性接触をしている。半導体領域３５の不純物濃度は、アノード領域３１の不純物濃度より低くてもよく、半導体領域３５の不純物濃度は、アノード領域３１の不純物濃度と同じであってもよい。また、半導体領域３５およびアノード領域３１の不純物濃度は、ベース領域３０の不純物濃度よりも低い。

【0029】

また、分離領域１０３においては、電極１１に接する接続領域５４（第２接続領域）が設けられている。接続領域５４は、絶縁膜５５（第３絶縁膜）を介して半導体領域２０の第３部分２０ｃおよび半導体領域３５に接している。接続領域５４は、電極１１の側から電極１０の側に延在し、Ｘ方向に延在している。

【0030】

半導体装置１においては、Ｙ方向に並ぶ接続領域５４、絶縁膜５５、および半導体領域３５の組の幅と、コレクタ領域２５とカソード領域２６とによって挟まれた半導体領域２２の部分２２ｃのＹ方向における幅と、が略同じになっている。

【0031】

電極１０と電極１１との間に設けられた複数の半導体領域のそれぞれの主成分は、例えば、ケイ素（Ｓｉ）である。複数の半導体領域のそれぞれの主成分は、シリコン炭化物（ＳｉＣ）、窒化ガリウム（ＧａＮ）等であってもよい。ｎ^＋形、ｎ形、ｎ⁻形等の導電形の不純物元素としては、例えば、リン（Ｐ）、ヒ素（Ａｓ）等が適用される。ｐ^＋形、ｐ形等の導電形の不純物元素としては、例えば、ホウ素（Ｂ）等が適用される。また、半導体装置１において、ｐ形とｎ形の導電形を入れ替えても同様な効果が得られる。

【0032】

電極１０の材料および電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）等の群から選ばれる少なくとも１つを含む金属である。ゲート電極５０、接続領域５２、５４の材料は、例えば、ポリシリコンを含む。また、絶縁膜の材料は、例えば、シリコン酸化物、シリコン窒化物等を含む。

【0033】

第１実施形態に係る半導体装置１の作用について説明する。
まず、半導体装置１の中から、ＩＧＢＴ領域１０１とＦＷＤ領域１０２との作用について説明する。

【0034】

図２（ａ）および図２（ｂ）は、第１実施形態に係る半導体装置のオン状態を表す模式的断面図である。

【0035】

図２（ａ）には、ＩＧＢＴ領域１０１のオン状態の様子が表され、図２（ｂ）には、ＦＷＤ領域１０２のオン状態の様子が表されている。なお、図２（ａ）、（ｂ）では、半導体装置１がインバータ回路等に組み込まれた場合を想定している。

【0036】

まず、ＩＧＢＴ領域１０１の作用を説明する（図２（ａ））。
電極１１（エミッタ電極）よりも電極１０（コレクタ電極）に高い電位を印加し、ゲート電極５０に閾値電位（Ｖｔｈ）以上の電位を供給する。この場合、ゲート絶縁膜５１に沿ってベース領域３０にチャネル領域が形成され、ＩＧＢＴがオン状態になる。つまり、エミッタ領域４０から、チャネル領域、ベース領域２１ａ、バッファ領域２２ａ、コレクタ領域２５の順に電子電流（ｅ）が流れるとともに、コレクタ領域２５からバッファ領域２２ａ、ベース領域２１ａ、ベース領域３０の順に正孔電流（ｈ）が流れる。

【0037】

なお、電極１１よりも電極１０に高い電位が印加されているときは、ＦＷＤ領域１０２のＰＩＮダイオードにとっては逆方向バイアスの電圧が印加されている。これにより、ＦＷＤ領域１０２には電流が流れない。

【0038】

ＦＷＤ領域１０２の作用を説明する（図２（ｂ））。
一般にＩＧＢＴがオンになる直前には、ＦＷＤ領域１０２のＰＩＮダイオード内に回生電流が流れる。すなわち、ＰＩＮダイオードは還流ダイオードとして作用する。還流ダイオードが作用している間は、一時的にカソード・アノード間に順方向バイアス電圧が印加されている。

【0039】

ここで、カソード領域２６は、電極１０（カソード電極）にオーミック接触をしている。従って、電子電流（ｅ）は、カソード領域２６から半導体領域２０の第２部分２０ｂを経由してアノード領域３１に到達する。

【0040】

例えば、ｐ形のアノード領域３１は、アノード電極１１に抵抗性接触あるいはショットキー接触をしている。ｐ形のアノード領域３１がアノード電極１１にショットキー接触をしている場合は、アノード領域３１とアノード電極１１（アノード電極）との間は、正孔にとってはエネルギー障壁となるが、電子にとってはエネルギー障壁とはなっていない。

【0041】

従って、電子は、カソード領域２６から半導体領域２０の第２部分２０ｂ、およびアノード領域３１を経由して電極１１（アノード電極）に流れ込む。これにより、カソード・アノード間には、電子電流（ｅ）が形成される。

【0042】

但し、電子にとっては、ｐ形高濃度領域であるアノード領域３２と、ｐ形低濃度層であるアノード領域３１との間がエネルギー障壁となる。従って、アノード領域３２の直下のアノード領域３１にまで流れた電子は、アノード領域３２には流れ込み難くなる。

【0043】

これにより、電子は、カソード側からアノード側の方向に流れた後、アノード領域３２付近にまで到達すると、その後はアノード領域３２の下方において横方向、すなわち、Ｙ方向に対して略平行な方向に移動する。

【0044】

この電子の移動により、電極１１（アノード電極）に接触したアノード領域３２は正極になり、アノード領域３２の下方に位置するアノード領域３１は、アノード領域３２に対して負極になる。

【0045】

この正極と負極とのバイアスによって、アノード領域３２の下方においては、アノード領域３１とアノード領域３２との間の正孔に対するエネルギー障壁が低くなる。これにより、アノード領域３２からアノード領域３１に正孔が注入される。この注入された正孔により正孔電流（ｈ）が形成される。

【0046】

正孔電流（ｈ）は、アノード領域３２のＹ方向における幅、もしくはアノード領域３２と電極１１（アノード電極）との接触面積が大きくなるほど増大する。換言すれば、その幅もしくはその接触面積によって、アノード側からの正孔の注入量が調整される。

【0047】

このように、ＦＷＤ領域１０２では、オン状態でアノード側からカソード側に正孔が流れ、カソード側からアノード側に電子が流れる。ここで、アノード側では、高濃度のアノード領域３２から正孔が注入するものの、低濃度のアノード領域３１からは正孔の注入量が少なく、アノード領域３１は、電子の排出に主として寄与する。これにより、ＦＷＤ領域１０２のＰＩＮダイオードにおいては、そのリカバリー速度が高速化する。

【0048】

特に、ＦＷＤ領域１０２では、Ｙ方向においてアノード領域３２が設けられている領域と、アノード領域３２が設けられていない領域とがある。これにより、アノード領域３２と電極１１（アノード電極）との接触面積が減少する。これにより、ＦＷＤ領域１０２では、アノード側からの正孔の注入量が抑制されて、そのリカバリー速度が高速になる。

【0049】

図３（ａ）および図３（ｂ）は、第１実施形態に係る半導体装置のＦＷＤ領域のリカバリー状態を表す模式的断面図である。

【0050】

ＦＷＤ領域１０２がリカバリー状態にあるときは、ＩＧＢＴはオフ状態である。

【0051】

図３（ａ）には、アノード・カソード間の電圧が逆方向バイアスとなった状態が表されている。つまり、電極１１（アノード電極）が負極、電極１０（カソード電極）が正極となるように、カソード・アノード間に電圧が印加されている。

【0052】

アノード・カソード間に順方向バイアスが印加されていた状態から、アノード・カソード間に逆方向バイアスが印加されると、半導体領域２０の第２部分２０ｂに存在する正孔は、電極１１（アノード電極）の側に移動する。また、半導体領域２０の第２部分２０ｂに存在する電子は電極１０（カソード電極）の側に移動する。

【0053】

逆方向バイアス印加時には、電子は、カソード領域２６を経由して電極１０（カソード電極）に流れ込み、正孔は、アノード領域３２を経由して電極１１（アノード電極）に流れ込む。

【0054】

リカバリー時に、電子電流（ｅ）が電極１０（カソード電極）に流れ、正孔電流（ｈ）が電極１１（アノード電極）に流れている間は、アノード領域３１と半導体領域２０の第２部分２０ｂとの接合部を起点にして、空乏層が半導体領域２０の第２部分２０ｂおよびアノード領域３１に拡がる。これにより、ＦＷＤ領域１０２における電極１１（アノード電極）と電極１０（カソード電極）との間の導通がしだいに遮断される。

【0055】

但し、ＰＩＮダイオードにおいては、一般的にリカバリー時にｐｎ接合部のいずれかの箇所で電界集中が起こり、アバランシェが引き起こされる場合がある。第１実施形態では、このアバランシェによって引き起こされる弊害を抑制し、リカバリー時の安全動作領域を拡大している。

【0056】

図３（ｂ）に、ＦＷＤ領域１０２のリカバリー状態を示す。
例えば、接続領域５２と絶縁膜５３とを合わせてトレンチ領域とした場合、ＦＷＤ領域１０２は、このトレンチ領域の下端において、トレンチ領域と半導体領域２０の第２部分２０ｂとの接合部が急峻に曲がる角部１３を有している。この角部１３にはリカバリー時に電界が集中し易くなる。これにより、角部１３の付近でアバランシェが起き易くなる。アバランシェによって発生した正孔の流れをアバランシェ電流（ｈ）とする。

【0057】

ここで、アノード領域３２は、絶縁膜５３に接している。つまり、アノード領域３２は、角部１３の直上近傍に位置しているため、アバランシェによって発生した正孔は、アノード領域３２を経由して電極１１（アノード電極）に排出される。

【0058】

また、角部１３は、ＦＷＤ領域１０２に複数、設けられている。ＦＷＤ領域１０２においては、複数の角部１３のそれぞれでアバランシェが起き易くなるため、アバランシェが起きる箇所が分散される。従って、アバランシェ電流も複数の角部１３のそれぞれによって分散される。そして、アバランシェ電流は複数のアノード領域３２のそれぞれを経由して電極１１（アノード電極）に排出される。これにより、リカバリー時の半導体装置１の破壊耐量は増加する。

【0059】

また、ＦＷＤ領域１０２では、アバランシェ電流が優先的にアノード領域３２を経由して電極１１（アノード電極）に排出される。このため、アノード領域３１の不純物濃度をさらに下げてアノード側からの正孔の注入をさらに抑制することも可能になる。

【0060】

また、リカバリー時に接続領域５２には、電極１１（アノード電極）と同じ負の電位が印加されるので、アノード領域３１には絶縁膜５３に沿って、正孔濃度が増加した誘起領域１８が誘起される。この誘起領域１８は、正孔にとっては、低抵抗領域である。つまり、正孔にとって低抵抗となる誘起領域１８を経由して、正孔が電極１１（アノード電極）に排出される効率がさらに上昇する。これにより、リカバリー時の破壊耐量が増大する。

【0061】

以上述べたように、第１実施形態に係る半導体装置１によれば、リカバリー速度の高速化およびリカバリー時の破壊耐量の増加が両立し、安全動作領域が拡大する。

【0062】

分離領域１０３が設けられた半導体装置１の作用を説明する前に、参考例に係る半導体装置の作用について説明する。

【0063】

図４（ａ）および図４（ｂ）は、第１参考例に係る半導体装置の作用を表す模式的断面図である。

【0064】

図４（ａ）および図４（ｂ）に表す半導体装置５００には、分離領域１０３が設けられていない。半導体装置５００は、ＩＧＢＴ領域１０１とＦＷＤ領域１０２とを備え、ＩＧＢＴ領域１０１とＦＷＤ領域１０２とが直接、接している。

【0065】

図４（ａ）には、ＦＷＤ領域１０２におけるＰＩＮダイオードがオンになっている様子が表されている。図４（ａ）には、ＦＷＤ領域１０２のＰＩＮダイオードが還流ダイオードとして機能している状態が表されている。この場合、ＦＷＤ領域１０２では、カソード側からアノード側に電子電流（ｅ）が流れ、アノード側からカソード側に正孔電流（ｈ）が流れる。

【0066】

この期間においては、電極１０の電位よりも電極１１の電位の方が高い状態が一時的に続いている。ここで、電極１０と電極１１とは、ＩＧＢＴ領域１０１とＦＷＤ領域１０２において共有されている。

【0067】

従って、ＩＧＢＴ領域１０１の寄生ダイオード（ｐ形ベース領域３０／ｎ⁻形ベース領域２１ａ）にも順バイアスが印加されて、ｐ形ベース領域３０からｎ⁻形ベース領域２１ａに正孔が注入される。

【0068】

また、コレクタ領域２５には、高濃度層のｎ^＋形のカソード領域２６が隣接している。そして、ＩＧＢＴ領域１０１とＦＷＤ領域１０２とは直接、接している。このため、ｎ^＋形のカソード領域２６から放出された電子（ｅ２）は、ＩＧＢＴ領域１０１にまで拡散していく。

【0069】

そして、ｎ^＋形のカソード領域２６からＩＧＢＴ領域１０１に拡散した電子が寄生ダイオード（ｐ形ベース領域３０／ｎ⁻形ベース領域２１ａ）のエネルギー障壁を乗り越えると、ｐ形ベース領域３０からｎ⁻形ベース領域２１ａに正孔が注入される。

【0070】

このように正孔は、ＦＷＤ領域１０２にまで拡散する場合がある。図４（ａ）では、ｐ形ベース領域３０からＦＷＤ領域１０２に拡散してくる正孔を正孔（ｈ２）として表している。これにより、ＰＩＮダイオードの導通時においては、キャリアがＩＧＢＴ領域１０１にまで拡散してしまう。

【0071】

また、図４（ｂ）には、ＦＷＤ領域１０２におけるＰＩＮダイオードをオフにしたときの様子が表されている。つまり、ＦＷＤ領域１０２のＰＩＮダイオードに逆方向バイアスが印加された状態が表されている。

【0072】

この場合、電極１１（アノード電極）が負極、電極１０（カソード電極）が正極となるように、カソード・アノード間に電圧が印加されている。すなわち、ＦＷＤ領域１０２では、半導体領域２０の第２部分２０ｂに存在する正孔が電極１１（アノード電極）の側に移動し、半導体領域２０の第２部分２０ｂに存在する電子が電極１０（カソード電極）の側に移動する。

【0073】

また、この期間においては、ＦＷＤ領域１０２からＩＧＢＴ領域１０１のエミッタ側に拡散された正孔がベース領域３０を経由して、電極１１（エミッタ電極）に排出される。但し、ＩＧＢＴ領域１０１のコレクタ側では、ＩＧＢＴ領域１０１からＦＷＤ領域１０２に電子が拡散する場合がある。

【0074】

例えば、拡散した電子（ｅ３）がｐ^＋形コレクタ領域２５とｎ形バッファ領域２２ａとの間のエネルギー障壁を超えると、ｐ^＋形コレクタ領域２５からｎ形バッファ領域２２ａに正孔が注入される可能性がある。そして、注入された正孔は、ＦＷＤ領域１０２にまで拡散する。図４（ｂ）では、ｐ^＋形コレクタ領域２５からＦＷＤ領域１０２に拡散してくる正孔を正孔（ｈ３）として表している。

【0075】

このように、半導体装置５００ではリカバリー動作前およびリカバリー動作後においてＦＷＤ領域１０２にキャリアが溜まり易くなる。これにより、ＰＩＮダイオードのリカバリー速度の高速化に限界が生じてしまう。

【0076】

図５（ａ）および図５（ｂ）は、第２参考例に係る半導体装置の作用を表す模式的断面図である。

【0077】

図５（ａ）に表す半導体装置５０１には、分離領域１０３が設けられている。分離領域１０３には、深いｐ^＋形の半導体領域３６が設けられている。半導体領域３６は、電極１１の側から電極１０の側に向かって延在している。半導体領域３６と電極１１との間には、絶縁層１５が設けられている。

【0078】

半導体領域３６と電極１１とは電気的に絶縁されている。半導体領域３６の少なくとも一部（例えば、半導体領域３６の下部の一部）は、半導体領域２０の第３部分２０ｃに接している。半導体領域３６の深さは、ゲート絶縁膜５１および絶縁膜５３の深さよりも深くなっている。また、コレクタ領域２５とカソード領域２６とは、分離領域１０３を隔てて離れている。

【0079】

このような分離領域１０３を設けることにより、ＩＧＢＴ領域１０１とＦＷＤ領域１０２との距離が離れる。従って、ＦＷＤ領域１０２におけるＰＩＮダイオードがオン状態のときには、ＦＷＤ領域１０２からＩＧＢＴ領域１０１に向かう電子（ｅ）および正孔（ｈ）がその途中で消滅し易くなる。

【0080】

また、ＩＧＢＴ領域１０１とＦＷＤ領域１０２との距離が離れたことにより、ＰＩＮダイオードのリカバリー状態では電子（ｅ３）がＩＧＢＴ領域１０１にまで拡散し難くなって、正孔（ｈ３）が発生し難くなる。また、ＩＧＢＴ領域１０１の側に電子（ｅ３）が移動し、正孔（ｈ３）が発生したとしても、ＩＧＢＴ領域１０１からＦＷＤ領域１０２に向かう正孔（ｈ３）は、その途中で消滅し易くなる。

【0081】

また、分離領域１０３に、ゲート絶縁膜５１および絶縁膜５３よりも深い半導体領域３６を設けることにより、ｐ形のベース領域３０とｎ⁻形のベース領域２１ａとの接合部に集中する電界、ｐ形のアノード領域３１とｎ⁻形の真性領域２１ｂとの接合部に集中する電界、あるいは、ゲート絶縁膜５１の下端および絶縁膜５３の下端に集中する電界が緩和される。

【0082】

また、半導体領域３６と電極１１とは電気的に絶縁されているので、半導体領域３６からは半導体領域２０の第３部分２０ｃに正孔が注入され難くなる。

【0083】

しかし、半導体領域３６と電極１１とは電気的に絶縁されているので、ＰＩＮダイオードのリカバリー時には、半導体領域３６の下方に溜まった正孔（ｈ）は、電極１１の側に排出され難くなる。例えば、図５（ｂ）には、リカバリー時に半導体領域３６の下方に正孔（ｈ）溜まった様子が表されている。このように、半導体装置５０１においても、ＰＩＮダイオードのリカバリー速度の高速化に限界が生じてしまう。

【0084】

図６（ａ）および図６（ｂ）は、第１実施形態に係る半導体装置の作用を表す模式的断面図である。

【0085】

これに対し、半導体装置１には、分離領域１０３が設けられている。半導体装置１の分離領域１０３には、深いｐ^＋形の半導体領域３６が設けられてない。半導体装置１の分離領域１０３には、ｐ形の半導体領域３５が設けられ、半導体領域３５は電極１１に接している。また、コレクタ領域２５とカソード領域２６とは、分離領域１０３を隔てて離れている。

【0086】

このような分離領域１０３を設けることにより、ＩＧＢＴ領域１０１とＦＷＤ領域１０２との距離が離れる。従って、図６（ａ）に表すように、ＦＷＤ領域１０２におけるＰＩＮダイオードがオン状態のときには、ＦＷＤ領域１０２からＩＧＢＴ領域１０１に向かう電子（ｅ）および正孔（ｈ）がその途中で消滅し易くなる。また、ＰＩＮダイオードのオン状態で、ＩＧＢＴ領域１０１からＦＷＤ領域１０２に向かう正孔（ｈ２）が発生したとしても、正孔（ｈ２）は、その途中で消滅し易くなる。

【0087】

また、ＩＧＢＴ領域１０１とＦＷＤ領域１０２との距離が離れたことにより、ＰＩＮダイオードのリカバリー状態では電子（ｅ３）がＦＷＤ領域１０２からＩＧＢＴ領域１０１にまで移動し難くなって、正孔（ｈ３）が発生し難くなる。また、電子（ｅ３）がＦＷＤ領域１０２からＩＧＢＴ領域１０１に移動し、正孔（ｈ３）が発生したとしても、ＩＧＢＴ領域１０１からＦＷＤ領域１０２に向かう正孔（ｈ３）は、その途中で消滅し易くなる。

【0088】

また、ｐ形の半導体領域３５の不純物濃度は、ｐ^＋形のアノード領域３２の不純物濃度に比べて低い。従って、半導体領域３５からは半導体領域２０の第３部分２０ｃに正孔が注入され難くなる。

【0089】

また、半導体領域３５と電極１１とは電気的に接続されている。このため、ＰＩＮダイオードのリカバリー時には、半導体領域３５の下方に存在する正孔（ｈ）が半導体領域３５を介して電極１１の側に排出され易くなる（図６（ｂ））。

【0090】

また、分離領域１０３においては、リカバリー時に接続領域５４には、電極１１（アノード電極）と同じ負の電位が印加されるので、半導体領域３５には絶縁膜５５に沿って、正孔濃度が増加した誘起領域が誘起される。これにより、分離領域１０３からも電極１１に正孔が効率よく排出され、リカバリー時の破壊耐量が増大する。

【0091】

このように、半導体装置１においては、半導体装置５０１に比べてＰＩＮダイオードのリカバリー速度がさらに高速になる。

【0092】

分離領域１０３を設けることにより、アノード側のキャリア密度が減少するシミュレーション結果を以下に示す。
図７（ａ）は、半導体装置内のリカバリー時におけるキャリア密度のシミュレーション結果の一例を表すグラフであり、図７（ｂ）〜図７（ｄ）は、図７（ａ）に表されたシミュレーションに用いられた半導体装置のモデルである。

【0093】

図７（ａ）の横軸は、半導体装置のＹ方向における距離ｄ（μｍ）であり、縦軸は、キャリア密度ｎ（/cm³）である。図７（ａ）には、各モデルのアノード側とカソード側のキャリア密度が表されている。ここで、図７（ａ）〜図７（ｄ）における「アノード側」とは、各モデルの上面から深さ１０μｍの位置（ライン（ａ）、（ｃ）、（ｅ））を意味し、「カソード側」とは、各モデルの下面から深さ１０μｍの位置（ライン（ｂ）、（ｄ）、（ｆ））を意味している。

【0094】

また、図７（ｂ）は、半導体装置中のＦＷＤ領域１０２を想定したモデルであり、図７（ｃ）は、分離領域１０３がない半導体装置を想定したモデル（半導体装置５００に対応）であり、図７（ｄ）は、第１実施形態に係る半導体装置を想定したモデルである。なお、各モデルではカソード領域２６がＹ方向に分離されている。また、ＦＷＤ領域１０２のＹ方向における幅は９０μｍであり、図７（ｂ）のＩＧＢＴ領域１０１のＹ方向における幅は３０８μｍであり、図７（ｄ）のＩＧＢＴ領域１０１のＹ方向における幅は２１０μｍ、分離領域１０３のＹ方向における幅は９８μｍである。

【0095】

図７（ａ）から分かるように、各モデルのアノード側における正孔密度は、図７（ｂ）に表すＦＷＤ領域１０２のモデル（ライン（ａ））が最も高くなっている。次いで、分離領域１０３がなく、ＩＧＢＴ領域１０１とＦＷＤ領域１０２とを繋げた図７（ｃ）に表すモデル（ライン（ｃ））では、アノード側の正孔密度が図７（ｂ）に表すモデルに比べて相対的に低くなっている。さらに、分離領域１０３を設けた図７（ｄ）に表すモデル（ライン（ｅ））では、分離領域１０３における正孔密度が図７（ｃ）に表すモデルよりも低くなっている。つまり、分離領域１０３を設けることにより、アノード側の正孔密度が減少することが示された。

【0096】

なお、半導体装置のカソード側の電子密度は、図７（ｂ）に表すモデル（ライン（ｂ））が最も高く、図７（ｃ）に表すモデル（ライン（ｄ））および図７（ｄ）に表すモデル（ライン（ｅ））の電子密度が図７（ｂ）に表すモデルに比べて相対的に低くなることを示した。なお、カソード側の電子密度は、横方向に対して一定ではない（波形に変化している）が、これは、カソード領域２６を分割しているためであり、平均値として考えればよい。

【0097】

（第２実施形態）
図８は、第２実施形態に係る半導体装置を表す模式的断面図である。
第２実施形態に係る半導体装置２においては、分離領域１０３に複数のｐ^＋形の半導体領域３３（第９半導体領域）がさらに設けられている。

【0098】

半導体領域３３は、電極１１と半導体領域３５との間に設けられている。半導体領域３３の不純物濃度は、半導体領域３５の不純物濃度よりも高い。つまり、正孔にとっては半導体領域３３が半導体領域３５に比べて低抵抗領域になる。従って、リカバリー時には、分離領域１０３に存在する正孔は半導体領域３３を介して効率よく電極１１に排出される。これにより、半導体装置２のリカバリー速度は、半導体装置１のリカバリー速度に比べて速くなる。また、導通時には正孔の注入量を増加させることができるので、オン電圧が低下する。

【0099】

（第３実施形態）
図９は、第３実施形態に係る半導体装置を表す模式的断面図である。
第３実施形態に係る半導体装置３においては、分離領域１０３に複数のｎ^＋形の半導体領域２７（第１０半導体領域）がさらに設けられている。

【0100】

半導体領域２７は、半導体領域２０の第３部分２０ｃと電極１０との間に設けられている。半導体領域２７の不純物濃度は、半導体領域２０の不純物濃度よりも高い。これにより、ｎ^＋形の半導体領域２７からのＦＷＤ領域１０２への電子の注入量が増加する。これにより、半導体装置３のＦＷＤ領域１０２のオン電圧は、半導体装置１のオン電圧に比べて減少する。

【0101】

（第４実施形態）
図１０は、第４実施形態に係る半導体装置を表す模式的断面図である。
第４実施形態に係る半導体装置４においては、分離領域１０３にｐ形の半導体領域２８（第１１半導体領域）がさらに設けられている。

【0102】

半導体領域２８は、半導体領域２０の第３部分２０ｃと電極１０との間に設けられている。半導体領域２８の不純物濃度は、コレクタ領域２５の不純物濃度よりも低い。半導体領域２０の第３部分２０ｃと電極１０との間にｐ形の半導体領域２８を設けることにより、リカバリー時には分離領域１０３において電極１０の側からの電子の注入がより抑えられる。これにより、半導体装置４のリカバリー速度は、半導体装置１のリカバリー速度に比べて速くなる。

【0103】

（第５実施形態）
図１１は、第５実施形態に係る半導体装置を表す模式的断面図である。
第５実施形態に係る半導体装置５においては、Ｙ方向に並ぶ接続領域５４、絶縁膜５５、および半導体領域３５の組の幅と、コレクタ領域２５とカソード領域２６とによって挟まれた半導体領域２２の部分２２ｃのＹ方向における幅と、が異なっている。このような構造あっても、ＩＧＢＴ領域１０１とＦＷＤ領域１０２との間に分離領域１０３があり、半導体装置１と同じ作用を奏する。

【0104】

（第６実施形態）
図１２は、第６実施形態に係る半導体装置を表す模式的断面図である。
第６実施形態に係る半導体装置６においては、半導体装置１から接続領域５２、５４が取り除かれている。すなわち、ＦＷＤ領域１０２において絶縁膜５３が電極１１に接している。また、絶縁膜５３は、半導体領域２０の第２部分２０ｂおよびアノード領域３１、３２に接している。また、分離領域１０３においては、絶縁膜５５が電極１１に接している。絶縁膜５５は、半導体領域２０の第３部分２０ｃおよび半導体領域３５に接している。

【0105】

このような構造であれば、リカバリー時には絶縁膜５３、５５のそれぞれの下端付近で
アバランシェが起き易くなる。これにより、リカバリー時の半導体装置６の破壊耐量は増加する。

【0106】

（第７実施形態）
図１３は、第７実施形態に係る半導体装置を表す模式的断面図である。
第７実施形態に係る半導体装置７においては、ＦＷＤ領域１０２において絶縁膜５３の中に電極５６（第４電極）が設けられている。電極５６の電位は浮遊になっている。また、半導体装置７においては、分離領域１０３において、絶縁膜５５の中に電極５７（第５電極）が設けられている。電極５７の電位は浮遊になっている。

【0107】

このような構造であれば、電極１１とは独立に電極５６、５７のそれぞれの電位を制御することができる。例えば、電極５６、５７のそれぞれに負の電位が印加することにより、アノード領域３１には絶縁膜５３に沿って、正孔濃度が増加した誘起領域が誘起され、半導体領域３５には絶縁膜５５に沿って、正孔濃度が増加した誘起領域が誘起される。これにより、リカバリー時の破壊耐量が増大する。

【0108】

以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。

【0109】

また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。

【0110】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0111】

１、２、３、４、５、６、７、５００、５０１ 半導体装置、 １０ 電極（第１電極）、カソード電極、コレクタ電極、 １１ 電極（第２電極）、アノード電極、エミッタ電極、 １３ 角部、 １５ 絶縁層、 １８ 誘起領域、 ２０ 半導体領域（第１半導体領域）、 ２０ａ 第１部分、 ２０ｂ 第２部分、 ２０ｃ 第３部分、 ２１ 半導体領域、 ２１ａ 部分、ベース領域、 ２１ｂ 部分、真性領域、 ２１ｃ 部分、 ２２ 半導体領域、 ２２ａ 部分、バッファ領域、 ２２ｂ 部分、カソード領域、 ２２ｃ 部分、 ２５ コレクタ領域（第２半導体領域）、 ２６ カソード領域（第５半導体領域）、 ２７ 半導体領域（第１０半導体領域） ２８ 半導体領域（第１１半導体領域）、 ３０ ベース領域（第３半導体領域）、 ３１ アノード領域（第６半導体領域）、 ３２ アノード領域（第８半導体領域）、 ３３ 半導体領域（第９半導体領域）、 ３５ 半導体領域（第７半導体領域）、 ３６ 半導体領域、 ４０ エミッタ領域（第４半導体領域）、 ５０ ゲート電極（第３電極）、 ５１ ゲート絶縁膜（第１絶縁膜）、 ５２ 接続領域（第１接続領域）、 ５３ 絶縁膜（第２絶縁膜）、 ５４ 接続領域（第２接続領域）、 ５５ 絶縁膜（第３絶縁膜）、 ５６ 電極（第４電極）、 ５７ 電極（第５電極）、 １０１ ＩＧＢＴ領域（第１素子領域）、 １０２ ＦＷＤ領域（第２素子領域）、 １０３ 分離領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】