知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6223424
(24)【登録日】2017年10月13日
(45)【発行日】2017年11月1日
(54)【発明の名称】光電変換素子
(51)【国際特許分類】
H01L 31/0747 20120101AFI20171023BHJP
H01L 31/0216 20140101ALI20171023BHJP
H01L 31/0224 20060101ALI20171023BHJP
【ＦＩ】
H01L31/06 455
H01L31/04 240
H01L31/04 260
【請求項の数】5
【全頁数】25
(21)【出願番号】特願2015-508699(P2015-508699)
(86)(22)【出願日】2014年3月27日
(86)【国際出願番号】JP2014058877
(87)【国際公開番号】WO2014157525
(87)【国際公開日】20141002
【審査請求日】2016年9月23日
(31)【優先権主張番号】特願2013-69704(P2013-69704)
(32)【優先日】2013年3月28日
(33)【優先権主張国】JP
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度独立行政法人新エネルギー・産業技術総合開発機構「太陽エネルギー技術研究開発 太陽光発電システム次世代高性能技術の開発 極限シリコン結晶太陽電池の研究開発（次世代超薄型結晶シリコン太陽電池の低コスト・高効率化プロセス開発）」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
(73)【特許権者】
【識別番号】000005049
【氏名又は名称】シャープ株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】特許業務法人深見特許事務所
(72)【発明者】
【氏名】木本 賢治
【審査官】
嵯峨根 多美
(56)【参考文献】
【文献】
国際公開第２０１１／１０５５５４（ＷＯ，Ａ１）
【文献】
国際公開第２００９／９６５３９（ＷＯ，Ａ１）
【文献】
特開２０１３−２６２６９（ＪＰ，Ａ）
【文献】
特表２０１０−５０４６３６（ＪＰ，Ａ）
【文献】
国際公開第２０１０／１１３７５０（ＷＯ，Ａ１）
【文献】
特表２００８−５２９２６５（ＪＰ，Ａ）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０１Ｌ ３１／０７４７
Ｈ０１Ｌ ３１／０２１６
Ｈ０１Ｌ ３１／０２２４
(57)【特許請求の範囲】
【請求項1】
半導体と、
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層の一部を被覆する、第１導電型の第１導電型層と、
前記真性層の一部を被覆する、第２導電型の第２導電型層と、
前記真性層の一部を被覆する第１絶縁層と、
前記第１導電型層上に設けられた第１電極と、
前記第２導電型層上に設けられた第２電極と、を備え、
前記第１導電型層の一部および前記第２導電型層の一部は、前記真性層と前記第１絶縁層とが接する領域の上方に位置している、光電変換素子。
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層の一部を被覆する、第１導電型の第１導電型層と、
前記真性層の一部を被覆する、第２導電型の第２導電型層と、
前記真性層の一部を被覆する第１絶縁層と、
前記第１導電型層上に設けられた第１電極と、
前記第２導電型層上に設けられた第２電極と、を備え、
前記第１導電型層の一部および前記第２導電型層の一部は、前記真性層と前記第１絶縁層とが接する領域の上方に位置している、光電変換素子。
【請求項2】
前記第２導電型層の端部が、第２絶縁層を介して、前記第１導電型層の端部よりも上方に位置している、請求項１に記載の光電変換素子。
【請求項3】
前記第１電極は、前記第１導電型層に接する第１下部電極と、前記第１下部電極上に設けられた第１上部電極とを備え、
前記第１下部電極と前記第２電極との間、および前記第１上部電極と前記第２電極との間には、それぞれ、第３絶縁層が設けられている、請求項１または２に記載の光電変換素子。
前記第１下部電極と前記第２電極との間、および前記第１上部電極と前記第２電極との間には、それぞれ、第３絶縁層が設けられている、請求項１または２に記載の光電変換素子。
【請求項4】
前記第１電極は、前記第１導電型層に接する第１下部電極と、前記第１下部電極上に設けられた第１上部電極とを備え、
前記第１下部電極の端部および前記第２電極の端部が、前記第２絶縁層の上方に位置している部分を有している、請求項２に記載の光電変換素子。
前記第１下部電極の端部および前記第２電極の端部が、前記第２絶縁層の上方に位置している部分を有している、請求項２に記載の光電変換素子。
【請求項5】
前記第２導電型がｐ型である、請求項１から４のいずれか１項に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光電変換素子に関する。【背景技術】
【0002】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。【0003】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。【0004】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面に電極が形成された太陽電池セルの開発も進められている（たとえば特表２００９−５２４９１６号公報（特許文献１）参照）。【0005】
図２２に、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図を示す。図２２に示すように、特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいては、結晶シリコンウエハ１０１の裏面上に真性水素化アモルファスシリコン遷移層１０２が形成され、真性水素化アモルファスシリコン遷移層１０２には水素化アモルファスシリコンのｎドープ領域１０３およびｐドープ領域１０４が形成され、ｎドープ領域１０３上およびｐドープ領域１０４上に電極１０５が備えられており、電極１０５の間には絶縁性の反射層１０６が設けられている。【0006】
図２２に示す特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスにおいて、ｎドープ領域１０３およびｐドープ領域１０４は、リソグラフィおよび／またはシャドウマスキングプロセスを用いて形成される（たとえば、特許文献１の段落［００２０］等参照）。【先行技術文献】
【特許文献】
【0007】
【特許文献1】特表２００９−５２４９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、リソグラフィを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、真性水素化アモルファスシリコン遷移層１０２に対してｎドープ領域１０３およびｐドープ領域１０４のエッチング選択比の大きい方法によってｎドープ領域１０３およびｐドープ領域１０４をエッチングする必要があるが、特許文献１には、そのようなエッチング選択比の大きなエッチング法については記載されていない。【0009】
また、真性水素化アモルファスシリコン遷移層１０２とｎドープ領域１０３との積層体の厚さ、および真性水素化アモルファスシリコン遷移層１０２とｐドープ領域１０４との積層体の厚さは数Å〜数十ｎｍであるため（特許文献１の段落［００１８］）、真性水素化アモルファスシリコン遷移層１０２の厚さは非常に薄くなっている。このように、極めて薄い真性水素化アモルファスシリコン遷移層１０２を残して、ｎドープ領域１０３およびｐドープ領域１０４をエッチングするのは極めて困難である。【0010】
また、シャドウマスキングプロセスを用いてｎドープ領域１０３およびｐドープ領域１０４を形成する場合には、プラズマＣＶＤ（Chemical Vapor Deposition）法によってｎドープ領域１０３およびｐドープ領域１０４を成膜する際に、マスク裏面へのガスの回り込みによって、ｎドープ領域１０３とｐドープ領域１０４との間の分離が難しくなることから、パターニング精度が非常に悪くなるため、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくする必要がある。しかしながら、ｎドープ領域１０３とｐドープ領域１０４との間の間隔を大きくした場合には、ｎドープ領域１０３およびｐドープ領域１０４のいずれもが形成されていない領域が大きくなるため、アモルファス／結晶シリコンヘテロ接合デバイスの変換効率が低くなる。【0011】
また、ｐドープ領域１０４の幅よりもｎドープ領域１０３の幅の方が狭く設計されるため、ｎドープ領域１０３の幅が狭くなる。そのため、ｎドープ領域１０３上に形成される電極１０５の寄生抵抗が高くなる。【0012】
さらに、ｎドープ領域１０３上に形成される電極１０５に用いられる電極材料と、ｐドープ領域１０４上に形成される電極１０５に用いられる電極材料とが同一であるため、ｎドープ領域１０３およびｐドープ領域１０４のそれぞれに対して最適な仕事関数を有する材料を用いることができないため、電極１０５の寄生抵抗が高くなりやすい。また、電極１０５間の領域から光が透過するため、変換効率が低下しやすい。【0013】
上記の事情に鑑みて、本発明の目的は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することにある。【課題を解決するための手段】
【0014】
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の第１導電型層と、真性層の一部を被覆する第２導電型の第２導電型層と、真性層の一部を被覆する第１絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極とを備え、第１電極は、第１導電型層に接する第１下部電極と、第１下部電極上に設けられた第１上部電極と、を備え、第１導電型層の一部および第２導電型層の一部は、真性層と絶縁層とが接する領域の上方に位置している光電変換素子である。このような構成とすることにより、第１導電型層のパターニングを絶縁層上で行なうことができ、第１導電型層のパターニング時に、半導体および真性層が受けるダメージを低減することができるため、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。【発明の効果】
【0015】
本発明によれば、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。【図面の簡単な説明】
【0016】
【図1】実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図2】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図3】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図4】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図5】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図6】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図7】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図8】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図9】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図10】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図11】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図12】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図13】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図14】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図15】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図16】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について図解する模式的な断面図である。
【図17】実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図18】実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図19】（ａ）は実施例１のヘテロ接合型バックコンタクトセルの模式的な断面図であり、（ｂ）は（ａ）のＸＩＸｂ−ＸＩＸｂに沿った模式的な断面図である。
【図20】（ａ）は実施例２のヘテロ接合型バックコンタクトセルの模式的な断面図であり、（ｂ）は（ａ）のＸＸｂ−ＸＸｂに沿った模式的な断面図である。
【図21】（ａ）は実施例３のヘテロ接合型バックコンタクトセルの模式的な断面図であり、（ｂ）は（ａ）のＸＸＩｂ−ＸＸＩｂに沿った模式的な断面図である。
【図22】特許文献１に記載のアモルファス／結晶シリコンヘテロ接合デバイスの模式的な断面図である。
【図23】実施の形態４の光電変換モジュールの構成の概略図である。
【図24】実施の形態５の太陽光発電システムの構成の概略図である。
【図26】実施の形態６の太陽光発電システムの構成の概略図である。
【発明を実施するための形態】
【0017】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。【0018】
＜実施の形態１＞図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコンからなる半導体１と、半導体１の裏面の全面を被覆するｉ型の水素化アモルファスシリコンを含有する真性層４と、真性層４の裏面の一部を被覆するｎ型の水素化アモルファスシリコンを含有するｎ型層６と、真性層４の裏面の一部を被覆するｐ型の水素化アモルファスシリコンを含有するｐ型層８と、真性層４の裏面の一部を被覆する第１絶縁層５とを備えている。ここで、ｎ型層６、ｐ型層８および第１絶縁層５は、互いに、半導体１の裏面の異なる領域を被覆している。
【0019】
第１絶縁層５は帯状に形成されている。ｎ型層６は、凹部が図１の紙面の法線方向に直線状に伸びる溝部６ｂと、溝部６ｂの両側壁の上端から溝部６ｂの外側方向に伸長するフラップ部６ｃと、を有する形状に形成されている。ｐ型層８は、凹部が図１の紙面の法線方向に直線状に伸びる溝部８ｂと、溝部８ｂの両側壁の上端から溝部８ｂの外側方向に伸長するフラップ部８ｃと、を有する形状に形成されている。【0020】
第１絶縁層５の裏面の一部はｎ型層６の端部領域であるフラップ部６ｃによって被覆されており、第１絶縁層５の裏面の他の一部は第２絶縁層７によって被覆されている。ｎ型層６のフラップ部６ｃの裏面の一部は、第２絶縁層７によって被覆されている。第２絶縁層７の裏面の全面は、ｐ型層８の端部領域であるフラップ部８ｃによって被覆されている。【0021】
ｎ型層６の溝部６ｂを埋設するとともにフラップ部６ｃの裏面の一部を覆うようにｎ型層６に接する第１下部電極９１が設けられている。また、ｐ型層８の溝部８ｂを埋設するとともにフラップ部８ｃの裏面の一部を覆うようにｐ型層８に接する第２電極１０が設けられている。また、第１下部電極９１は、ｐ型層８のフラップ部８ｃの裏面の一部も覆っている。【0022】
第１下部電極９１上に第１上部電極９２が設けられており、第１下部電極９１と第１上部電極９２とから第１電極９が構成されている。また、第１下部電極９１と第２電極１０との間、および第１上部電極９２と第２電極１０との間には、それぞれ、第３絶縁層１１が設けられている。【0023】
ｎ型層６のフラップ部６ｃの外側の端面である端部６ａおよびｐ型層８のフラップ部８ｃの外側の端面である端部８ａは、それぞれ、真性層４と第１絶縁層５とが接する領域Ｒ２の上方（裏面側）に位置している。なお、真性層４と第１絶縁層５とが接する領域Ｒ２の幅Ｗ２は、たとえば１０μｍ以上３００μｍ以下とすることができる。【0024】
ｎ型層６の端部６ａは第１絶縁層５の裏面上に位置しており、ｐ型層８の端部８ａは第２絶縁層７の裏面上に位置している。したがって、ｐ型層８の端部８ａは、第２絶縁層７を介して、ｎ型層６の端部６ａよりも上方に位置している。【0025】
第１下部電極９１の端部９１ａおよび第２電極１０の端部１０ａは、第２絶縁層７の上方に位置している部分を有している。すなわち、第１下部電極９１のｐ型層８のフラップ部８ｃの上方の端部９１ａは、第２絶縁層７の上方に位置している。また、第１下部電極９１の端部９１ａおよび第２電極１０の端部１０ａは、第２絶縁層７上のｐ型層８上に位置している。【0026】
第１下部電極９１、第１上部電極９２、第２電極１０および第３絶縁層１１も、第１絶縁層５、ｎ型層６、第２絶縁層７およびｐ型層８と同様に、図１の紙面の法線方向に直線状に伸長する形状を有している。第１下部電極９１の伸長方向と垂直な方向の端面である端部９１ａ、および第２電極１０の伸長方向と垂直な方向の端面である端部１０ａは、第１絶縁層５上のｎ型層６の上方に位置している部分を有している。
【0027】
真性層４とｎ型層６とが接する領域Ｒ１における真性層４の厚さはｔ１となっており、真性層４とｎ型層６とが接する領域Ｒ１の幅Ｗ１は、たとえば５０μｍ以上５００μｍ以下とすることができる。【0028】
また、真性層４とｐ型層８とが接する領域Ｒ３における真性層４の厚さはｔ２となっており、真性層４とｐ型層８とが接する領域Ｒ３の幅Ｗ３は、たとえば０．６ｍｍ以上２ｍｍ以下とすることができる。【0029】
半導体１の裏面側の構造は上記の構造となっているが、半導体１の裏面と反対側の受光面にはテクスチャ構造２が形成されているとともに、テクスチャ構造２上にはパッシベーション膜を兼ねる反射防止膜３が形成されている。反射防止膜３は、パッシベーション層上に反射防止層を積層した積層膜であってもよい。【0030】
以下、図２〜図１６の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、ＲＣＡ洗浄を行なった半導体１の裏面の全面に、ｉ型の水素化アモルファスシリコンからなる真性層４をたとえばプラズマＣＶＤ法により積層した後に、真性層４の裏面の全面に第１の絶縁層５をたとえばプラズマＣＶＤ法により積層する。ここで、半導体１の受光面には、上述したように、テクスチャ構造（図示せず）およびパッシベーション膜を兼ねる反射防止膜（図示せず）が形成されている。なお、本明細書において、「ｉ型」は真性半導体を意味する。【0031】
半導体１としてはｎ型単結晶シリコンに限定されず、たとえば従来から公知の半導体を用いてもよい。半導体１の厚さは、特に限定されないが、たとえば５０μｍ以上３００μｍ以下とすることができ、好ましくは７０μｍ以上１５０μｍ以下とすることができる。また、半導体１の比抵抗も、特に限定されないが、たとえば０．５Ω・ｃｍ以上１０Ω・ｃｍ以下とすることができる。【0032】
半導体１の受光面のテクスチャ構造は、たとえば、半導体１の受光面の全面をテクスチャエッチングすることなどにより形成することができる。【0033】
半導体１の受光面のパッシベーション膜を兼ねる反射防止膜は、たとえば、窒化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜との積層体などを用いることができる。また、反射防止膜の厚さは、たとえば１００ｎｍ程度とすることができる。また、反射防止膜は、たとえば、スパッタリング法またはプラズマＣＶＤ法により堆積することができる。【0034】
半導体１の裏面の全面に積層される真性層４の厚さは、特に限定されないが、たとえば１ｎｍ以上１０ｎｍ以下とすることができ、より具体的には４ｎｍ程度とすることができる。【0035】
真性層４の裏面の全面に積層される第１絶縁層５は、絶縁材料からなる層であれば特に限定されないが、真性層４をほとんど侵すことなくエッチングが可能な材質であることが好ましい。第１絶縁層５としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、真性層４にほとんどダメージを与えることなく、第１絶縁層５をエッチングすることが可能である。第１絶縁層５の厚さは、特に限定されないが、たとえば１００ｎｍ程度とすることができる。【0036】
次に、図３に示すように、第１絶縁層５の裏面上に開口部２２を有するレジスト２１を形成する。そして、レジスト２１の開口部２２から露出する第１絶縁層５の部分を除去することによって、レジスト２１の開口部２２から真性層４の裏面を露出させる。【0037】
ここで、開口部２２を有するレジスト２１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸等を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる第１絶縁層５を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｉ型の水素化アモルファスシリコンからなる真性層４をほとんど侵すことなく、第１絶縁層５を選択的に除去することができる。たとえば、フッ酸（たとえば濃度０．１〜５％程度）を用いて第１絶縁層５をウエットエッチングした場合には、当該ウエットエッチングを真性層４の裏面で止めることができる。【0038】
その後、第１絶縁層５の裏面からレジスト２１をすべて除去した後に、図４に示すように、真性層４の露出した裏面および第１絶縁層５を覆うようにして、ｎ型の水素化アモルファスシリコンからなるｎ型層６をたとえばプラズマＣＶＤ法により積層する。【0039】
真性層４の露出した裏面および第１絶縁層５を覆うｎ型層６の厚さは、特に限定されないが、たとえば１０ｎｍ程度とすることができる。【0040】
ｎ型層６に含まれるｎ型不純物としては、たとえばリンを用いることができ、ｎ型層６のｎ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。【0041】
次に、図５に示すように、ｎ型層６の裏面上に開口部３２を有するレジスト３１を形成する。そして、レジスト３１の開口部３２から露出するｎ型層６の部分を除去することによって、レジスト３１の開口部３２から第１絶縁層５の裏面を露出させる。【0042】
ここで、開口部３２を有するレジスト３１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、ｎ型層６の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことによって、第１絶縁層５をほとんど侵すことなく、ｎ型層６を選択的に除去することができる。【0043】
その後、ｎ型層６の裏面からレジスト３１をすべて除去した後に、図６に示すように、第１絶縁層５の露出した裏面およびｎ型層６を覆うようにして、第２絶縁層７をたとえばプラズマＣＶＤ法により積層し、その後、第２絶縁層７の裏面上に開口部４２を有するレジスト４１を形成する。そして、レジスト４１の開口部４２から露出する第２絶縁層７の部分およびその部分の直下の第１絶縁層５を除去することによって、レジスト４１の開口部４２から真性層４の裏面を露出させる。【0044】
第２絶縁層７は、絶縁材料からなる層であれば特に限定されないが、水素化アモルファスシリコンをほとんど侵すことなくエッチングが可能な材質であることが好ましい。第２絶縁層７としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、水素化アモルファスシリコンにほとんどダメージを与えることなく、第２絶縁層７をエッチングすることが可能である。第２絶縁層７の厚さは、特に限定されないが、たとえば１００ｎｍ以上１０００ｎｍ以下とすることができる。
【0045】
開口部４２を有するレジスト４１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、第２絶縁層７および第１絶縁層５の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸等を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる第１絶縁層５および第２絶縁層７を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｉ型の水素化アモルファスシリコンからなる真性層４をほとんど侵すことなく、第１絶縁層５および第２絶縁層７を選択的に除去することができる。【0046】
その後、第２絶縁層７の裏面からレジスト４１をすべて除去した後に、図７に示すように、真性層４の露出した裏面、ならびに第１絶縁層５、ｎ型層６および第２絶縁層７を含む積層体を覆うようにしてｐ型の水素化アモルファスシリコンからなるｐ型層８をたとえばプラズマＣＶＤ法により積層する。【0047】
ｐ型層８の厚さは、特に限定されないが、たとえば１０ｎｍ程度とすることができる。ｐ型層８に含まれるｐ型不純物としては、たとえばボロンを用いることができ、ｐ型層８のｐ型不純物濃度は、たとえば５×１０20個／ｃｍ3程度とすることができる。
【0048】
次に、図８に示すように、ｐ型層８の裏面上に開口部５２を有するレジスト５１を形成する。その後、レジスト５１の開口部５２から露出するｐ型層８の部分を除去する。【0049】
ここで、開口部５２を有するレジスト５１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、ｐ型層８は、たとえば、フッ酸と硝酸との混合液を用いたウエットエッチングによって除去することができる。ウエットエッチングの代わりに、反応性イオンエッチング法を用いてもよい。【0050】
フッ酸と硝酸との混合液を用いてｐ型層８をウエットエッチングする場合には、フッ酸と硝酸との混合比（体積比）は、たとえば、フッ酸：硝酸＝１：１００とすることができる。また、ｐ型層８のウエットエッチングは、ｐ型層８の直下の第２絶縁層７がすべて除去されてｎ型層６の裏面が露出しないように、ゆっくり行なう、若しくは第２絶縁層７の厚さを十分に厚くして行なうことが好ましい。【0051】
次に、図９に示すように、レジスト５１の開口部５２から露出する第２絶縁層７の部分を除去することによってｎ型層６の裏面を露出させた後に、レジスト５１をすべて除去する。第２絶縁層７の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸等を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび／または酸化シリコンからなる第２絶縁層７を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、ｎ型の水素化アモルファスシリコンからなるｎ型層６をほとんど侵すことなく、第２絶縁層７を選択的に除去することができる。【0052】
次に、図１０に示すように、ｎ型層６の裏面上およびｐ型層８の裏面上に、第２電極１０を形成する。【0053】
第２電極１０としては、導電性を有する材料を特に限定なく用いることができるが、仕事関数が４．７ｅＶ以上の材料を用いることが好ましく、なかでも、白金およびＩＴＯ（Indium Tin Oxide）の少なくとも一方を含む材料を用いることがより好ましい。第２電極１０として、仕事関数が４．７ｅＶ以上の材料を用いた場合、特に白金およびＩＴＯの少なくとも一方を含む材料を用いた場合には、第２電極１０とｐ型層８との間の抵抗を小さくすることができ、光電変換素子の変換効率が上昇する傾向にある。【0054】
第２電極１０の形成方法は、特に限定されないが、たとえば、スパッタリング法または蒸着法などを用いることができる。【0055】
また、第２電極１０は、たとえば、ＩＴＯ層上に、銀またはアルミニウムなどの金属層を形成したものを用いてもよい。第２電極１０として、ＩＴＯ層上に金属層を設けた構成を用いる場合には、ＩＴＯ層の厚さはたとえば５ｎｍ以上１００ｎｍ以下とすることができ、金属層の厚さとしてはたとえば１μｍ以上５μｍ以下とすることができる。【0056】
次に、図１１に示すように、第２電極１０の裏面上に開口部６２を有するレジスト６１を形成する。開口部６２を有するレジスト６１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。【0057】
次に、図１２に示すように、レジスト６１の開口部６２から露出する第２電極１０の部分を除去する。ここで、第２電極１０が、ＩＴＯ層と、ＩＴＯ層上の銀層との積層体から構成される場合には、たとえば、市販の銀エッチャントにて銀層を除去した後に、塩酸等によってＩＴＯ層をエッチングにより除去する方法などが考えられる。【0058】
その後、第２電極１０の裏面からレジスト６１をすべて除去した後に、図１３に示すように、第２電極１０の露出した裏面およびｎ型層６を覆うようにして、第３絶縁層１１をたとえばプラズマＣＶＤ法により積層する。ここで、第２電極１０を外部に取り出すため第２電極１０の一部にはマスキングをして、第３絶縁層１１が形成されないようにする。【0059】
第３絶縁層１１は、絶縁材料からなる層であれば特に限定されないが、ｎ型層６をほとんど侵すことなくエッチングが可能な材質であることが好ましい。第３絶縁層１１としては、たとえば、プラズマＣＶＤ法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、ｎ型層６にほとんどダメージを与えることなく、第１絶縁層５をエッチングすることが可能である。第３絶縁層１１の厚さは、特に限定されないが、たとえば１００ｎｍ以上１０００ｎｍ以下とすることができる。【0060】
次に、図１４に示すように、第２電極１０の裏面上に開口部７２を有するレジスト７１を形成する。開口部７２を有するレジスト７１は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。【0061】
次に、図１５に示すように、レジスト７１の開口部７２から露出する第３絶縁層１１を除去することによって、レジスト７１の開口部７２からｎ型層６の裏面を露出させる。第３絶縁層１１の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。なお、ｎ型層６は、フッ酸にほとんど浸食されないため、第３絶縁層１１をフッ酸を用いたウエットエッチングにより除去する場合には、第３絶縁層１１のエッチングはｎ型層６の裏面で止まる。【0062】
次に、図１６に示すように、第３絶縁層１１の裏面からレジスト７１をすべて除去する。【0063】
次に、図１に示すように、ｎ型層６の裏面上に第１下部電極９１を形成し、その後、第１下部電極９１および第３絶縁層１１の裏面上を覆うように第１上部電極９２を形成して第１電極９を形成する。ここで、第２電極１０を外部に取り出すため第２電極１０の一部にはマスキングをして、第１電極９が形成されないようにする。【0064】
第１下部電極９１および第１上部電極９２としては、導電性を有する材料を特に限定なく用いることができるが、仕事関数が４．７ｅＶ未満の材料を用いることが好ましく、なかでも、アルミニウムおよび酸化亜鉛の少なくとも一方を含む材料を用いることがより好ましい。また、第１下部電極９１および第１上部電極９２としては、第２電極１０と独立に材料を選択することができ、第２電極１０と同一の材料を用いてもよい。第１下部電極９１および第１上部電極９２として、仕事関数が４．７ｅＶ未満の材料を用いた場合、特に、アルミニウムおよび酸化亜鉛の少なくとも一方を含む材料を用いた場合には、第１下部電極９１とｎ型層６との間の抵抗を小さくすることができるため、光電変換素子の変換効率が上昇する傾向にある。【0065】
第１電極９の形成方法は、特に限定されないが、たとえば、スパッタリング法または蒸着法などを用いることができる。【0066】
また、第１電極９は、たとえば、酸化亜鉛層上に、銀またはアルミニウムなどの金属層を形成したものを用いてもよい。第１電極９として、酸化亜鉛層上に銀層を設けた構成を用いる場合には、酸化亜鉛層の厚さはたとえば５ｎｍ以上１００ｎｍ以下とすることができ銀層の厚さとしてはたとえば１μｍ以上５μｍ以下とすることができる。【0067】
以上のようにして、実施の形態１のヘテロ接合型バックコンタクトセルを製造することができる。【0068】
上述のように、実施の形態１においては、ｎ型層６およびｐ型層８のパターニングを、それぞれ、第１絶縁層５上および第２絶縁層７上で行なうことができる。これにより、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。【0069】
また、実施の形態１においては、隣り合って向かい合う第１下部電極９１の端部９１ａと第２電極１０の端部１０ａとの間の電極間距離Ｌが小さくなるように、第１下部電極９１と第２電極１０とを形成することができる。そのため、半導体１の受光面から入射して半導体１を透過してきた光が第１下部電極９１と第２電極１０との間から透過する量を少なくし、半導体１側に反射する光の量を多くすることができる。また、仮に、第１下部電極９１と第２電極１０との間から光が透過した場合でも、第１上部電極９２で、半導体１側に反射する光の量を多くすることができる。そのため、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。【0070】
また、実施の形態１においては、シャドウマスキングプロセスを用いてｎ型層６およびｐ型層８を形成する必要がない。これにより、ｎ型層６およびｐ型層８を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。【0071】
また、実施の形態１においては、第１電極９を第１下部電極９１と第１上部電極９２と２層の電極構造とすることにより、寄生抵抗を小さくすることができる。【0072】
さらに、実施の形態１においては、ｎ型層６上の第１電極９の材料と、ｐ型層８上の第２電極１０の材料とをそれぞれ独立に選択することができるため、第１電極９および第２電極１０のそれぞれに最適な仕事関数を有する材料を選択することができるため、寄生抵抗を小さくすることができる。【0073】
特に、実施の形態１においては、ｎ型層６の端部６ａおよびｐ型層８の端部８ａが、それぞれ、真性層４と第１絶縁層５とが接する領域Ｒ２における第１絶縁層５の上方に位置している。そのため、ｎ型層６およびｐ型層８のパターニングを第１絶縁層５上で行なうことができることから、ｎ型層６およびｐ型層８のパターニング時に、半導体１および真性層４が受けるダメージを低減することができる。【0074】
また、実施の形態１においては、ｐ型層８の端部８ａが、第２絶縁層７を介して、ｎ型層６の端部６ａよりも上方に位置している。そのため、第２絶縁層７によって、ｎ型層６とｐ型層８とを厚さ方向に絶縁することができる。また、ｎ型層６とｐ型層８との間に第２絶縁層７が設けられているため、ｎ型層６にほとんどダメージを与えることなく、ｐ型層８のパターニングを行なうことができる。【0075】
また、実施の形態１においては、第１下部電極９１の端部９１ａおよび第２電極１０の端部１０ａが、第２絶縁層７上に位置している。そのため、第１下部電極９１および第２電極１０のパターニングを第２絶縁層７上で行なうことができることから、第１下部電極９１および第２電極１０のパターニング時に、半導体１、真性層４、ｎ型層６が受けるダメージを低減することができる。また、この場合には、隣り合って向かい合う第１下部電極９１の端部９１ａと第２電極１０の端部１０ａとの間の電極間距離Ｌを小さくすることができ、第１下部電極９１と第２電極１０との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができることから、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
【0076】
また、実施の形態１においては、第１下部電極９１の端部９１ａおよび第２電極１０の端部１０ａが、それぞれ、第２絶縁層７上に設けられたｐ型層８上に位置している。これにより、第１下部電極９１および第２電極１０のパターニングは、第２絶縁層７上で行なうことができるため、第１下部電極９１および第２電極１０のパターニング時に、半導体１、真性層４、ｎ型層６が受けるダメージを低減することができる。また、この場合には、隣り合って向かい合う第１下部電極９１の端部９１ａと第２電極１０の端部１０ａとの間の電極間距離Ｌを小さくすることができ、第１下部電極９１と第２電極１０との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができることから、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
【0077】
また、実施の形態１においては、ｐ型層８の導電率が０．２８Ｓ／ｃｍ以下であることが好ましい。この場合には、第１下部電極９１と第２電極１０との間の電極間距離Ｌを１０μｍ以下にすることができるため、第１下部電極９と第２電極１０との間から透過する光の量を少なくし、半導体１側に反射する光の量を多くすることができる。これにより、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。【0078】
また、実施の形態１においては、ｎ型層６の形成後にｐ型層８を形成しているため、真性層４による半導体１の裏面の良好なパッシベーション効果を得ることができる。すなわち、ｎ型層６の形成前にｐ型層８を形成した場合には、ｎ型層６の積層時のアニール効果によって、ｐ型層８で被覆された真性層４の少数キャリアライフタイムが低下することがあるが、ｎ型層６の形成後にｐ型層８を形成した場合にはこのような少数キャリアライフタイムの低下を抑止することができる。【0079】
また、実施の形態１においては、ｐ型層８と接する領域Ｒ３における真性層４の厚さｔ２が、ｎ型層６と接する領域Ｒ１における真性層４の厚さｔ１よりも厚いことが好ましい。ｐ型層８の直下の真性層４の厚さｔ２が、ｎ型層６の直下の真性層４の厚さｔ１よりも厚い方が、真性層４による半導体１の裏面の良好なパッシベーション効果を得ることができる。【0080】
なお、上記においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、第１導電型をｐ型とし、第２導電型をｎ型としてもよいことは言うまでもない。【0081】
また、上記においては、ｎ型層６として、ｎ型の水素化アモルファスシリコンを用いた場合について説明したが、これに限定されず、ｎ型の微結晶シリコンなどを用いてもよい。【0082】
また、上記においては、ｐ型層８として、ｐ型の水素化アモルファスシリコンを用いた場合について説明したが、これに限定されず、ｐ型の微結晶シリコンなどを用いてもよい。【0083】
＜実施の形態２＞図１７に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルにおいては、第１下部電極９１の端部９１ａがｎ型層６の裏面上に位置しているとともに、第２電極１０の端部１０ａがｐ型層８の裏面上に位置していることを特徴としている。
【0084】
実施の形態２においても、ｎ型層６の端部６ａおよびｐ型層８の端部８ａが、それぞれ、真性層４と第１絶縁層５とが接する領域Ｒ２における第１絶縁層５の上方に位置しており、ｎ型層６およびｐ型層８のパターニングを第１絶縁層５上で行なうことができる。したがって、実施の形態２においても、半導体１および真性層４が受けるダメージを低減することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、第２絶縁層７によって、ｎ型層６とｐ型層８とが厚さ方向に絶縁されているため、第１電極９と第２電極１０との間のシャント抵抗を著しく大きくすることができる。【0085】
なお、実施の形態２のヘテロ接合型バックコンタクトセルは、第１下部電極９１の端部９１ａがｎ型層６の裏面上に位置している点で、第１下部電極９１の端部９１ａがｐ型層８の裏面上に位置している実施の形態１のヘテロ接合型バックコンタクトセルと異なっているが、ｐ型層８が、ｐ型の水素化アモルファスシリコンから構成される場合には、実施の形態１および実施の形態２のいずれの構成であってもよい。
【0086】
ｐ型層８が、ｐ型の微結晶シリコンから構成される場合には、ｐ型の微結晶シリコンはｐ型の水素化アモルファスシリコンと比べて導電率が高いため、実施の形態２のヘテロ接合型バックコンタクトセルの構成の方が好ましい。この場合には、第１下部電極９１の端部９１ａと第２電極１０の端部１０ａとの間の電極間距離Ｌが十分に大きい場合には実施の形態１のヘテロ接合型バックコンタクトセルの構成でもよいが、電極間距離Ｌが大きくなるほど、半導体１側に反射する光の量を多くすることが困難となる。
【0087】
また、ｎ型とｐ型の導電型を入れ替えた場合には、実施の形態１のヘテロ接合型バックコンタクトセルの構成の方が好ましい。この場合にも、第１下部電極９１の端部９１ａと第２電極１０の端部１０ａとの間の電極間距離Ｌが十分に大きい場合には実施の形態２のヘテロ接合型バックコンタクトセルの構成でもよいが、電極間距離Ｌが大きくなるほど、半導体１側に反射する光の量を多くすることが困難となる。
【0088】
実施の形態２における上記以外の説明は、実施の形態１と同様であるため、ここでは、その説明については省略する。【0089】
＜実施の形態３＞図１８に、本発明の光電変換素子のさらに他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルにおいては、ｐ型層８の形成後にｎ型層６を形成していることを特徴としている。
【0090】
実施の形態３においても、ｎ型層６の端部６ａおよびｐ型層８の端部８ａが、それぞれ、真性層４と第１の絶縁層５とが接する領域Ｒ２における第１絶縁層５の上方に位置しており、ｎ型層６およびｐ型層８のパターニングを第１絶縁層５上で行なうことができる。したがって、実施の形態３においても、半導体１および真性層４が受けるダメージを低減することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、第２絶縁層７によって、ｎ型層６とｐ型層８とが厚さ方向に絶縁されているため、第１電極９と第２電極１０との間のシャント抵抗を著しく大きくすることができる。【0091】
実施の形態３における上記以外の説明は、実施の形態１および２と同様であるため、ここでは、その説明については省略する。【0092】
以下、本発明の別の局面として実施の形態１〜３のヘテロ接合型バックコンタクトセルを備える光電変換モジュール（実施の形態４）および太陽光発電システム（実施の形態５および実施の形態６）について説明する。【0093】
実施の形態１〜３のヘテロ接合型バックコンタクトセルは、高い特性を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い特性を有している。【0094】
＜実施の形態４＞実施の形態４は、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた光電変換モジュールである。
【0095】
＜光電変換モジュール＞図２３に、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の光電変換モジュールの一例である実施の形態４の光電変換モジュールの構成の概略を示す。図２３を参照して、実施の形態４の光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備えている。
【0096】
複数の光電変換素子１００１はアレイ状に配列され直列に接続されている。図２３には光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよく、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子１００１の各々には、実施の形態１〜３のいずれかのヘテロ接合型バックコンタクトセルが用いられる。尚、光電変換モジュール１０００は、複数の光電変換素子１００１のうち少なくとも１つが実施の形態１〜実施の形態３の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得る。また、光電変換モジュール１０００に含まれる光電変換素子１００１の数は２以上の任意の整数とすることができる。【0097】
カバー１００２は、耐候性のカバーから構成されており、複数の光電変換素子１００１を覆う。【0098】
出力端子１０１３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。【0099】
出力端子１０１４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。【0100】
＜実施の形態５＞実施の形態５は、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた太陽光発電システムである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。尚、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
【0101】
＜太陽光発電システム＞太陽光発電システムは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。
【0102】
図２４に、実施の形態１〜３のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の太陽光発電システムの一例である実施の形態５の太陽光発電システムの構成の概略を示す。図２４を参照して、実施の形態５の太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００（実施の形態４）から構成されている。【0103】
太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Home Energy Management System）」、「ビルディング・エネルギー・マネージメント・システム（ＢＥＭＳ：Building Energy Management System)」等の太陽光発電システム２０００の発電量の監視、太陽光発電システム２０００に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。【0104】
接続箱２００２は、光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は、接続箱２００２に接続される。分電盤２００４は、パワーコンディショナ２００３および電気機器類２０１１に接続される。電力メータ２００５は、分電盤２００４および商用電力系統に接続される。尚、パワーコンディショナ２００３には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池に蓄電された電力を電気機器類２０１１または商用電力系統に供給することができる。また、蓄電池は、パワーコンディショナ２００３に内蔵されていてもよい。【0105】
＜動作＞実施の形態５の太陽光発電システム２０００は、たとえば以下のように動作する。
【0106】
光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。【0107】
接続箱２００２は、光電変換モジュールアレイ２００１が発電した直流電力を受け、直流電力をパワーコンディショナ２００３へ供給する。【0108】
パワーコンディショナ２００３は、接続箱２００２から受けた直流電力を交流電力に変換して分電盤２００４へ供給する。尚、接続箱２００２から受けた直流電力の一部を交流電力に変換せずに、直流電力のまま分電盤２００４へ供給してもよい。尚、パワーコンディショナ２００３に蓄電池が接続されている場合（または、蓄電池がパワーコンディショナ２００３に内蔵される場合）、パワーコンディショナ２００３は接続箱２００２から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、光電変換モジュールの発電量や電気機器類２０１１の電力消費量の状況に応じて適宜パワーコンディショナ２００３側に供給され、適切に電力変換されて分電盤２００４へ供給される。【0109】
分電盤２００４は、パワーコンディショナ２００３から受けた交流電力および電力メータ２００５を介して受けた商用電力の少なくともいずれかを電気機器類２０１１へ供給する。また、分電盤２００４はパワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。そして、余った交流電力を電力メータ２００５を介して商用電力系統へ供給する。【0110】
また、分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。【0111】
電力メータ２００５は、商用電力系統から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から商用電力系統へ向かう方向の電力を計測する。【0112】
＜光電変換モジュールアレイ＞光電変換モジュールアレイ２００１について説明する。
【0113】
図２５に、図２４に示す光電変換モジュールアレイ２００１の構成の一例の概略を示す。図２５を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。【0114】
複数の光電変換モジュール１０００は、アレイ状に配列され直列に接続されている。図２５には光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は、２以上の任意の整数とすることができる。【0115】
出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００の一方端に位置する光電変換モジュール１０００に接続される。【0116】
出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００の他方端に位置する光電変換モジュール１０００に接続される。【0117】
なお、以上の説明はあくまでも一例であり、実施の形態５の太陽光発電システムは、少なくとも１つの実施の形態１〜３のヘテロ接合型バックコンタクトセルを備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。【0118】
＜実施の形態６＞実施の形態６は、実施の形態５として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施の形態６の太陽光発電システムも、少なくとも１つの実施の形態１〜３のヘテロ接合型バックコンタクトセルを備えるものである。本発明の光電変換素子は高い特性（変換効率等）を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。
【0119】
＜大規模太陽光発電システム＞図２６に、本発明の大規模太陽光発電システムの一例である実施の形態６の太陽光発電システムの構成の概略を示す。図２６を参照して、実施の形態６の太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。太陽光発電システム４０００は、図２５に示す実施の形態５の太陽光発電システム２０００よりも大規模な太陽光発電システムである。
【0120】
複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３およびそれに接続されるサブシステム４００１の数は２以上の任意の整数とすることができる。尚、パワーコンディショナ４００３には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池に蓄電された電力を供給することができる。また、蓄電池はパワーコンディショナ４００３に内蔵されていてもよい。【0121】
変圧器４００４は、複数のパワーコンディショナ４００３および商用電力系統に接続される。【0122】
複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は、２以上の任意の整数とすることができる。【0123】
複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２およびそれに接続される光電変換モジュールアレイ２００１の数は、２以上の任意の整数とすることができる。【0124】
集電箱３００４は、複数の接続箱３００２に接続される。また、パワーコンディショナ４００３は、サブシステム４００１内の複数の集電箱３００４に接続される。【0125】
＜動作＞実施の形態６の太陽光発電システム４０００は、たとえば以下のように動作する。
【0126】
モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱３００２を介して集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。さらに、複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。尚、パワーコンディショナ４００３に蓄電池が接続されている場合（または、蓄電池がパワーコンディショナ４００３に内蔵される場合）、パワーコンディショナ４００３は集電箱３００４から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、サブシステム４００１の発電量に応じて適宜パワーコンディショナ４００３側に供給され、適切に電力変換されて変圧器４００４へ供給される。【0127】
変圧器４００４は、複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。【0128】
なお、太陽光発電システム４０００は、少なくとも１つの実施の形態１〜３のヘテロ接合型バックコンタクトセルを備えるものであればよく、太陽光発電システム４０００に含まれる全ての光電変換素子が実施の形態１〜３のヘテロ接合型バックコンタクトセルでなくても構わない。たとえば、あるサブシステム４００１に含まれる光電変換素子の全てが実施の形態１〜３のヘテロ接合型バックコンタクトセルであり、別のサブシステム４００１に含まれる光電変換素子の一部若しくは全部が、実施の形態１〜３のヘテロ接合型バックコンタクトセルでない場合もあり得るものとする。【実施例1】
【0129】
図１９（ａ）に、実施例１のヘテロ接合型バックコンタクトセルの断面構造を示し、図１９（ｂ）に、図１９（ａ）のＸＩＸｂ−ＸＩＸｂに沿った模式的な断面図を示す。なお、図１９（ａ）において、Ｌは、隣り合う第１下部電極９１の端部９１ａと第２電極１０の端部１０ａとの間の電極間距離を示し、ｔは、ｐ型層８の厚さを示す。また、図１９（ｂ）において、Ａは、実施例１のヘテロ接合型バックコンタクトセルの平面の１辺の長さを示し、ｄは、電極ピッチを示している。【0130】
電極間距離Ｌと、ｐ型層８の導電率σと、ｐ型層８の厚さｔと、動作電圧Ｖopと、動作電流Ｉopと、電極間リーク電流の許容率αと、セルの平面の１辺の長さＡと、電極ピッチｄと、以下の式（Ｉ）の関係を満たしている。【0131】
【数1】
【0132】
したがって、たとえば、σ＝１×１０-4Ｓ／ｃｍ、ｔ＝１０ｎｍ、Ｖop＝０．７Ｖ、Ｉop＝４０ｍＡ／ｃｍ2、α＝０．０１、Ａ＝１０ｃｍ、およびｄ＝１ｍｍである場合には、上記の式（Ｉ）から、電極間距離Ｌは、Ｌ≧０．３５ｎｍの関係を満たしていればよいことがわかる。【0133】
また、上記の式（Ｉ）から、以下の式（ＩＩ）を導くことができる。【0134】
【数2】
【0135】
したがって、たとえばＬ≦１μｍとする場合には、ｐ型層８の導電率σは、σ≦２．８×１０-1Ｓ／ｃｍの関係を満たしていればよいことがわかる。【実施例2】
【0136】
図２０（ａ）に、実施例２のヘテロ接合型バックコンタクトセルの断面構造を示し、図２０（ｂ）に、図２０（ａ）のＸＸｂ−ＸＸｂに沿った模式的な断面図を示す。実施例２のヘテロ接合型バックコンタクトセルは、ｐ型層８の直下にｉ型水素化アモルファスシリコンを含有する真性層４４が設けられている点で、実施例１のヘテロ接合型バックコンタクトセルと異なっている。【0137】
実施例２のヘテロ接合型バックコンタクトセルにおいては、ｎ型層６の直下の真性層の厚さと、ｐ型層８の直下の真性層の厚さとを独立に制御することができるため、変換効率などの特性の高いヘテロ接合型バックコンタクトセルをより容易に作製することができる。【0138】
すなわち、ｎ型層６の直下の真性層の厚さが薄いほど、真性層４において少数キャリアライフタイムをほとんど損なうことなく寄生抵抗を小さくすることができる一方で、ｐ型層８の直下の真性層の厚さは厚い方が、真性層における少数キャリアライフタイムを高くすることができる。そのため、ｐ型層８の直下の真性層の厚さ（実施例２では、真性層４と真性層４４との合計厚さ）をｎ型層６の直下の真性層の厚さ（実施例２では、真性層４の厚さ）をよりも厚くすることによって、変換効率などの特性を高くすることができる。【実施例3】
【0139】
図２１（ａ）に、実施例３のヘテロ接合型バックコンタクトセルの断面構造を示し、図２１（ｂ）に、図２１（ａ）のＸＸＩｂ−ＸＸＩｂに沿った模式的な断面図を示す。実施例３のヘテロ接合型バックコンタクトセルは、第１下部電極９１の端部９１ａがｎ型層６の裏面上に位置しているとともに、ｎ型層６がドット状に形成されている点で、実施例１のヘテロ接合型バックコンタクトセルと異なっている。
【0140】
実施例３のヘテロ接合型バックコンタクトセルにおいても、上記と同様に、半導体１および真性層４が受けるダメージを低減して高い歩留まりで製造することができるとともに特性を高くすることができる。【0141】
＜まとめ＞本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の第１導電型層と、真性層の一部を被覆する第２導電型の第２導電型層と、真性層の一部を被覆する第１絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極と、を備え、第１導電型層の一部および第２導電型層の一部は、真性層と絶縁層とが接する領域の上方に位置している光電変換素子である。このような構成とすることにより、第１導電型層のパターニングを絶縁層上で行なうことができ、第１導電型層のパターニング時に、半導体および真性層が受けるダメージを低減することができるため、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。
【0142】
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第１導電型の第１導電型層と、真性層の一部を被覆する第２導電型の第２導電型層と、真性層の一部を被覆する第１絶縁層と、第１導電型層上に設けられた第１電極と、第２導電型層上に設けられた第２電極とを備え、第１電極は、第１導電型層に接する第１下部電極と、第１下部電極上に設けられた第１上部電極と、を備え、第１下部電極と第２電極との間および第１上部電極と第２電極との間には、それぞれ第２絶縁層が設けられている光電変換素子である。このような構成とすることにより、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。【0143】
また、本発明の光電変換素子において、第２導電型層の端部は、第２絶縁層を介して、第１導電型層の端部よりも上方に位置していることが好ましい。このような構成とすることにより、第２導電型層のパターニングを絶縁層上で行なうことができ、第２導電型層のパターニング時に、半導体および真性層が受けるダメージを低減することができる。また、第１導電型層と第２導電型層とが厚さ方向に絶縁されているため、シャント抵抗を著しく大きくすることができる。したがって、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。【0144】
また、本発明の光電変換素子において、第１電極は、第１導電型層に接する第１下部電極と、第１下部電極上に設けられた第１上部電極とを備え、第１下部電極と第２電極との間、および第１上部電極と第２電極との間には、それぞれ、第２絶縁層が設けられていることが好ましい。このような構成とすることにより、第１上部電極が、第１下部電極と第２電極との間の領域上に形成されているため、第１下部電極と第２電極との間の領域から漏れ出る光を第１上部電極で反射することにより、光電変換ロスを抑制することができる。また、第１上部電極を第２電極の上部に形成しているため、第１上部電極の面積を大きくとることができ、第１電極の抵抗を小さくすることができる。【0145】
また、本発明の光電変換素子において、第１下部電極の端部および第２電極の端部は、第２絶縁層の上方に位置している部分を有していることが好ましい。このような構成とすることにより、第１下部電極と第２電極のパターニングを第２絶縁層上で行なうことができるため、パターニングによって、半導体、真性層および第１導電型層がダメージを受けるのを防ぐことができる。【0146】
また、本発明の光電変換素子において、第２導電型層の導電率が、０．２８Ｓ／ｃｍ以下であることが好ましい。このような構成とすることにより、第１下部電極と第２電極との間の電極間距離を１０μｍ以下にすることができるため、第１下部電極と第２電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。【0147】
また、本発明の光電変換素子においては、第２導電型がｐ型であることが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。【0148】
また、本発明の光電変換素子においては、第２導電型層と接する領域における真性層の厚さは、第１導電型層と接する領域における真性層の厚さよりも厚いことが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。【0149】
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および各実施例の構成を適宜組み合わせることも当初から予定している。【0150】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。【産業上の利用可能性】
【0151】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。【符号の説明】
【0152】
１ 半導体、２ テクスチャ構造、３ 反射防止膜、４ 真性層、５ 第１絶縁層、６ｎ型層、６ａ 端部、６ｂ 溝部、６ｃ フラップ部、７ 第２絶縁層、８ ｐ型層、８ａ 端部、８ｂ 溝部、８ｃ フラップ部、９ 第１電極、１０ 第２電極、１０ａ 端部、１１ 第３絶縁層、２１ レジスト、２２ 開口部、３１ レジスト、３２ 開口部、４１ レジスト、４２ 開口部、４４ 真性層、５１ レジスト、５２ 開口部、６１ レジスト、６２ 開口部、７１ レジスト、７２ 開口部、９１ 第１下部電極、９１ａ 端部、９２ 第１上部電極、１０１ 結晶シリコンウエハ、１０２ 真性水素化アモルファスシリコン遷移層、１０３ ｎドープ領域、１０４ ｐドープ領域、１０５ 電極、１０６ 反射層、１０００ 光電変換モジュール、１００１ 光電変換素子、１００２ カバー、１０１３，１０１４ 出力端子、２０００ 太陽光発電システム、２００１
光電変換モジュールアレイ、２００２ 接続箱、２００３ パワーコンディショナ、２００４ 分電盤、２００５ 電力メータ、２０１１ 電気機器類、２０１３，２０１４ 出力端子、３０００ モジュールシステム、３００２ 接続箱、３００４ 集電箱、４０００ 太陽光発電システム、４００１ サブシステム、４００３ パワーコンディショナ、４００４ 変圧器。