特許 6227782 光電子パッケージアセンブリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6227782

(24)【登録日】2017年10月20日

(45)【発行日】2017年11月8日

(54)【発明の名称】光電子パッケージアセンブリ

(51)【国際特許分類】

   H01S 5/022 20060101AFI20171030BHJP

   H01L 25/065 20060101ALI20171030BHJP

   H01L 25/07 20060101ALI20171030BHJP

   H01L 25/18 20060101ALI20171030BHJP

   H01L 31/02 20060101ALI20171030BHJP

【ＦＩ】

   H01S5/022

   H01L25/08 B

   H01L31/02 B

【請求項の数】15

【全頁数】12

(21)【出願番号】特願2016-533576(P2016-533576)

(86)(22)【出願日】2013年12月27日

(65)【公表番号】特表2017-502502(P2017-502502A)

(43)【公表日】2017年1月19日

(86)【国際出願番号】US2013078092

(87)【国際公開番号】WO2015099781

(87)【国際公開日】20150702

【審査請求日】2016年5月23日

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(72)【発明者】

【氏名】イム，ミョン，ジン

(72)【発明者】

【氏名】リウ，アンシュヨン

(72)【発明者】

【氏名】イェパネチニコフ，ヴァレンティン

【審査官】 島田 英昭

(56)【参考文献】

【文献】 特表２０１３−５３２８５０（ＪＰ，Ａ）

【文献】 特開２００７−２０７８０５（ＪＰ，Ａ）

【文献】 特開２００７−１８４４００（ＪＰ，Ａ）

【文献】 特開２００２−３４３９８３（ＪＰ，Ａ）

【文献】 特表２００８−５２３５８１（ＪＰ，Ａ）

【文献】 特開２０００−０４０８４０（ＪＰ，Ａ）

【文献】 特開２０１０−０８７５１６（ＪＰ，Ａ）

【文献】 特開２００４−２３５５４７（ＪＰ，Ａ）

【文献】 特開２０１１−０３３６５９（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００４／０２１２０６９（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｓ５／００−５／５０

Ｈ０１Ｌ２５／００−２５／１８

Ｈ０１Ｌ３１／０２−３１／０２４

(57)【特許請求の範囲】

【請求項1】

パッケージ基板と、
前記パッケージ基板に電子的に接続されるレーザチップであって、該レーザチップはパッケージ基板面に沿った方向に前記パッケージ基板を超えて突出した、レーザチップと、
前記レーザチップに動作可能に接続され、前記パッケージ基板には直接的に接続されていないレーザ駆動チップであって、該レーザ駆動チップは、前記レーザチップと前記パッケージ基板との間にある、レーザ駆動チップと、
前記レーザチップと前記パッケージ基板との間にあるアンダーフィル材料と、
前記レーザチップに取り付けられ、前記レーザチップが前記パッケージ基板から突出している領域に近接して配置され、前記パッケージ基板から突出している領域にアンダーフィル材料が侵入しないようにするダムと、を備えるアセンブリ。

【請求項2】

前記レーザチップは、前記レーザチップが前記パッケージ基板から突出している領域で、光を出すことが可能である、請求項1に記載のアセンブリ。

【請求項3】

前記レーザチップが前記パッケージ基板から突出している領域は、レンズ部品を有する、請求項1に記載のアセンブリ。

【請求項4】

前記レンズ部品は、複数のレンズを有する、請求項3に記載のアセンブリ。

【請求項5】

シリコンの前記レンズ部品が、低温度硬化性接着剤を介して前記レーザチップに取り付けられた、請求項3に記載のアセンブリ。

【請求項6】

前記レーザチップは、2個から15個のレーザを有する、請求項1に記載のアセンブリ。

【請求項7】

前記ダムは、前記パッケージ基板に固着された、請求項1に記載のアセンブリ。

【請求項8】

前記レーザチップは、複数のレーザを有し、各レーザは導波路に動作可能に接続され、各導波路は関連付けられた複数の光変調器を有し、光変調器は、関連付けられた導波路に伝播する光ビームを変調することが可能である、請求項1に記載のアセンブリ。

【請求項9】

パッケージ基板と、
前記パッケージ基板に電子的に接続された検出チップであって、該検出チップは、パッケージ基板面に沿った方向に前記パッケージ基板を超えて突出した、検出チップと、
前記検出チップと前記パッケージ基板との間にあるアンダーフィル材料と、
前記検出チップに取り付けられ、前記検出チップが前記パッケージ基板から突出している領域に近接して配置され、前記パッケージ基板から突出している領域に前記アンダーフィル材料が侵入しないようにするダムと、を備えるアセンブリ。

【請求項10】

前記検出チップは、前記検出チップが前記パッケージ基板から突出している領域で光を受けることができる、請求項9に記載のアセンブリ。

【請求項11】

前記検出チップが前記パッケージ基板から突出している領域は、レンズ部品を有する、請求項9に記載のアセンブリ。

【請求項12】

前記レンズ部品は、複数のレンズを有する、請求項11に記載のアセンブリ。

【請求項13】

シリコンの前記レンズ部品が、低温度硬化性接着剤を介して前記検出チップに取り付けられた、請求項11に記載のアセンブリ。

【請求項14】

前記検出チップは、2個から15個の光検出器を有する、請求項9に記載のアセンブリ。

【請求項15】

前記ダムは、前記パッケージ基板に固着された、請求項9に記載のアセンブリ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、概して、光電子パッケージアセンブリ(optoelectronics packaging assemblies)、半導体装置積層アセンブリ、光送受信モジュール並びに光データ転送及び光データ通信に関する。

【背景技術】

【0002】

コンピュータ、チップ、サーバボード、サーバ及び装置間での電気的なデータ伝送から光学的なデータ伝送への推移を見ると、信号が送信可能な帯域及び距離に関してはかなり改善している。しかし、温度管理、材料互換性、光学性能、コスト効率の点については課題がある。ハイブリッドレーザを組み込んだアセンブリでは、演算、記憶及びネットワークのリソースを備えるサーバラック間での入出力用に100Gbpsの帯域を提供するように作られる。これらのアセンブリでは、光送受信モジュールが、これらの課題とされる性能要求を満たすようにパッケージされることが要求される。一般的には、半導体チップ用のパッケージは、チップを損傷から守り、半導体チップを電源や、他の電子部品 (例えば、入出力機能を行うもの)に接続する電子接続を供給する。半導体チップはより高い帯域の性能に向かっており、エンドユーザはより小さい構成要素を求めているため、光電子装置のパッケージは、寸法、温度管理、電源供給、相互接続密度、コスト、精度及び集積課題を満たさなくてはならない。

【0003】

ここに記載及び、例示される事項は、本発明の観点を例示することを目的として提供され、本発明の範囲を限定することは意図されていない。例示の簡潔性と明確性のため、図で描画された要素は、必ずしも縮尺通りに描かれていない。さらに、適切な場合には、複数の図で繰り返された参照ラベルは、対応する又は類似する要素を示す。

【図面の簡単な説明】

【0004】

【図1A】アンダーフィルダムを用いた光電子積層パッケージアセンブリを示す概念図である。

【図1B】アンダーフィルダムを用いた光電子積層パッケージアセンブリを示す概念図である。

【図2A】アンダーフィルダムを用いた光電子積層パッケージアセンブリの別を示す概念図である。

【図2B】アンダーフィルダムを用いた光電子積層パッケージアセンブリの別を示す概念図である。

【図3A】アンダーフィルダムを用いた光電子パッケージアセンブリを示す概念図である。

【図3B】アンダーフィルダムを用いた光電子パッケージアセンブリを示す概念図である。

【図4A】アンダーフィルダムを用いた光電子パッケージアセンブリの別を示す概念図である。

【図4B】アンダーフィルダムを用いた光電子パッケージアセンブリの別を示す概念図である。

【図5】光電子レーザチップの概念図である。

【図6】（複数の）レンズを有する光電子パッケージアセンブリを示す概念図である。

【図7】光電子パッケージアセンブリを示す概念図である。

【発明を実施するための形態】

【0005】

以下の記載においては、特定の詳細が本発明の実施形態を理解するのに提供される。当業者に明らかなように実施形態は、一以上のこれらの特定の詳細がなくても実施することができ、一の実施形態の特定の詳細が他の実施形態でも実施することができることがよくある。他の事項について、よく知られた特徴については、本記載を分かりにくくしないようにするため詳細には述べられない。

【0006】

ここに記載された光電子パッケージアセンブリは、例えば、高性能な演算アプリケーション、データセンタにおけるボード対ボード、メモリ対CPU、チップ対チップの相互接続用のスイッチ/FPGA(field programmable gateway)及びメモリ拡張における光データ転送に役立つ。本発明の実施形態では、光データ転送についての小さな構成要素、低いコスト及び改善した安定性が提供される。

【0007】

図1Aは、光電子パッケージアセンブリを提供する。光電子パッケージアセンブリでは、IC(集積回路)チップ100がレーザチップ105に直接的にフリップチップで固着されている。本発明の実施形態において、IC(集積回路)100(又はダイ)は、パッケージ基板に直接的に固着されていない。ICチップ100は、レーザチップ105のドライバである。実施形態において、ICチップ100は分散型ドライバである。ICチップ100は、レーザビームを変調することができるレーザチップ105内にある複数の光変調器(図示せず)を駆動可能である。本発明のさらなる実施形態において、駆動ICチップ(driver IC chip)100は、薄いダイであり、例えば、最も薄い所で50±10μm(約50μm)の厚さを有する。さらに、駆動ICチップ100は、高さを50μm以下又は高さを20μmから100μmの間にすることもできる。レーザチップ105の面と熱接触する、ヒートスプレッダ(heat spreader)、ヒートシンク(heat sink)等の温度管理部品115があってもよい。熱伝導材料などの材料層(図示せず)が、温度管理部品115とレーザチップ105との間にあってもよい。レーザチップ105は、レーザチップ105から出射する光121を指向する複数の光学部品120を有してもよい。光学部品120は、レーザチップ105からのレーザ光を方向付け、光を90度曲げる光学要素でよく、45度を有するミラーなどである。レーザチップ105上の導電性のピラー、バンプ、ピン又はポスト125は、駆動チップ100上の対応する導電性ピラー、バンプ、ピン又はポスト130と繋がり、電気的に動作可能にレーザチップ105を駆動チップ100に接続する。レーザチップ105上の導電性ピラー、バンプ、ピン又はポスト135は、パッケージ基板110上の対応する導電性ピラー、バンプ、ピン又はポスト140と繋がり、電気的に動作可能にレーザチップ105をパッケージ基板110に接続する。導電性ピラー、バンプ、ピン又はポスト125及び導電性ピラー、バンプ、ピン又はポスト135は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト130及び導電性ピラー、バンプ、ピン又はポスト140に、任意で設けられる半田材料145及び半田材料147を介して、電気的に接続され、つなげられる。別の実施形態においては、半田材料145と半田材料147はなく、導電性ピラー、バンプ、ピン又はポスト125及び導電性ピラー、バンプ、ピン又はポスト135は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト130及び導電性ピラー、バンプ、ピン又はポスト140に、例えば、熱圧着ボンディング(thermocompression bonding)、超音波熱圧着ボンディング(thermosonic bonding)及び/又はエポキシボンディング処理(epoxy bonding process)を介して、電気的に接続され、つなげられる。

【0008】

レーザチップ105は、その面にチップオン基板ダム150も有する。アンダーフィル155が、パッケージ基板110とレーザチップ105との間に設けられる。チップオン基板ダム150は、例えば、毛細現象によるアンダーフィルの処理などの、アンダーフィルの充填処理中に、レーザチップ105の光学突出領域160(optical overhang area 160)にアンダーフィル155が流れてしまうのを防ぐのに役立つ。チップオン基板ダム150は、例えば、半田材料148を通じてパッケージ基板110の対応する金属領域165に固着されてもよい。他の固着材料を用いてもよい。任意で設けられる金属領域165は、電気的に動作可能にパッケージ基板110には接続されない。

【0009】

別の実施形態においては、レーザチップ105は、その面にチップオンチップダム170を有する。アンダーフィル175の層がレーザチップ105とICチップ100との間に設けられる。チップオンチップダム170は、例えば、毛細現象によるアンダーフィルの処理などのアンダーフィル充填処理中に、不要な領域(unwanted areas)にアンダーフィル175が流れてしまうのを防ぐのに役立つ。

【0010】

パッケージ基板110は、その表面にパッシベーション層180を有してもよい。パッシベーション層180は、半田材料とアンダーフィルの層のための境界となる特徴181を有する。特徴181は、例えば、隆起領域、バンプ又はピラーでよい。

【0011】

コネクタ185は、パッケージ基板110をボード190に接続する。コネクタ185は、例えば、低挿入力型(LIF)コネクタや、ソケットコネクタ等の電気コネクタであり、光電子アセンブリパッケージが着脱可能にボード190に取り付けられるようにすることができる。ボード190は、例えば、プロセッサ及び/又はメモリ等の他のICデバイスへの電気的な接続を提供する。ボード190は、例えば、プリント基板又は他の種類のマザーボード若しくはサーバボードである。

【0012】

図1Bは、レーザチップ105の側面図であり、図には、ICチップ100とパッケージ基板110は含まれていない。図1Bにおいて、パッケージ基板110上の導電性ポスト140につながる多数の導電性ピラー135が設けられている。また、図1Bには、ICチップ100上の導電性ポスト130につながる多数の導電性ピラー125が設けられている。導電性ピラー125と導電性ピラー135の数は、これ以外でもよい。チップオン基板ダム150とチップオンチップダム170も図1Bに表されている。複数の光学伝達穴195により、レーザ光がレーザチップ105から出射することができる。本発明の実施形態においては、光学伝達穴195は、垂直方向において、逆テーパ穴である。

【0013】

図2Aは、光電子パッケージアセンブリの別を示す。この光電子パッケージアセンブリにおいては、ICチップ200がレーザチップ205に直接的にフリップチップで固着されている。本発明の実施形態において、ICチップ200は、パッケージ基板210に直接的に固着されていない。ICチップ200は、レーザチップ205のドライバである。実施形態において、ICチップ200は分散型ドライバである。ICチップ200は、レーザビームを変調することができるレーザチップ205内にある複数の光変調器(図示せず)を駆動可能である。本発明のさらなる実施形態において、駆動ICチップ(driver IC chip)200は、薄いダイであり、例えば、最も薄い所で50±10μm(約50μm)の厚さを有する。駆動ICチップ200は、高さを50μm以下又は高さを20μmから100μmの間にすることもできる。レーザチップ205の面と熱接触する、ヒートスプレッダ、ヒートシンク等の温度管理部品215があってもよい。熱伝導材料などの材料層(図示せず)が、温度管理部品215とレーザチップ205との間にあってもよい。レーザチップ205は、レーザチップ205から出射する光221を指向する複数の光学部品220を有してもよい。光学部品220は、レーザチップ105からのレーザ光を方向づけ、光を90度曲げる光学要素でよく、45度を有するミラーなどである。レーザチップ205上の導電性のピラー、バンプ、ピン又はポスト225は、駆動ICチップ200上の対応する導電性ピラー、バンプ、ピン又はポスト230と繋がり、電気的に動作可能にレーザチップ205を駆動チップ200に接続する。レーザチップ205上の導電性ピラー、バンプ、ピン又はポスト235は、パッケージ基板210上の対応する導電性ピラー、バンプ、ピン又はポスト240と繋がり、電気的に動作可能にレーザチップ205をパッケージ基板210に接続する。導電性ピラー、バンプ、ピン又はポスト225及び導電性ピラー、バンプ、ピン又はポスト235は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト230及び導電性ピラー、バンプ、ピン又はポスト240に、任意で設けられる半田材料245と半田材料247を介して、電気的に接続され、つなげられる。別の実施形態においては、半田材料245と半田材料247はなく、導電性ピラー、バンプ、ピン又はポスト225及び導電性ピラー、バンプ、ピン又はポスト235は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト230及び導電性ピラー、バンプ、ピン又はポスト240に、例えば、熱圧着ボンディング、超音波熱圧着ボンディング及び/又はエポキシボンディング処理を介して、電気的に接続され、つなげられる。

【0014】

レーザチップ205は、その面にチップオン基板ダム250も有する。アンダーフィル255が、パッケージ基板210とレーザチップ205との間に設けられる。チップオン基板ダム250は、例えば、毛細現象によるアンダーフィルの処理などの、アンダーフィルの充填処理中に、レーザチップ205の光学突出領域260にアンダーフィル255が流れてしまうのを防ぐのに役立つ。

【0015】

別の本実施形態では、レーザチップ205は、その面にチップオンチップダム270を有する。アンダーフィル275の層がレーザチップ205とICチップ200との間に設けられる。チップオンチップダム270は、例えば、毛細現象によるアンダーフィルの処理などのアンダーフィル充填処理中に、不要な領域にアンダーフィル275が流れてしまうのを防ぐのに役立つ。

【0016】

パッケージ基板210は、その表面にパッシベーション層280を有してもよい。パッシベーション層280は、半田材料とアンダーフィルの層のための境界となる特徴281を有する。特徴281は、例えば、隆起領域、バンプ又はピラーでよい。

【0017】

コネクタ285は、パッケージ基板210をボード290に接続する。コネクタ285は、例えば、低挿入力型(LIF)コネクタや、ソケットコネクタ等の電気コネクタであり、光電子アセンブリパッケージが着脱可能にボード290に取り付けられるようにすることができる。ボード290は、例えば、プロセッサ及び/又はメモリ等の他のICデバイスへの電気的な接続を提供する。ボード290は、例えば、プリント基板又は他の種類のマザーボード若しくはサーバボードである。

【0018】

図2Bは、レーザチップ205の側面図であり、図には、ICチップ200とパッケージ基板210は含まれていない。図2Bにおいて、パッケージ基板210上の導電性ポスト240につながる多数の導電性ピラー235が設けられている。また、図2Bには、ICチップ200上の導電性ポスト230につながる多数の導電性ピラー225が設けられている。導電性ピラー225と導電性ピラー235の数は、これ以外でもよい。チップオン基板ダム250とチップオンチップダム270も図2Bに表されている。複数の光学伝達穴295により、レーザ光がレーザチップ205から出射することができる。本発明の実施形態においては、光学伝達穴295は、垂直方向において、逆テーパ穴である。

【0019】

図3Aは、光電子パッケージアセンブリの別を示す。この光電子パッケージアセンブリにおいては、検出チップ305(又は、ダイ)がパッケージ基板310に固着されている。検出チップ305の面と熱接触する、ヒートスプレッダ、ヒートシンク等の温度管理部品315があってもよい。熱伝導材料などの材料層(図示せず)が、温度管理部品315と検出チップ305との間にあってもよい。検出チップ305は、複数の光学部品320を有してよい。光学部品320は光321を指向して、検出チップ305内にある一つ以上の光検出器(photodetector)(又は光センサ(photosensor))に入射させる。光学部品320は、光を90度曲げる光学要素でよく、45度を有するミラーなどである。光学部品320の数は、これ以外でもよい。さらに、別の実施形態では、光が90度曲げられることなくチップに入射してもよく、ミラーがないようにすることもできる。検出チップ305上の導電性ピラー、バンプ、ピン又はポスト335は、パッケージ基板310上の対応する導電性ピラー、バンプ、ピン又はポスト340と繋がり、電気的に動作可能に検出チップ305をパッケージ基板310に接続する。導電性ピラー、バンプ、ピン又はポスト335は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト340に、任意で設けられる半田材料347を介して、電気的に接続され、つなげられる。別の実施形態においては、半田材料347はなく、導電性ピラー、バンプ、ピン又はポスト335は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト340に、例えば、熱圧着ボンディング、超音波熱圧着ボンディング及び/又はエポキシボンディング処理を介して、電気的に接続され、つなげられる。

【0020】

検出チップ305は、その面にチップオン基板ダム350も有する。アンダーフィル355が、パッケージ基板310と検出チップ305との間に設けられる。チップオン基板ダム350は、例えば、毛細現象によるアンダーフィルの処理などの、アンダーフィルの充填処理中に、検出チップ305の光学突出領域360にアンダーフィル355が流れてしまうのを防ぐのに役立つ。チップオン基板ダム350は、例えば、半田材料348を通じてパッケージ基板310の対応する金属領域365に固着されてもよい。他の固着材料を用いてもよい。任意で設けられる金属領域365は、電気的に動作可能にパッケージ基板310には接続されない。

【0021】

パッケージ基板310は、その表面にパッシベーション層380を有してもよい。パッシベーション層380は、半田材料とアンダーフィルの層のための境界となる特徴381を有する。特徴381は、例えば、隆起領域、バンプ又はピラーでよい。

【0022】

コネクタ385は、パッケージ基板330をボード390に接続する。コネクタ385は、例えば、低挿入力型(LIF)コネクタや、ソケットコネクタ等の電気コネクタであり、光電子アセンブリパッケージが着脱可能にボード390に取り付けられるようにすることができる。ボード390は、例えば、プロセッサ及び/又はメモリ等の他のICデバイスへの電気的な接続を提供する。ボード390は、例えば、プリント基板又は他の種類のマザーボード若しくはサーバボードである。

【0023】

図3Bは、検出チップ305の側面図であり、図には、パッケージ基板310は含まれていない。図3Bには、パッケージ基板310上の導電性ポスト340につながる多数の導電性ピラー335が設けられている。導電性ピラー335の数は、これ以外でもよい。チップオン基板ダム350も図3Bに表されている。複数の光学伝達穴395により、レーザ光が検出チップ305に入射することができる。本発明の実施形態においては、光学伝達穴395は、垂直方向において、逆テーパ穴である。

【0024】

図4Aは、光電子パッケージアセンブリの別を示す。この光電子パッケージアセンブリにおいては、検出チップ405(又は、ダイ)がパッケージ基板410に固着されている。検出チップ405の面と熱接触する、ヒートスプレッダ、ヒートシンク等の温度管理部品415があってもよい。熱伝導材料などの材料層(図示せず)が、温度管理部品415と検出チップ405との間にあってもよい。検出チップ405は、複数の光学部品420を有してよい。光学部品420は光421を指向して、検出チップ405内にある一つ以上の光検出器(photodetector)(又は光センサ(photosensor))に入射させる。光学部品420は、光を90度曲げる光学要素でよく、45度を有するミラーなどである。光学部品の数は、これ以外でもよい。さらに、別の実施形態では、レーザ光が90度曲げられることなくチップに入射してもよく、ミラーがないようにすることもできる。検出チップ405上の導電性ピラー、バンプ、ピン又はポスト435は、パッケージ基板410上の対応する導電性ピラー、バンプ、ピン又はポスト440と繋がり、電気的に動作可能に検出チップ405をパッケージ基板410に接続する。導電性ピラー、バンプ、ピン又はポスト435は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト440に、任意で設けられる半田材料447を介して、電気的に接続され、つなげられる。別の実施形態においては、半田材料447はなく、導電性ピラー、バンプ、ピン又はポスト435は、それぞれ対応する導電性ピラー、バンプ、ピン又はポスト440に、例えば、熱圧着ボンディング、超音波熱圧着ボンディング及び/又はエポキシボンディング処理を介して、電気的に接続され、つなげられる。

【0025】

検出チップ405は、その面にチップオン基板ダム450も有する。アンダーフィル455が、パッケージ基板410と検出チップ405との間に設けられる。チップオン基板ダム450は、例えば、毛細現象によるアンダーフィルの処理などの、アンダーフィルの充填処理中に、検出チップ405の光学突出領域460にアンダーフィル455が流れてしまうのを防ぐのに役立つ。

【0026】

パッケージ基板410は、その表面にパッシベーション層480を有してもよい。パッシベーション層480は、半田材料とアンダーフィルの層のための境界となる特徴481を有する。特徴481は、例えば、隆起領域、バンプ又はピラーでよい。

【0027】

コネクタ485は、パッケージ基板410をボード490に接続する。コネクタ485は、例えば、低挿入力型(LIF)コネクタや、ソケットコネクタ等の電気コネクタであり、光電子アセンブリパッケージが着脱可能にボード490に取り付けられるようにすることができる。ボード490は、例えば、プロセッサ及び/又はメモリ等の他のICデバイスへの電気的な接続を提供する。ボード490は、例えば、プリント基板又は他の種類のマザーボード若しくはサーバボードである。

【0028】

図4Bは、検出チップ405の側面図である。検出チップ405は、パッケージ基板410に動作可能に接続される。図4Bには、パッケージ基板410上の導電性ポスト440につながる多数の導電性ピラー435が設けられている。導電性ピラー435の数は、これ以外でもよい。チップオン基板ダム450も図4Bに表されている。複数の光学伝達穴495により、レーザ光が検出チップ405に入射することができる。

【0029】

図5は、レーザチップ505の内部特徴を示す。レーザチップ505は、レーザ510と、導波路515とを有する。導波路515は、レーザ510からの光を任意に設けられる複数の光学部品520へ導く。光学部品520は、レーザチップ505からのレーザ光を方向付け、光を90度曲げる光学要素でよく、45度を有するミラーなどである。光学部品520の数は、これ以外でもよい。レーザ光は、そのレーザ光が導波路515を進む方向と垂直な方向で出力される。さらなる別の実施形態においては、レーザ光は、そのレーザ光が導波路515を進む方向と平行な方向で、チップから出射してもよい。本発明の実施形態においては、レーザ510は、例えば、垂直共振器面発光レーザ(VCSELs)、ダイオードレーザ、ハイブリッド半導体レーザ等である。ハイブリッド半導体レーザは、シリコンの光学素子と発光素子の両方を有するレーザ装置である。発光素子は、例えば、リン化インジウムを含む。12個のレーザ510が示されているが、レーザ510の数は他の数でもよい。本発明の実施形態においては、レーザチップ505は2個から32個のレーザを有する。複数の光変調器525が導波路515の各々に設けられている。本発明の実施形態においては、2個から20個、2個から15個又は7個から15個の光変調器が導波路515の各々に設けられている。

【0030】

図6Aは、光電子パッケージアセンブリの光学突出領域を示す。光学突出領域は、光電子チップのうち、パッケージ基板を超えて伸びた(extends beyond)領域である。レーザチップ605と検出チップ607がパッケージ基板610にパッケージされている。レーザチップ605と検出チップ607の光学突出領域によれば、光入出力用のレンズ部品615とレンズ部品616を一つ以上の光入出力結合アセンブリ(図示せず)へ取り付けることができる。光入出力結合アセンブリ(図示せず)は、光電子アセンブリと、例えば、両端に接続アセンブリを有する光ファイバケーブルで相互に接続される。光ファイバケーブルが他の装置に接続されると、光ファイバケーブルにより、光電子パッケージが組み込まれた本装置が、その他の装置と光学的に通信する（データを送信したり、データを受信したりする）ことができる。本発明の実施形態においては、レンズ部品615とレンズ部品616はシリコンを含む。図6Bは、光電子チップ605とこれに取り付けられたレンズ部品615の別の側からの図である(光電子チップ607とレンズ部品616についても同様である)。レンズ部品615とレンズ部品616は、複数のレンズ618を有する。12個のレンズが示されているが、レンズ618の個数はこれより多くすることも少なくすることもできる。レンズ618は、レンズ部品615とレンズ部品616上に設けられた多レンズアレイ(multi-lens array)の一部でもよい。レンズ618は、光出力(入力)用に、レーザチップ605（又は、検出チップ607）の垂直方向の逆テーパ穴に沿って並べられ、固着材料620を介してレーザチップ605(又は、検出チップ607)に取り付けられる。本発明の実施形態においては、固着材料620は、低温度硬化性接着剤であり、絶縁性ペースト(NCP:non-conductive paste)や、絶縁性フィルム(NCF:non-conductive film)などの接着材料である。レンズ部品615や部品レンズ616の固着は、例えば、低温度硬化性接着剤を用いて、z方向制御(z-height control)による熱圧着ボンディング処理で形成することができる。本発明の実施形態においては、レンズ部品615とレンズ部品616には、レーザチップ605や検出チップ607上の複数の位置合わせ基準に対応する複数の位置合わせ基準が設けられる。

【0031】

図7は、パッケージ基板710がレーザチップ705と、検出チップ707とを有する光電子パッケージアセンブリを示す。レーザドライバ700は、パッケージ基板710とレーザチップ705との間にある。レーザドライバ700は、動作可能にレーザチップ705に接続される。受信チップ715は、パッケージ基板710を通じて検出チップ707に動作可能に接続される。受信チップ715は、例えば、データ入力のチャンネルの各々について、トランスインピーダンス増幅器（transimpedance amplifiers）を有してよい。一般には、トランスインピーダンス増幅器(TIA)は、光検出器からの電流信号を電圧信号に変換し、これを増幅する。受信チップ715は、トランスインピーダンス増幅器からの信号を増幅する、(トランスインピーダンス増幅器一つ当たりに)直列に並んだ複数のアンプを有してもよい。レンズ部品720とレンズ部品721は、それぞれ、レーザチップ705と検出チップ707に取り付けられている。マイクロ制御チップ725と複数のバイアスICダイ730(電圧調整用)も、パッケージ基板に設けられている。別の実施形態においては、受信チップ715、マイクロ制御チップ725及びバイアスIC730のいくつかの機能又は全ての機能は一つのダイにまとめられてもよい(combined)。さらに別の実施形態においては、受信チップ715は、その受信チップ715がパッケージ基板710に直接的に取り付けられていない積層アセンブリにおいて、検出チップ707に直接的に接続されている。

【0032】

導電性ピラー、バンプ、ピン又はポストは、導電性材料を含む。導電性材料は、例えば、銅、金、アルミニウム、タングステン、プラチナ、これらの合金等である。半田なしで形成される、導電性ピラー、バンプ、ピン、ポスト又は他の導電性構造間の電気的な相互接続と金属同士の固着(metal-metal bonding)は、例えば、チップの熱圧着ボンディング、超音波熱圧着ボンディング及び／又はエポキシボンディング等により達成できる。本発明の実施形態においては、ピラー、パッド、バンプ、コラム(columns)、ピン又は他の導電性構造は、金又は銅を含み、熱圧着ボンディングがこれらをつなぐために用いられる。パッシベーション層は、例えば、SiO₂、SiN及びSiONを含む。アンダーフィル材料は、例えば、流動性誘電体であり、例えば、充填剤粒子を含む若しくは含まないエポキシ樹脂若しくはポリマー又は充填剤粒子を含む若しくは含まない無機材料等である。

【0033】

検出チップは、一個以上の光検出器又は光センサを有する基板である。本発明の実施形態において、検出チップは、複数の光検出器を有し、例えば、2個から32個の光検出器を有する。光センサ及び光検出器は、例えば、アバランシェフォトダイオードや、PINダイオードである。

【0034】

関連技術における当業者は、ここに示され、記載された様々な構成要素についての代替としての修正と変更が開示内容を通じて可能であると理解する。本明細書を通じて、一の実施形態又はある実施形態についての参照は、その実施形態に関連して記載された特定の特徴、構造、材料又は特性が、本発明の少なくとも一つの実施形態に含まれることを意味し、必ずしも、全ての実施形態にそれらが存在することを示していない。様々な層や構造を追加的に含めてもよく及び／又は、記載された特徴が他の実施形態において省略されてもよい。

【図1A】

【図1B】

【図2A】

【図2B】

【図3A】

【図3B】

【図4A】

【図4B】

【図5】

【図6A】

【図6B】

【図7】