特許 6229432 撮像素子、撮像システム、及び撮像素子の駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6229432

(24)【登録日】2017年10月27日

(45)【発行日】2017年11月15日

(54)【発明の名称】撮像素子、撮像システム、及び撮像素子の駆動方法

(51)【国際特許分類】

   H04N 5/347 20110101AFI20171106BHJP

   H04N 5/372 20110101ALI20171106BHJP

   G03B 7/091 20060101ALI20171106BHJP

【ＦＩ】

   H04N5/347

   H04N5/372

   G03B7/091

【請求項の数】14

【全頁数】16

(21)【出願番号】特願2013-224645(P2013-224645)

(22)【出願日】2013年10月29日

(65)【公開番号】特開2015-88854(P2015-88854A)

(43)【公開日】2015年5月7日

【審査請求日】2016年9月6日

(73)【特許権者】

【識別番号】311015207

【氏名又は名称】リコーイメージング株式会社

(74)【代理人】

【識別番号】100090169

【弁理士】

【氏名又は名称】松浦 孝

(74)【代理人】

【識別番号】100124497

【弁理士】

【氏名又は名称】小倉 洋樹

(72)【発明者】

【氏名】木村 吉孝

【審査官】 松永 隆志

(56)【参考文献】

【文献】 特開平０８−０７０４０５（ＪＰ，Ａ）

【文献】 特開２０００−０９８４４１（ＪＰ，Ａ）

【文献】 特開平０５−０５６３５７（ＪＰ，Ａ）

【文献】 特開２００７−３１８７０８（ＪＰ，Ａ）

【文献】 特開２００３−０３７８４８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／２２５−５／３７８

Ｇ０３Ｂ ７／０９１

(57)【特許請求の範囲】

【請求項1】

受光量に応じて蓄積した電荷を出力する複数の画素と、
前記画素が出力した電荷を蓄積して出力する複数の転送部とを備える撮像素子と、
前記複数の画素のうちの一部である複数の対象画素が蓄積した電荷を加算して出力する画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合には、前記所定の方向に並べられた前記複数の対象画素は電荷を所定の順に出力し、前記複数の対象画素が出力した全ての電荷を前記複数の対象画素に対応する１つの前記転送部が蓄積し、その直後に前記転送部が加算した電荷を１水平ラインとして出力し、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合には、前記所定の方向に並べられた前記複数の画素が出力した電荷を、対応する前記複数の転送部が各々蓄積し、その直後に前記転送部が加算していない電荷を１水平ラインとして出力し、
前記加算した電荷の出力と前記加算していない電荷の出力が、一定の規則で繰り返され、前記加算した電荷の出力における水平同期信号と前記加算していない電荷の出力における水平同期信号の周期が異なる
ことを特徴とする撮像システム。

【請求項2】

前記転送部が電荷を所定回数だけ出力する毎に同期信号を出力する同期信号生成部とを備える請求項１に記載の撮像システム。

【請求項3】

前記転送部が電荷を出力するタイミング毎に同期信号を出力する同期信号生成部とを備える請求項１に記載の撮像システム。

【請求項4】

前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合における前記転送部による電荷の出力が１以上の所定回数だけ行われ、かつ前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合における前記転送部による電荷の出力が１以上の所定回数だけ行われる度に、前記同期信号生成部は前記同期信号を出力する請求項２に記載の撮像システム。

【請求項5】

前記同期信号生成部は、前記同期信号とは異なる第２の同期信号を出力し、前記転送部による電荷の出力が行われる度に、前記同期信号生成部が前記第２の同期信号を出力する請求項４に記載の撮像システム。

【請求項6】

前記同期信号は水平同期信号である請求項２から４のいずれかに記載の撮像システム。

【請求項7】

前記第２の同期信号はＬＶＤＳ同期信号である請求項５に記載の撮像システム。

【請求項8】

前記撮像素子が露光するタイミングを示す露光信号を生成するタイミング生成部とを備え、
前記画素加算処理を行っている場合、前記タイミング生成部は、前記所定の方向に並べられた前記複数の対象画素が電荷を出力するタイミングに応じて前記露光信号を生成する請求項２から７のいずれかに記載の撮像システム。

【請求項9】

前記撮像素子が露光するタイミングを示す露光信号を生成するタイミング生成部とを備え、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合には、前記タイミング生成部は、前記同期信号が出力されてから第１の期間後に露光信号を出力し、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合には、前記タイミング生成部は、前記同期信号が出力されてから第２の期間後に露光信号を出力する
請求項２に記載の撮像システム。

【請求項10】

前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合における、前記転送部に電荷を出力する画素の数と、前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合における、前記転送部に電荷を出力する画素の数との比を、前記第２の期間に乗じた値が前記第１の期間である請求項９に記載の撮像システム。

【請求項11】

受光量に応じて蓄積した電荷を出力する複数の画素と、前記画素が出力した電荷を蓄積して出力する複数の転送部とを備える撮像素子において、前記複数の画素のうちの一部である複数の対象画素が蓄積した電荷を加算して出力する駆動方法であって、
所定の方向に並べられた前記複数の対象画素が電荷を所定の順に出力するステップと、
前記複数の対象画素が出力した全ての電荷を前記対象画素に対応する前記転送部で加算し、１水平ラインとして出力するステップと、
前記転送部が１水平ライン分の電荷を蓄積した直後に前記転送部が加算していない電荷を全て出力するステップとを備え、
前記加算した電荷の出力と前記加算していない電荷の出力が、一定の規則で繰り返され、前記加算した電荷の出力における水平同期信号と前記加算していない電荷の出力における水平同期信号の周期が異なる
ことを特徴とする撮像素子の駆動方法。

【請求項12】

受光量に応じて蓄積した電荷を出力する複数の画素と、
前記画素が出力した電荷を蓄積して出力する複数の転送部とを備え、
前記複数の画素のうちの一部である複数の対象画素が蓄積した電荷を加算して出力する画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合には、前記所定の方向に並べられた前記複数の対象画素は電荷を所定の順に出力し、前記複数の対象画素が出力した全ての電荷を前記複数の対象画素に対応する１つの前記転送部が蓄積し、その直後に前記転送部が電荷を全て出力し、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合には、前記所定の方向に並べられた前記複数の画素が出力した電荷を、対応する前記複数の転送部が各々蓄積し、その直後に前記転送部が電荷を出力し、
前記転送部が電荷を所定回数だけ出力する毎に同期信号を出力する同期信号生成部を備え、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合における前記転送部による電荷の出力が１以上の所定回数だけ行われ、かつ前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合における前記転送部による電荷の出力が１以上の所定回数だけ行われる度に、前記同期信号生成部は前記同期信号を出力する
ことを特徴とする撮像素子システム。

【請求項13】

受光量に応じて蓄積した電荷を出力する複数の画素と、
前記画素が出力した電荷を蓄積して出力する複数の転送部とを備え、
前記複数の画素のうちの一部である複数の対象画素が蓄積した電荷を加算して出力する画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合には、前記所定の方向に並べられた前記複数の対象画素は電荷を所定の順に出力し、前記複数の対象画素が出力した全ての電荷を前記複数の対象画素に対応する１つの前記転送部が蓄積し、その直後に前記転送部が電荷を全て出力し、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合には、前記所定の方向に並べられた前記複数の画素が出力した電荷を、対応する前記複数の転送部が各々蓄積し、その直後に前記転送部が電荷を出力し、
前記転送部が電荷を所定回数だけ出力する毎に同期信号を出力する同期信号生成部を備え、
前記撮像素子が露光するタイミングを示す露光信号を生成するタイミング生成部を備え、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれる場合には、前記タイミング生成部は、前記同期信号が出力されてから第１の期間後に露光信号を出力し、
前記画素加算処理を行っている場合であって、かつ前記転送部に電荷を出力する画素に前記対象画素が含まれない場合には、前記タイミング生成部は、前記同期信号が出力されてから第２の期間後に露光信号を出力する
ことを特徴とする撮像素子システム。

【請求項14】

垂直転送部と、
前記垂直転送部からの電荷を受け取り出力する水平転送部と、
連続する複数の水平ラインで検出された電荷を前記垂直転送部または前記水平転送部において加算して前記水平転送部から出力する加算電荷出力手段と、
１つの水平ラインの電荷を前記水平転送部から出力する１ライン電荷出力手段とを備え、
前記加算電荷出力手段と前記１ライン電荷出力手段の駆動が一定の規則で繰り返されるとともに、前記加算電荷出力手段と前記１ライン電荷出力手段との間で、水平同期信号の出力タイミングを変更し、水平同期信号の出力タイミングが両者で同じときに比べ１フレーム分の電荷を出力するのに掛かる期間を短くすることを特徴とする撮像システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画素に蓄積された電荷を出力する撮像素子、撮像システム、及び撮像素子の駆動方法に関する。

【背景技術】

【0002】

ＣＣＤセンサが有する複数の画像を複数の領域に分割し、各領域内の画素出力を演算し、演算結果に基づいて、各画素に蓄積された電荷を加算するか否かを判断する撮像装置が知られている。すなわち、この撮像装置は、ＣＣＤセンサの出力をメインＣＰＵが演算した結果に基づいて、各画素の加算有無を決定することにより、画像が破綻することを防止する（特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００６−５４５２６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかし、ＣＣＤセンサの出力の演算結果に基づいて電荷を加算するか否かを判断する構成では、画像が破綻しないようにするためには２フレームを取得するに要する期間以上の期間が掛かる。そのため、メインＣＰＵといったＣＣＤセンサの後段回路に処理負荷が掛かると共に、想定外に処理時間が必要となるおそれがある。このような場合には、撮像装置の動作が緩慢になり、ユーザに不快感をもたらす。

【0005】

本発明はこれらの問題に鑑みてなされたものであり、ＣＣＤセンサの後段回路に必要以上に負担を掛けることなく、電荷を加算する撮像素子、撮像システム、及び撮像素子の駆動方法を得ることを目的とする。

【課題を解決するための手段】

【0006】

本願第１の発明による撮像素子は、受光量に応じて蓄積した電荷を出力する複数の画素と、画素が出力した電荷を蓄積して出力する複数の転送部とを備え、複数の画素のうちの一部である複数の対象画素が蓄積した電荷を加算して出力する画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれる場合には、所定の方向（垂直方向）に並べられた複数の対象画素は電荷を所定の順に出力し、複数の対象画素が出力した全ての電荷を複数の対象画素に対応する１つの転送部が蓄積し、その直後に転送部が電荷を全て出力し、画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれない場合には、所定の方向（垂直方向）に並べられた複数の画素が出力した電荷を、対応する複数の転送部が各々蓄積し、その直後に転送部が電荷を出力することを特徴とする。画素加算を行った直後に次の行の電荷を出力するため、電荷を出力するに必要な期間を短縮できる。

【0007】

本願第２の発明による撮像システムは、前記撮像素子と、転送部が電荷を出力するタイミング毎に同期信号を出力する同期信号生成部（ＡＦＥ）とを備えることを特徴とする。

【0008】

本願第３の発明による撮像システムは、前記撮像素子と、転送部が電荷を所定回数だけ出力する毎に同期信号を出力する同期信号生成部（ＡＦＥ）とを備えることを特徴とする。

【0009】

画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれる場合における転送部による電荷の出力が１以上の所定回数だけ行われ、かつ画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれない場合における転送部による電荷の出力が１以上の所定回数だけ行われる度に、同期信号生成部は同期信号を出力することが好ましい。これにより、水平同期信号の周期を一定にすることができる。

【0010】

同期信号生成部は、同期信号とは異なる第２の同期信号を出力し、転送部による電荷の出力が行われる度に、同期信号生成部が第２の同期信号を出力してもよい。１行分の画像データを確実に受信することができる。

【0011】

同期信号は水平同期信号が好適である。

【0012】

第２の同期信号はＬＶＤＳ同期信号が好適である。

【0013】

前記撮像素子と、撮像素子が露光するタイミングを示す露光信号を生成するタイミング生成部（ＴＧ）とを備え、画素加算処理を行っている場合、タイミング生成部は、所定の方向（垂直方向）に並べられた複数の対象画素が電荷を出力するタイミングに応じて露光信号を生成することが好ましい。

【0014】

撮像素子が露光するタイミングを示す露光信号を生成するタイミング生成部（ＴＧ）とを備え、画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれる場合には、タイミング生成部は、同期信号が出力されてから第１の期間後に露光信号を出力し、画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれない場合には、タイミング生成部は、同期信号が出力されてから第２の期間後に露光信号を出力することが好ましい。

【0015】

画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれる場合における、転送部に電荷を出力する画素の数と、画素加算処理を行っている場合であって、かつ転送部に電荷を出力する画素に対象画素が含まれない場合における、転送部に電荷を出力する画素の数との比を、第２の期間に乗じた値が第１の期間であってもよい。これにより、第２の同期信号は、どの水平同期信号に応じて出力した場合であっても、ある信号から一定の期間の整数倍の期間に出力される。

【0016】

本願第４の発明による駆動方法は、受光量に応じて蓄積した電荷を出力する複数の画素と、画素が出力した電荷を蓄積して出力する複数の転送部とを備える撮像素子において、複数の画素のうちの一部である複数の対象画素が蓄積した電荷を加算して出力する駆動方法であって、所定の方向（垂直方向）に並べられた複数の対象画素が電荷を所定の順に出力するステップと、複数の対象画素が出力した全ての電荷を対象画素に対応する転送部が蓄積するステップと、転送部が電荷を蓄積した直後に転送部が電荷を全て出力するステップとを備えることを特徴とする。

【発明の効果】

【0017】

本発明によれば、メインＣＰＵといったＣＣＤセンサの後段回路に必要以上に負担を掛けることなく、電荷を加算する撮像素子、撮像システム、及び撮像素子の駆動方法を得る。

【図面の簡単な説明】

【0018】

【図1】第１の実施形態による撮像システムを概略的に示したブロック図である。

【図2】撮像素子の撮像面を概略的に示した図である。

【図3】撮像素子が信号を出力するタイミングを示したタイミングチャートである。

【図4】撮像素子が信号を出力するタイミングを示したタイミングチャートである。

【図5】第１の実施形態による撮像素子が信号を出力するタイミングを示したタイミングチャートである。

【図6】第２の実施形態による撮像素子が信号を出力するタイミングを示したタイミングチャートである。

【図7】第３の実施形態による撮像素子が信号を出力するタイミングを示したタイミングチャートである。

【図8】撮像素子が信号を出力するタイミングを示したタイミングチャートである。

【図9】第４の実施形態による撮像素子が信号を出力するタイミングを示したタイミングチャートである。

【発明を実施するための形態】

【0019】

以下、本願発明の一実施形態による撮像素子、撮像システム、及び撮像素子の駆動方法について図を用いて説明する。図１は、撮像システムの一実施形態であるデジタルカメラ１００を示す。まず、図１を用いてデジタルカメラ１００の構成について説明する。

【0020】

デジタルカメラ１００は、ＤＳＰ１０１、撮像素子であるＣＣＤ１１０、撮像レンズ１０２、タイミング生成部であるタイミングジェネレータ（ＴＧ）１２０、同期信号生成部を成すＡＦＥ１３０と、メモリ１０３と、操作部材１０４と、記録媒体１０５と、表示媒体１０６とを主に備える。

【0021】

撮像レンズ１０２は、複数のレンズから成り、被写体像をＣＣＤ１１０に結像させる。ＣＣＤ１１０は、タイミングジェネレータ１２０からの露光信号に応じて被写体像を撮像し、画像信号を出力する。ＡＦＥ１３０は、画像信号を処理して、水平同期信号を画像信号に付加した後、ＤＳＰ１０１に送信する。本実施形態では、水平同期信号は常に一定の周期を取る信号である。ＤＳＰ１０１は、画像信号をさらに処理して、画像及び画像ファイルを生成し、表示媒体１０６又は記録媒体１０５に送信する。ＣＣＤ１１０、タイミングジェネレータ１２０、及びＡＦＥ１３０の詳細に関しては後述する。

【0022】

記録媒体１０５は、デジタルカメラ１００に着脱自在に接続される、例えばＳＤカード（登録商標）であって、画像ファイルを記録する。

【0023】

表示媒体１０６は、デジタルカメラ１００の背面に設けられる、例えば液晶モニタであって、画像を表示する。

【0024】

メモリ１０３は、ＤＳＰ１０１のファームウェア、及び画像ファイル等を記録、及びＤＳＰ１０１が各種処理を実行する際の一時メモリとして使用される。

【0025】

操作部材１０４は、例えば二段式スイッチであるシャッターレリーズボタンや、十字キーや、押し下げ式スイッチ等であって、ユーザの操作に応じてＤＳＰ１０１に信号を送信する。ＤＳＰ１０１は、操作部材１０４から受信した信号に応じて動作する。

【0026】

次に、図１及び２を用いてＣＣＤ１１０について説明する。以下、図２における左右方向を水平方向と呼び、上下方向を垂直方向と呼ぶ。水平方向と垂直方向は直交する。

【0027】

ＣＣＤ１１０は、二次元平面上に並べられた複数の画素１１１と、画素１１１の下端外側に設けられる複数の水平転送部１１２を備える。画素１１１は、ｍ行ｎ列の行列状に並べられ、水平転送部１１２は、１行ｎ列の行列状に並べられる。ここで、ｍ及びｎは１以上の整数である。複数の画素１１１は、外部から光を受光して、受光した光の光量（受光量）に応じて電荷を蓄積する。そして、１行ごとに水平転送部１１２に電荷を出力する。水平転送部１１２は、画素１１１から受け取った電荷を蓄積し、１列ずつ外部に画像データとして出力する。これを全ての画素１１１に対して実行することにより、ＣＣＤ１１０が画像を出力する。ＣＣＤ１１０は、複数の画素１１１のうちの一部である複数の対象画素が蓄積した電荷を加算して出力する画素加算処理を実行可能である。

【0028】

次に、図２−５を用いて画素加算処理について説明する。

【0029】

一例として、図２において、第１行の画素１１１が蓄積した電荷を加算せず、第２行から第４行に渡る３行の画素１１１が蓄積した電荷を加算し、これを以降の行に関して繰り返す処理、すなわち第４ｐ−３行の画素１１１が蓄積した電荷を加算せず、第４ｐ−２行から第４ｐ行に渡る３行の画素１１１が蓄積した電荷を加算する処理（ｐは１以上の整数）について説明する。電荷を加算しない行と電荷を加算する行は、一定の規則で繰り返される。つまり、電荷を加算しない１行、電荷を加算する３行、電荷を加算しない１行、電荷を加算する３行・・・といったように、１行及び３行のパターンを繰り返す。なお、第４ｐ−２行から第４ｐ行に渡る３行に含まれる全ての画素１１１が対象画素である。

【0030】

図３−５は、各行の画素１１１が電荷を出力するタイミングと、水平転送部１１２が電荷を出力するタイミングと、水平同期信号のタイミングとを示したタイミングチャートである。ＨＤは水平同期信号のタイミングを示し、Ｈパルスは水平転送部１１２が電荷を出力するタイミングを示し、Ｖパルスは画素１１１が水平転送部１１２に電荷を出力するタイミングを示す。タイミングジェネレータ１２０が、露光信号であるＨパルス及びＶパルスを生成し、ＣＣＤ１１０は、Ｈパルス及びＶパルスのタイミングに応じて電荷を出力する。水平同期信号は常に一定の周期を取る信号である。以下、図のＨパルス及びＶパルスにおいて矩形状に表された範囲が、画素１１１又は水平転送部１１２が電荷を出力する期間に一致する。

【0031】

図３は、ＣＣＤ１１０が画素加算処理を実行していない場合におけるタイミングチャートである。ＣＣＤ１１０が画素加算処理を実行していない場合、まず、１つの行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力する。そして、水平転送部１１２が電荷を受信して蓄積する。より詳しく説明すると、１つの画素１１１の垂直方向下方に位置する１つの水平転送部１１２が、その画素１１１が出力した電荷を蓄積する。次に、水平転送部１１２は、蓄積した全ての電荷を１行分の画像データとして出力する。これら一連の処理により、１行の読み出し処理が完了する。そして、１行の読み出し処理を全ての行に関して実行することにより、全ての画素１１１の電荷を出力する。ＡＦＥ１３０は、水平転送部１１２が電荷を出力し始める瞬間から１０クロック前に数クロックだけ水平同期信号をＬｏにして、その他の期間はＨｉにする。なお、水平同期信号が変動する瞬間は、１０クロック前に限定されない。

【0032】

図４は、ＣＣＤ１１０が画素加算処理を実行している場合に対する比較例である。この場合、第４ｐ−３行の画素１１１が蓄積した電荷を加算せず、第４ｐ−２行から第４ｐ行に渡る３行の画素１１１が蓄積した電荷を加算する。

【0033】

まず、第４ｐ−２行から第４ｐ行における処理について説明する。はじめに、所定の方向（垂直方向）に並べられた複数の対象画素が電荷を所定の順に出力する。言い換えると、第４ｐ−２行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力し、次に第４ｐ−１行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力し、最後に第４ｐ−２行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力する。そして、複数の対象画素が出力した全ての電荷を対象画素に対応する水平転送部１１２が蓄積する。より詳しく説明すると、同じ列に属する３つの画素１１１の垂直方向下方に位置する１つの水平転送部１１２、つまり３つの画素１１１と同じ列に属する１つの水平転送部１１２が、その３つの画素１１１が出力した電荷を全て蓄積する。これにより、３行の画素１１１に蓄積された電荷が加算される。また、第４ｐ−２行から第４ｐ行まで、すなわち３つの行に属する画素１１１が電荷を出力する期間は、１つの行に属する画素１１１が電荷を出力する期間の３倍である。そして最後に、水平転送部１１２は、蓄積した全ての電荷を１行分の画像データとして出力する。なお、第４ｐ−２行から第４ｐ行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力し終わってから、水平転送部１１２が電荷を出力し始めるまでの期間は、略０ｍｓである。

【0034】

次に、第４ｐ−３行における処理について説明する。はじめに、第４ｐ−３行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力する。そして、水平転送部１１２が電荷を受信して蓄積する。より詳しく説明すると、１つの画素１１１の垂直方向下方に位置する１つの水平転送部１１２、つまり同じ列に属する１つの水平転送部１１２が、その画素１１１が出力した電荷を蓄積する。そして、画素１１１が電荷を出力し終わってから所定の期間を置いてから、水平転送部１１２が電荷を出力し始める。以下、所定の期間を置いてから水平転送部１１２が電荷を出力し始める理由について説明する。

【0035】

ここで前述のように、第４ｐ−２行から第４ｐ行における処理では、第４ｐ−２行から第４ｐ行までの行に属する画素１１１が電荷を出力する期間は、１つの行に属する画素１１１が電荷を出力する期間の３倍である。他方、水平同期信号は、一定の周期に基づいて変動しており、一定の周期は、画素１１１が電荷を出力し始めてから、水平転送部１１２が電荷を出力し終わるまでの期間に一致する。そのため、第４ｐ−３行における処理において、画素１１１が電荷を出力した直後に、期間を置かずに水平転送部１１２が電荷を出力し始めると、画素１１１が電荷を出力し始めてから、水平転送部１１２が電荷を出力し終わるまでの期間が、第４ｐ−２行から第４ｐ行における処理の期間よりも短くなってしまい、水平同期信号とずれが生じることになる。そこで、第４ｐ−３行における処理では、画素１１１が電荷を出力し終わってから所定の期間を置いてから、水平転送部１１２が電荷を出力し始める。所定の期間は、１つの行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力し始めてから出力し終わるまでの期間、すなわち垂直転送期間の２倍である。これにより、第４ｐ−３行における処理において、画素１１１が電荷を出力し始めてから、水平転送部１１２が電荷を出力し終わるまでの期間が、第４ｐ−２行から第４ｐ行における処理の期間と同じになる。つまり、画素１１１が電荷を出力し始めてから、水平転送部１１２が電荷を出力し終わるまでの期間が水平同期信号の周期と一致する。なお、第４ｐ−３行に含まれる全ての画素１１１が電荷を水平転送部１１２に出力し終わってから、水平転送部１１２が電荷を出力し始めるまでの期間は、画素１１１及び水平転送部１１２は電荷を出力しない。これらの処理を全ての行に関して実行することにより、全ての画素１１１の電荷を出力する。

【0036】

ＡＦＥ１３０は、水平転送部１１２が電荷を出力し始める瞬間から３０クロック前に数クロックだけ水平同期信号をＬｏにして、その他の期間はＨｉにする。なお、水平同期信号が変動する瞬間は、３０クロック前に限定されない。しかしながら、図４に示す処理では、第４ｐ−３行における処理において、画素１１１が電荷を水平転送部１１２に出力し終わってから、水平転送部１１２が電荷を出力し始めるまでの期間に何の出力処理も行われないため、１フレーム分の電荷を出力する期間が、図３に示す処理と比較して長くなる。この問題を解決するため、図５に示す画素加算処理を実行する。

【0037】

図５は、ＣＣＤ１１０が画素加算処理を実行している場合におけるタイミングチャートである。この場合、前述のように、第４ｐ−３行の画素１１１が蓄積した電荷を加算せず、第４ｐ−２行から第４ｐ行に渡る３行の画素１１１が蓄積した電荷を加算する。第４ｐ−２行から第４ｐ行における処理については、図４に示す処理と同じであるため、説明を省略する。

【0038】

次に、第４ｐ−３行における処理について説明する。図４に示す処理と異なり、図５に示す画素加算処理では、画素１１１が電荷を出力し終わってから所定の期間を置かず、画素１１１が電荷を出力し終わった直後に水平転送部１１２が電荷を画像データとして出力し始める。

【0039】

ＡＦＥ１３０は、第４ｐ−３行に関しては、水平転送部１１２が電荷を出力し始める瞬間から１０クロック前に数クロックだけ水平同期信号をＬｏにして、第４ｐ−２行から第４ｐ行に関しては、水平転送部１１２が電荷を出力し始める瞬間から３０クロック前に数クロックだけ水平同期信号をＬｏにして、その他の期間はＨｉにする。このようにして、水平転送部１１２が電荷を出力するタイミング毎にＡＦＥ１３０が水平同期信号を出力する。なお、水平同期信号が変動する瞬間は、３０クロック前に限定されない。

【0040】

これにより、画素加算処理を行いながら、１フレーム分の電荷を出力する期間を、図４に示す処理と比較して短くすることができる。

【0041】

本実施形態によれば、ＣＣＤ１１０において画素加算を行い、画像のダイナミックレンジを広げることができる。また、１フレーム分の電荷を出力する期間が、必要以上に長くなることがない。

【0042】

さらに、複数のフレームを用いて画素加算を行う場合、各フレームが撮影された時期が異なるため、各フレームによって被写体像の位置が異なり、これにより画素加算を適切に行えない場合があるが、本実施形態では、１フレームを用いて画素加算を行うため、各画素１１１において撮影時間の同一性を確保でき、これにより画素加算を適切に行うことができる。

【0043】

次に、図６を用いて第２の実施形態について説明する。第１の実施形態と同様の構成については、同じ符号を付して説明を省略する。第２の実施形態では、水平同期信号のタイミングが第１の実施形態と異なる。よって、この点について詳細に説明する。

【0044】

図６は、ＣＣＤ１１０が画素加算処理を実行している場合におけるタイミングチャートである。この場合、前述のように、第４ｐ−３行の画素１１１が蓄積した電荷を加算せず、第４ｐ−２行から第４ｐ行に渡る３行の画素１１１が蓄積した電荷を加算する。

【0045】

第４ｐ−２行から第４ｐ行における処理については図４に示す処理と同じであり、第４ｐ−３行における処理については図５に示す処理と同じであるため、説明を省略する。

【0046】

次に、水平同期信号のタイミングについて説明する。本実施形態による水平同期信号は、第４ｐ−３行の画素１１１が電荷を出力し始めてから、水平転送部１１２が第４ｐ行の電荷を出力し終わるまでの期間と同じ長さの周期を有する。つまり、水平同期信号は、４行の電荷を出力するごとに変動する。ＡＦＥ１３０は、水平転送部１１２が４行全ての電荷を転送し始める瞬間から３０クロック前に数クロックだけ水平同期信号をＬｏにして、その他の期間はＨｉになるように、水平同期信号を出力する。このようにして、水平転送部１１２が電荷を所定回数だけ出力する毎にＡＦＥ１３０が水平同期信号を出力する。なお、水平転送部１１２が４行全ての電荷を転送し始める瞬間とは、水平転送部１１２が第４ｐ−３行の電荷を転送し始める瞬間と同じ意味である。なお、水平同期信号が変動する瞬間は、３０クロック前に限定されない。これにより、水平同期信号の周期を一定にすることができる。

【0047】

ＤＳＰ１０１等の、ＣＣＤ１１０の信号を処理する後段回路は、水平同期信号を受信したとき、第４ｐ−３行及び第４ｐ−２行から第４ｐ行までの４行分の画像データをまとめて取り込む。そして、取り込んだ４行分の画像データにおいて信号が含まれていない期間に基づいて、第４ｐ−３行の画像データと、第４ｐ−２行から第４ｐ行までの画像データとを分離して取得する。

【0048】

後段回路として用いられるものの中には、水平同期信号が一定の長さの周期を持っていなければ、ＣＣＤ１１０からの信号を同期できないものがある。本実施形態によれば、水平同期信号の周期を一定に保つことができるため、そのような後段回路であっても、ＣＣＤ１１０からの信号を同期して受信し、処理することができる。

【0049】

本実施形態によれば、前述の効果と共に、第１の実施形態と同様の効果を得る。

【0050】

次に、図７を用いて第３の実施形態について説明する。第１の実施形態と同様の構成については、同じ符号を付して説明を省略する。第３の実施形態では、ＡＦＥ１３０がＬＶＤＳ同期信号（第２の同期信号）を生成する点が他の実施形態と異なる。よって、この点について詳細に説明する。

【0051】

ＣＣＤ１１０は、水平転送部１１２が出力した信号をシリアル信号としてＡＦＥ１３０に送信する。第４ｐ−３行及び第４ｐ−２行から第４ｐ行までの電荷を出力している期間を水平転送期間と呼ぶ。ＡＦＥ１３０は、水平転送期間が始まる前に、ＬＶＤＳ同期信号を所定期間だけＨｉにして、水平転送部１１２が出力したシリアル信号の直前に付加し、ＤＳＰ１０１に送信する。

【0052】

ＤＳＰ１０１等の後段回路は、ＬＶＤＳ信号を受信したとき、１行分の画像データが次に送られてくると判断する。これにより、１行分の画像データを確実に受信することができる。

【0053】

本実施形態によれば、ＨＤ等の水平同期信号が、実際に１行分の画像データが送信されるタイミングと一致していなくても、ＬＶＤＳ信号を参照すれば、１行分の画像データが送られてくる時期を判断することができる。これにより、１行分の画像データを確実に受信することができる。また、第１の実施形態と同様の効果を得る。

【0054】

次に、図８及び９を用いて第４の実施形態について説明する。第１の実施形態と同様の構成については、同じ符号を付して説明を省略する。第４の実施形態では、タイミングジェネレータ１２０がＶＳＵＢ信号（露光信号）を出力する点が他の実施形態と異なる。よって、この点について詳細に説明する。

【0055】

ＶＳＵＢ信号は、ＣＣＤ１１０に露光を開始させる信号である。タイミングジェネレータ１２０がＶＳＵＢ信号を出力し、ＶＳＵＢ信号を受信したＣＣＤ１１０は、画素１１１に蓄積した電荷を全て放出させるとともに、画素１１１に電荷の蓄積を始めさせる。

【0056】

また、タイミングジェネレータ１２０はＳＧ（センサゲート）信号を出力する。ＳＧ信号は、ＣＣＤ１１０に露光を終了させる信号であって、Ｖパルスの出力開始後から所定のクロック経過後に出力される。ＳＧ信号を受信したＣＣＤ１１０は、画素１１１に蓄積した電荷を全て出力する。

【0057】

図８及び９は、各行の画素１１１が電荷を出力するタイミングと、水平転送部１１２が電荷を出力するタイミングと、垂直同期信号及び水平同期信号のタイミングと、ＳＧ信号及びＶＳＵＢ信号のタイミングとを示したタイミングチャートである。ＶＤは垂直同期信号のタイミングを示し、ＳＧはＳＧ信号のタイミングを示し、ＶＳＵＢはＶＳＵＢ信号のタイミングを示す。ＡＦＥ１３０が、垂直同期信号及び水平同期信号を生成する。

【0058】

図８は、第１の実施形態の図５に、垂直同期信号、ＳＧ信号、及びＶＳＵＢ信号のタイミングを加えて示したタイミングチャートである。

【0059】

まず、タイミングジェネレータ１２０が、水平同期信号から１０クロック経過後にＳＧ１を出力する。ＳＧ１を受信したＣＣＤ１１０は、１フレームの画像データの出力を開始、すなわち画素１１１が電荷を出力し始める。次に、タイミングジェネレータ１２０が、水平同期信号から１０クロック経過後にＶＳＵＢ１を出力する。ＶＳＵＢ１を受信したＣＣＤ１１０は、露光を開始する。さらに、タイミングジェネレータ１２０が、水平同期信号から１０クロック経過後にＳＧ２を出力する。ＳＧ２を受信したＣＣＤ１１０は、１フレームの画像データの出力を開始、すなわち画素１１１が電荷を出力し始める。ＶＳＵＢ１からＳＧ２までの期間がＣＣＤ１１０の露光期間となる。あるいは、タイミングジェネレータ１２０が、ＶＳＵＢ１の代わりにＶＳＵＢ２を出力する場合、ＶＳＵＢ２からＳＧ２までの期間がＣＣＤ１１０の露光期間となる。この場合、ＶＳＵＢ１は出力されない。あるいは、タイミングジェネレータ１２０が、ＶＳＵＢ１及びＶＳＵＢ２の代わりにＶＳＵＢ３を出力する場合、ＶＳＵＢ３からＳＧ２までの期間がＣＣＤ１１０の露光期間となる。この場合、ＶＳＵＢ１及びＶＳＵＢ２は出力されない。

【0060】

図８に示す構成では、水平同期振動の周期が一定でない。また、ＶＳＵＢ信号は水平同期信号から１０クロック経過後にＨｉにされる。すなわち、ＣＣＤ１１０の露光タイミングは、水平同期信号に基づいて決定される。そのため、水平同期信号の周期が一定でないと、水平同期信号に合わせて決定される露光タイミングもまた一定にならず、露光タイミングを正確に決定することができなくなるおそれが生じ、あるいは露光タイミングを正確に決定するため更なる処理を行わなければならなくなるおそれが生じる。そこで、ＶＳＵＢ信号のタイミングを変更することにより、露光タイミングを正確に決定する。以下、ＶＳＵＢ信号のタイミングを変更する処理について図９を用いて説明する。

【0061】

図９は、タイミングを変更したＶＳＵＢ信号を示したタイミングチャートである。図８と同様の構成については、同じ符号を付して説明を省略する。

【0062】

第４ｐ−２行から第４ｐ行が電荷を出力する期間に対応する水平同期信号に応じてＶＳＵＢ信号を生成するとき、タイミングジェネレータ１２０は、水平同期信号から３０クロック（第１の期間）経過後にＶＳＵＢ信号をＨｉにする。第４ｐ−３行が電荷を出力する期間に対応する水平同期信号に応じてＶＳＵＢ信号を生成するとき、タイミングジェネレータ１２０は、水平同期信号から１０クロック（第２の期間）経過後にＶＳＵＢ信号をＨｉにする。画素加算処理を行っている場合であって、かつ水平転送部１１２に電荷を出力する画素１１１に対象画素が含まれる場合における、水平転送部１１２に電荷を出力する画素１１１の数と、画素加算処理を行っている場合であって、かつ水平転送部１１２に電荷を出力する画素１１１に対象画素が含まれない場合における、水平転送部１１２に電荷を出力する画素１１１の数との比を、第２の期間に乗じた値が第１の期間である。具体的に説明すると、３０クロックは、１０クロックを３倍した値である。第４ｐ−２行から第４ｐ行まで、すなわち３行と、第４ｐ−３行、すなわち１行との比である３を、１０クロックに乗じることにより、３０クロックという値が導かれる。これにより、ＶＳＵＢ信号は、どの水平同期信号に応じて出力した場合であっても、ＳＧ１から一定の期間の整数倍の期間に出力される。

【0063】

タイミングジェネレータ１２０が、水平同期信号から３０クロック経過後にＶＳＵＢ４を出力する。ＶＳＵＢ４を受信したＣＣＤ１１０は、露光を開始する。さらに、タイミングジェネレータ１２０が、水平同期信号から１０クロック経過後にＳＧ２を出力する。ＳＧ２を受信したＣＣＤ１１０は、１フレームの画像データの出力を開始、すなわち画素１１１が電荷を出力し始める。ＶＳＵＢ４からＳＧ２までの期間がＣＣＤ１１０の露光期間となる。あるいは、タイミングジェネレータ１２０が、ＶＳＵＢ４の代わりにＶＳＵＢ５を出力する場合、水平同期信号から１０クロック経過後にＶＳＵＢ５を出力し、ＶＳＵＢ５からＳＧ２までの期間がＣＣＤ１１０の露光期間となる。この場合、ＶＳＵＢ４は出力されない。あるいは、タイミングジェネレータ１２０が、ＶＳＵＢ４及びＶＳＵＢ５の代わりにＶＳＵＢ６を出力する場合、水平同期信号から３０クロック経過後にＶＳＵＢ６を出力し、ＶＳＵＢ６からＳＧ２までの期間がＣＣＤ１１０の露光期間となる。この場合、ＶＳＵＢ４及びＶＳＵＢ５は出力されない。

【0064】

これにより、ＶＳＵＢ信号は、どの水平同期信号に応じて出力した場合であっても、ＳＧ１から一定の期間の整数倍の期間に出力されることになる。つまり、ＶＳＵＢ４とＶＳＵＢ５及びＶＳＵＢ５とＶＳＵＢ６の間隔、すなわち、ＶＳＵＢ信号において隣り合うＨｉとの期間が常に一定となる。

【0065】

本実施形態によれば、第１の実施形態と同様の効果を得る。また、ＣＣＤ１１０において画素加算を行うことができる。また、露光タイミングを正確に決定することができる。

【0066】

なお、ＣＣＤ１１０は、測光用素子として用いられても良い。測光用素子として用いられる場合、ＣＣＤ１１０は、ｍ行１列の行列状に並べられた画素１１１と、１行１列の水平転送部１１２とを有する。

【0067】

また、水平転送部１１２でなく、垂直転送部を用いてもよい。

【0068】

画素加算処理を実行する行の数は、３行に限定されない。画素加算処理を実行する行の数を増やすと、画像のダイナミックレンジを広げることができる。

【0069】

また、ＣＣＤ１１０が水平同期信号、ＬＶＤＳ同期信号、ＶＳＵＢ信号、及びＳＧ信号を出力しても良い。

【0070】

なお、いずれの実施形態においても。デジタルカメラ１００は、いわゆるコンパクトカメラ、一眼レフカメラ、ミラーレス一眼カメラのいずれかであってもよい。

【符号の説明】

【0071】

１００ デジタルカメラ
１０１ ＤＳＰ
１０２ 撮像レンズ
１０３ メモリ
１０４ 操作部材
１０５ 記録媒体
１０６ 表示媒体
１１０ ＣＣＤ
１１１ 画素
１１２ 水平転送部
１２０ タイミングジェネレータ
１３０ ＡＦＥ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】