特許 6231291 モータ駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6231291

(24)【登録日】2017年10月27日

(45)【発行日】2017年11月15日

(54)【発明の名称】モータ駆動装置

(51)【国際特許分類】

   G11B 7/125 20120101AFI20171106BHJP

   H02P 7/28 20160101ALI20171106BHJP

   G11B 7/004 20060101ALI20171106BHJP

   H04L 25/02 20060101ALI20171106BHJP

【ＦＩ】

   G11B7/125 Z

   H02P7/28 Z

   G11B7/004 C

   H04L25/02 V

   H04L25/02 S

【請求項の数】9

【全頁数】17

(21)【出願番号】特願2013-69326(P2013-69326)

(22)【出願日】2013年3月28日

(65)【公開番号】特開2014-191854(P2014-191854A)

(43)【公開日】2014年10月6日

【審査請求日】2016年2月4日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】特許業務法人 佐野特許事務所

(74)【代理人】

【識別番号】100085501

【弁理士】

【氏名又は名称】佐野 静夫

(74)【代理人】

【識別番号】100134555

【弁理士】

【氏名又は名称】林田 英樹

(72)【発明者】

【氏名】中井 正人

(72)【発明者】

【氏名】川瀬 繁則

【審査官】 川中 龍太

(56)【参考文献】

【文献】 特開平０７−０４４９９３（ＪＰ，Ａ）

【文献】 国際公開第２０１１／１２９１１２（ＷＯ，Ａ１）

【文献】 特開２００９−００４０１１（ＪＰ，Ａ）

【文献】 特開２００７−１０２８９１（ＪＰ，Ａ）

【文献】 特開２００９−２６１１２２（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／０１７０８８４（ＵＳ，Ａ１）

【文献】 特開２０１２−２５２７４９（ＪＰ，Ａ）

【文献】 特開平１０−０６５５１５（ＪＰ，Ａ）

【文献】 特開２００５−０８０１８４（ＪＰ，Ａ）

【文献】 特開２００５−１０９８９７（ＪＰ，Ａ）

【文献】 特開２００７−０５３１５７（ＪＰ，Ａ）

【文献】 特開２０００−２００９０５（ＪＰ，Ａ）

【文献】 特開２００８−２７６０８２（ＪＰ，Ａ）

【文献】 特開２００９−２０５７３９（ＪＰ，Ａ）

【文献】 特開２００７−３２９５５０（ＪＰ，Ａ）

【文献】 特開２００６−０６０３２０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００４／０１５５６８０（ＵＳ，Ａ１）

【文献】 特開２００８−３０６８１１（ＪＰ，Ａ）

【文献】 特開２０１２−２５７０５９（ＪＰ，Ａ）

【文献】 特開２０１０−００３３４４（ＪＰ，Ａ）

【文献】 特開２０１１−２２２０９７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｂ ７／００ − ７／０１３

Ｇ１１Ｂ ７／１２ − ７／２２

Ｇ１１Ｂ ２０／１０ − ２０／１６

Ｈ０２Ｐ ５／００ − ５／７５３

Ｈ０２Ｐ ７／２８ − ７／２９８

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２７／０６

Ｈ０４Ｌ ２５／０２

(57)【特許請求の範囲】

【請求項1】

光ディスクの再生または記録再生を行う光ピックアップと、
前記光ディスクを回転駆動するスピンドルモータと、
前記光ディスクまたはディスクトレイを出し入れするローディングモータと、
前記光ピックアップを前記光ディスクの半径方向に駆動するスレッドモータと、
モータ駆動装置と、
前記モータ駆動装置を制御するマイコンと、
を有し、
前記モータ駆動装置は、
前記スピンドルモータ、前記ローディングモータ、前記スレッドモータ、または、前記光ピックアップのサーボを駆動する駆動部と、
正負一対のＬＶＤＳ［low voltage differential signaling］出力信号を装置外部に送信するＬＶＤＳ送信処理部と、
装置外部から格納されるレジスタ値に応じて前記ＬＶＤＳ出力信号の論理レベルを設定するロジック部と、
を有し、
前記光ピックアップは、前記モータ駆動装置からのＬＶＤＳ出力信号に応じて球面収差モータの駆動制御を行うものであって、前記光ディスクのマウント時には前記ＬＶＤＳ出力信号に応じて前記球面収差モータの駆動制御を行う一方、前記光ディスクへのデータ記録時には前記ＬＶＤＳ出力信号に応じてレーザダイオードの駆動制御を行うことを特徴とする光ディスク装置。

【請求項2】

前記ＬＶＤＳ送信処理部は、前記ロジック部から与えられる各々の入力信号に応じてそれぞれ独立に前記ＬＶＤＳ出力信号を生成する複数のＬＶＤＳ送信部を含み、
前記複数のＬＶＤＳ送信部は、それぞれ、前記ＬＶＤＳ出力信号の中間電圧を生成する中間電圧生成部を含み、
前記中間電圧生成部は、正のＬＶＤＳ出力信号の印加端と負のＬＶＤＳ出力信号の印加端との間に直列接続されて互いの接続ノードから前記中間電圧を出力する第１抵抗と第２抵抗を含むことを特徴とする請求項１に記載の光ディスク装置。

【請求項3】

前記ＬＶＤＳ送信処理部は、
前記複数のＬＶＤＳ送信部の基準電圧を一元的に生成する基準電圧生成部と、
前記複数のＬＶＤＳ送信部の基準電流を一元的に生成する基準電流生成部と、
を含むことを特徴とする請求項２に記載の光ディスク装置。

【請求項4】

前記ＬＶＤＳ送信処理部は、ミュート信号に応じて前記入力信号のミュート制御を行うミュート部を含むことを特徴とする請求項３に記載の光ディスク装置。

【請求項5】

前記複数のＬＶＤＳ送信部と前記基準電流生成部は、パワーセーブ信号に応じてその動作可否が制御されることを特徴とする請求項３または請求項４に記載の光ディスク装置。

【請求項6】

前記複数のＬＶＤＳ送信部は、それぞれ、
前記基準電流の入力を受けて前記ＬＶＤＳ出力信号を差動出力する差動出力部と、
前記中間電圧が前記基準電圧と一致するように前記差動出力部を制御する帰還部と、
を含むことを特徴とする請求項３〜請求項５のいずれか一項に記載の光ディスク装置。

【請求項7】

前記ＬＶＤＳ送信処理部は、前記駆動部のパワートランジスタから離間して配置されていることを特徴とする請求項１〜請求項６のいずれか一項に記載の光ディスク装置。

【請求項8】

前記複数のＬＶＤＳ送信部は、並列に配置されていることを特徴とする請求項２〜請求項６のいずれか一項に記載の光ディスク装置。

【請求項9】

請求項１〜請求項８のいずれか一項に記載の光ディスク装置を有するカーＡＶ機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、モータ駆動装置に関する。

【背景技術】

【0002】

図１２は、光ディスク装置の一従来例を示すブロック図である。光ディスクの大容量化（例えばＢＤ［blu-ray(登録商標) disc］の実用化）に伴い、近年の光ディスク装置の中には、光ピックアップ４００にＬＶＤＳ［low voltage differential signaling］受信部４１０を搭載し、マイコン１００と光ピックアップ４００（特に光ディスクへのデータ記録時にレーザダイオード４３０を駆動するレーザダイオード駆動部４２０）との間で、ＬＶＤＳトランスミッタ２００を介した高速データ通信を行うものが存在する。

【0003】

一方、従来の光ディスク装置には、マイコン１００からの指示を受けて光ディスク装置に搭載された種々のモータやサーボを一元的に駆動するモータ駆動装置３００（システムモータドライバＩＣ）も設けられている。モータ駆動装置３００の駆動対象としては、スピンドルモータ、ローディングモータ、スレッドモータ（送りモータ）のほか、光ピックアップ４００に組み込まれた各種サーボや球面収差モータ４４０などがある。

【0004】

例えば、従来のモータ駆動装置３００は、マイコン１００からのリニア電圧を受けて２チャンネルの差動信号を生成し、各々を球面収差モータ４４０の駆動信号として光ピックアップ４００に出力する球面収差モータ駆動部３１０を有していた。

【0005】

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００９−２６１１２２号公報（図７など）

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、従来の光ディスク装置では、マイコン１００と光ピックアップ４００との間で高速データ通信を行うために、ＬＶＤＳトランスミッタ２００を設けなければならず、セットの大型化やコストアップが招かれれていた。

【0008】

また、昨今では、光ピックアップ４００のさらなる小型化（ポート削減）を図るべく、書込データ以外の制御信号（例えば球面収差モータ４４０の駆動信号）についても、ＬＶＤＳ受信部４１０を介して受け取ることが検討されている。

【0009】

しかしながら、従来のモータ駆動装置３００は、ＬＶＤＳ信号を出力する術を持たないので、光ピックアップ４００で上記の新方式が採用された場合には、光ピックアップ４００に組み込まれた駆動対象の一部（例えば球面収差モータ４４０）を直接制御することができなくなってしまう、という問題があった。

【0010】

本発明は、本願の発明者らにより見出された上記の問題点に鑑み、ＬＶＤＳ方式で駆動対象を直接制御することが可能なモータ駆動装置を提供することを目的とする。

【課題を解決するための手段】

【0011】

上記目的を達成するために、本明細書中に開示されたモータ駆動装置は、モータまたはサーボを駆動する駆動部と、正負一対のＬＶＤＳ出力信号を装置外部に送信するＬＶＤＳ送信処理部と、装置外部から格納されるレジスタ値に応じて前記ＬＶＤＳ出力信号の論理レベルを設定するロジック部と、を有する構成（第１の構成）とされている。

【0012】

なお、上記第１の構成から成るモータ駆動装置において、前記ＬＶＤＳ送信処理部は、前記ロジック部から与えられる各々の入力信号に応じてそれぞれ独立に前記ＬＶＤＳ出力信号を生成する複数のＬＶＤＳ送信部と、前記複数のＬＶＤＳ送信部の基準電圧を一元的に生成する基準電圧生成部と、前記複数のＬＶＤＳ送信部の基準電流を一元的に生成する基準電流生成部と、を含む構成（第２の構成）にするとよい。

【0013】

また、上記第２の構成から成るモータ駆動装置において、前記ＬＶＤＳ送信処理部は、ミュート信号に応じて前記入力信号のミュート制御を行うミュート部を含む構成（第３の構成）にするとよい。

【0014】

また、上記第２または第３の構成から成るモータ駆動装置において、前記複数のＬＶＤＳ送信部と前記基準電流生成部は、パワーセーブ信号に応じてその動作可否が制御される構成（第４の構成）にするとよい。

【0015】

また、上記第２〜第４いずれかの構成から成るモータ駆動装置において、前記複数のＬＶＤＳ送信部は、それぞれ、前記基準電流の入力を受けて前記ＬＶＤＳ出力信号を差動出力する差動出力部と、前記ＬＶＤＳ出力信号の中間電圧を生成する中間電圧生成部と、前記中間電圧が前記基準電圧と一致するように前記差動出力部を制御する帰還部と、を含む構成（第５の構成）にするとよい。

【0016】

また、上記第１〜第５いずれかの構成から成るモータ駆動装置において、前記ＬＶＤＳ送信処理部は、前記駆動部のパワートランジスタから離間して配置されている構成（第６の構成）にするとよい。

【0017】

また、上記第１〜第６いずれかの構成から成るモータ駆動装置において、前記複数のＬＶＤＳ送信部は、ペア性を持つように配置されている構成（第７の構成）にするとよい。

【0018】

また、本明細書中に開示された光ディスク装置は、光ディスクの再生または記録再生を行う光ピックアップと、前記光ディスクを回転駆動するスピンドルモータと、前記光ディスクまたはディスクトレイを出し入れするローディングモータと、前記光ピックアップを前記光ディスクの半径方向に駆動するスレッドモータと、上記第１〜第７いずれかの構成から成るモータ駆動装置と、前記モータ駆動装置を制御するマイコンと、を有し、前記光ピックアップは、前記モータ駆動装置からのＬＶＤＳ出力信号に応じて球面収差モータの駆動制御を行う構成（第８の構成）とされている。

【0019】

なお、上記第８の構成から成る光ディスク装置において、前記光ピックアップは、前記光ディスクのマウント時には前記ＬＶＤＳ出力信号に応じて前記球面収差モータの駆動制御を行う一方、前記光ディスクへのデータ記録時には前記ＬＶＤＳ出力信号に応じてレーザダイオードの駆動制御を行う構成（第９の構成）にするとよい。

【0020】

また、本明細書中に開示されたカーＡＶ機器は、上記第８または第９の構成から成る光ディスク装置を有する構成（第１０の構成）とされている。

【発明の効果】

【0021】

本発明によれば、ＬＶＤＳ方式で駆動対象を直接制御することが可能なモータ駆動装置を提供することができる。

【図面の簡単な説明】

【0022】

【図1】光ディスク装置の一構成例を示すブロック図

【図2】レジスタ値ＤＳＡｘとＬＶＤＳ出力信号ＳＡＯｘとの相関図

【図3】ＬＶＤＳ出力信号ＳＡＯｘの出力タイミングチャート

【図4】レジスタ値ＳＡ＿ＯＵＴＥＮとＬＶＤＳ出力動作との相関図

【図5】レジスタ値ＳＡ＿ＰＳＢとＬＶＤＳパワーセーブ動作との相関図

【図6】ＬＶＤＳ送信処理部１４の一構成例を示すブロック図

【図7】ミュート部１４３の一構成例を示す回路図

【図8】基準電流生成部１４６の一構成例を示す回路図

【図9】ＬＶＤＳ送信部１４１の一構成例を示す回路図

【図10】モータ駆動装置１０の平面レイアウト図

【図11】カーＡＶ機器の外観図

【図12】光ディスク装置の一従来例を示すブロック図

【発明を実施するための形態】

【0023】

＜光ディスク装置＞
図１は、光ディスク装置の一構成例を示すブロック図である。本構成例の光ディスク装置１は、モータ駆動装置１０と、光ピックアップ２０と、スピンドルモータ３０と、ローディングモータ４０と、スレッドモータ５０と、マイコン６０と、を有する。

【0024】

モータ駆動装置１０は、マイコン６０からの指示を受けて光ディスク装置１に搭載された種々のモータやサーボを一元的に駆動する半導体集積回路装置（いわゆるシステムモータドライバＩＣ）である。モータ駆動装置１０の内部構成については、後ほど詳述する。

【0025】

光ピックアップ２０は、光ディスクＤの再生または記録再生を行う手段であり、フォーカス／チルトサーボ２１及び２２と、トラッキングサーボ２３と、ＬＶＤＳ受信処理部２４と、球面収差モータ駆動部２５と、球面収差モータ（ＳＡ［spherical aberration］モータ）２６と、レーザダイオード駆動部２７と、レーザダイオード２８とを含む。

【0026】

フォーカス／チルトサーボ２１及び２２は、アクチュエータを用いて対物レンズ（不図示）を駆動することにより、レーザビームの焦点位置を光ディスクＤの記録面に合わせ込んだり、レーザビームの光軸を光ディスクＤの記録面に対して垂直に維持する。

【0027】

トラッキングサーボ２３は、アクチュエータを用いて対物レンズ（不図示）を駆動することにより、レーザビームの焦点位置を光ディスクＤのトラックに追従させる。

【0028】

ＬＶＤＳ受信処理部２４は、モータ駆動装置１０から入力される２チャンネルのＬＶＤＳ出力信号を各々受信するＬＶＤＳ受信部２４１及び２４２と、ＬＶＤＳ受信部２４１及び２４２で受信されたＬＶＤＳ出力信号に応じて球面収差モータ駆動部２５及びレーザダイオード駆動部２７の制御信号を生成するロジック部２４３と、を含む。

【0029】

特に、ロジック部２４３は、光ディスクＤのマウント時には、２チャンネルのＬＶＤＳ出力信号の両方を用いて球面収差モータ２６の駆動制御を行うように、球面収差モータ駆動部２５の制御信号を生成する。このような動作を行うことにより、光ディスクＤのマウント時には、光ディスクＤの種別（ＢＤ、若しくは、ＤＶＤ及びＣＤ）に応じて球面収差を補正することが可能となる。

【0030】

一方、光ディスクＤのマウント時における球面収差の補正後は、別の光ディスクＤがマウントされるまで球面収差モータ２６を駆動する必要がなくなる。そこで、ロジック部２４３は、光ディスクＤへのデータ記録時には、２チャンネルのＬＶＤＳ出力信号の一方を用いてレーザダイオード２８の駆動制御を行うように、レーザダイオード駆動部２７の制御信号を生成する。

【0031】

このような構成とすることにより、マイコン６０と光ピックアップ２０との間に、ＬＶＤＳトランスミッタを別途設けることなく、モータ駆動装置１０を介して球面収差モータ２６とレーザダイオード２８の双方を制御することができるので、セットの小型化やコストダウンを実現することが可能となる。

【0032】

球面収差モータ駆動部２５は、ロジック部２４３から入力される制御信号に応じて球面収差モータ２６の駆動制御を行う。

【0033】

球面収差モータ２６は、コリメータレンズ（不図示）を駆動することにより、光ディスクＤの基材厚差に起因する球面収差を補正する。この補正により、光ディスクＤの種類や記録層数に依らず、様々な光ディスクＤの記録再生を行うことが可能となる。

【0034】

レーザダイオード駆動部２７は、ロジック部２４３から入力される制御信号（書込データ）に応じてレーザダイオード２８の駆動制御（点消灯制御）を行う。

【0035】

レーザダイオード２８は、光ディスクＤの記録面に対してレーザビームを照射することにより、データの書き込みを行う。

【0036】

スピンドルモータ３０は、光ディスクＤを回転駆動する。ローディングモータ４０は、光ディスクＤ（または光ディスクＤが載置されるディスクトレイ）を出し入れする。スレッドモータ５０は、光ピックアップ２０を光ディスクＤの半径方向に駆動する。なお、ローディングモータ４０とスレッドモータ５０は同時に使用されることがないので、スレッド／ローディング兼用モータとして共通化することもできる。

【0037】

マイコン６０は、光ディスク装置１の全体動作を統括的に制御する主体であり、モータ駆動装置１０との間では、主としてＳＰＩ［Serial Peripheral Interface］規格に準拠した通信信号（シリアルデータ入力信号ＳＤＩ、シリアルデータ出力信号ＳＤＯ、シリアルクロック信号ＳＣＬＫ、シリアルスレーブ信号ＳＬＥなど）の入出力を行う。

【0038】

＜モータ駆動装置＞
モータ駆動装置１０は、フォーカス／チルトサーボ駆動部１１及び１２と、トラッキングサーボ駆動部１３と、ＬＶＤＳ送信処理部１４と、スピンドルモータ駆動部１５と、ローディングモータ駆動部１６と、スレッドモータ駆動部１７と、ロジック部１８と、シリアルインタフェイス部１９と、を含む。

【0039】

フォーカス／チルトサーボ駆動部１１は、ロジック部１８からの制御信号に応じてフォーカス／チルトサーボ２１の駆動信号（ＦＣＴＬＯ１＋、ＦＣＴＬＯ１−）を生成する。

【0040】

フォーカス／チルトサーボ駆動部１２は、ロジック部１８からの制御信号に応じてフォーカス／チルトサーボ２２の駆動信号（ＦＣＴＬＯ２＋、ＦＣＴＬＯ２−）を生成する。

【0041】

トラッキングサーボ駆動部１３は、ロジック部１８からの制御信号に応じてトラッキングサーボ２３の駆動信号（ＴＫＯ＋、ＴＫＯ−）を生成する。

【0042】

ＬＶＤＳ送信処理部１４は、ロジック部１８から与えられる入力信号（ＳＡＩＮ１）に応じて正負一対のＬＶＤＳ出力信号（ＳＡＯ１＋、ＳＡＯ１−）を光ピックアップ２０に送信するＬＶＤＳ送信部１４１と、同じくロジック部１８から与えられる入力信号（ＳＡＩＮ２）に応じて正負一対のＬＶＤＳ出力信号（ＳＡＯ２＋、ＳＡＯ２−）を光ピックアップ２０に送信するＬＶＤＳ送信部１４２と、を含む。

【0043】

このようにＬＶＤＳ送信処理部１４を内蔵したモータ駆動装置１０であれば、ＬＶＤＳ方式で駆動対象を直接制御することが可能となる。特に、２チャンネル分のＬＶＤＳ出力信号を出力する構成であれば、レーザダイオード２８の駆動制御はもちろん、球面収差モータ２６の駆動制御にも対応することが可能となる。

【0044】

スピンドルモータ駆動部１５は、ロジック部１８からの制御信号に応じてスピンドルモータ３０の駆動信号（Ｕ＿ＯＵＴ、Ｖ＿ＯＵＴ、Ｗ＿ＯＵＴ）を生成する。

【0045】

ローディングモータ駆動部１６は、ロジック部１８からの制御信号に応じてローディングモータ４０の駆動信号（ＬＤＯ＋、ＬＤＯ−）を生成する。

【0046】

スレッドモータ駆動部１７は、ロジック部１８からの制御信号に応じてスレッドモータ５０の駆動信号（ＳＬＯ１＋、ＳＬＯ１−、ＳＬＯ２＋、ＳＬＯ２−）を生成する。

【0047】

ロジック部１８は、マイコン６０からレジスタ１８１に格納されるレジスタ値に応じてＬＶＤＳ出力信号（ＳＡＯ１＋、ＳＡＯ１−、ＳＡＯ２＋、ＳＡＯ２−）の論理レベルなどを設定する。なお、レジスタ１８１には、ＬＶＤＳ送信処理部１４に関連するレジスタ値として、いずれも１ビットのレジスタ値ＤＳＡｘ（ｘ＝１、２）、レジスタ値ＳＡ＿ＯＵＴＥＮ、及び、レジスタ値ＳＡ＿ＰＳＢが格納される。

【0048】

インタフェイス部１９は、マイコン６０との間でＳＰＩ規格に準拠した通信信号（シリアルデータ入力信号ＳＤＩ、シリアルデータ出力信号ＳＤＯ、シリアルクロック信号ＳＣＬＫ、シリアルスレーブ信号ＳＬＥなど）の入出力を行う。

【0049】

＜レジスタ＞
図２は、レジスタ値ＤＳＡｘとＬＶＤＳ出力信号ＳＡＯｘとの相関図である。レジスタ値ＤＳＡｘは、ＬＶＤＳ出力信号ＳＡＯｘ＋及びＳＡＯｘ−の論理レベルを設定するためのレジスタ値である。レジスタ値ＤＳＡｘが「０」である場合、ロジック部１８は、ＬＶＤＳ出力信号ＳＡＯｘ＋をローレベルとし、ＬＶＤＳ出力信号ＳＡＯｘ−をハイレベルとするように、ＬＶＤＳ送信出力部１４への入力信号ＳＡＩＮｘを生成する。一方、レジスタ値ＤＳＡｘが「１」である場合、ロジック部１８は、ＬＶＤＳ出力信号ＳＡＯｘ＋をハイレベルとし、ＬＶＤＳ出力信号ＳＡＯｘ−をローレベルとするように、ＬＶＤＳ送信出力部１４への入力信号ＳＡＩＮｘを生成する。

【0050】

このように、ＬＶＤＳ出力信号ＳＡＯｘ＋及びＳＡＯｘ−の論理レベルは、レジスタ値ＤＳＡｘによって一義的に決定される。従って、マイコン６０は、レジスタ１８１のレジスタ値ＤＳＡｘを書き換えることにより、モータ駆動装置１０を介して光ピックアップ２０に任意のＬＶＤＳ出力信号ＳＡＯｘ＋及びＳＡＯｘ−を送信することが可能となる。

【0051】

図３は、ＬＶＤＳ出力信号ＳＡＯｘ（ｘ＝１、２）の出力タイミングチャートである。本図に示すように、ＬＶＤＳ出力信号ＳＡＯ１及びＳＡＯ２は、各チャンネル毎に独立して制御することが可能である。なお、ＬＶＤＳ出力信号ＳＡＯｘの差動信号レベルＶＯＤｘは、ＶＯＤｘ＝｜Ｖ（ＳＡＯｘ＋）−Ｖ（ＳＡＯｘ−）｜で算出することができる。また、ＬＶＤＳ出力信号ＳＡＯｘの中間電圧ＶＯＣｘは、ＶＯＣｘ＝｛Ｖ（ＳＡＯｘ＋）＋Ｖ（ＳＡＯｘ−）｝／２で算出することができる。

【0052】

図４は、レジスタ値ＳＡ＿ＯＵＴＥＮとＬＶＤＳ出力動作との相関図である。レジスタ値ＳＡ＿ＯＵＴＥＮは、ＬＶＤＳ送信処理部１４の出力可否を設定するためのレジスタ値である。レジスタ値ＳＡ＿ＯＵＴＥＮが「０」である場合、ロジック部１８は、ＬＶＤＳ送信処理部１４の出力動作を許可するように、ＬＶＤＳ送信処理部１４へのミュート信号ＭＵＴＥＢをハイレベル（ＬＶＤＳ出力動作：イネーブル）とする。一方、レジスタ値ＳＡ＿ＯＵＴＥＮが「１」である場合、ロジック部１８は、ＬＶＤＳ送信処理部１４の出力動作を禁止するように、ミュート信号ＭＵＴＥＢをローレベル（ＬＶＤＳ出力動作：ディセーブル）とする。なお、ミュート信号ＭＵＴＥＢの詳細については後述する。

【0053】

このように、ＬＶＤＳ送信処理部１４の出力可否は、レジスタ値ＳＡ＿ＯＵＴＥＮによって一義的に決定される。従って、マイコン６０は、レジスタ１８１のレジスタ値ＳＡ＿ＯＵＴＥＮを書き換えることにより、ＬＶＤＳ送信処理部１４の出力可否を任意に設定することが可能となる。

【0054】

図５は、レジスタ値ＳＡ＿ＰＳＢとＬＶＤＳパワーセーブ動作との相関図である。レジスタ値ＳＡ＿ＰＳＢは、ＬＶＤＳ送信処理部１４の内部回路をオン／オフするためのレジスタ値である。レジスタ値ＳＡ＿ＰＳＢが「０」である場合、ロジック部１８は、ＬＶＤＳ送信処理部１４の内部回路をオフするように、ＬＶＤＳ送信処理部１４へのパワーセーブ信号ＰＳＢをローレベル（パワーセーブ動作：イネーブル）とする。一方、レジスタ値ＳＡ＿ＰＳＢが「１」である場合、ロジック部１８は、ＬＶＤＳ送信処理部１４の内部回路をオンするように、パワーセーブ信号ＰＳＢをハイレベル（パワーセーブ動作：ディセーブル）とする。なお、パワーセーブ信号ＰＳＢの詳細については後述する。

【0055】

このように、ＬＶＤＳ送信処理部１４に含まれる内部回路のオン／オフ状態は、レジスタ値ＳＡ＿ＰＳＢによって一義的に決定される。従って、マイコン６０は、レジスタ１８１のレジスタ値ＳＡ＿ＰＳＢを書き換えることにより、ＬＶＤＳ送信処理部１４の内部回路を任意にオン／オフすることが可能となる。例えば、光ディスクＤのマウント時とデータ書込時以外には、ＬＶＤＳ送信処理部１４の内部回路をオフすることにより、モータ駆動装置１０の消費電力を大幅に削減することが可能となる。

【0056】

＜ＬＶＤＳ送信処理部＞
図６は、ＬＶＤＳ送信処理部１４の一構成例を示すブロック図である。本構成例のＬＶＤＳ送信処理部１４は、ＬＶＤＳ送信部１４１及び１４２のほかに、ミュート部１４３及び１４４と、基準電圧生成部１４５と、基準電流生成部１４６と、を含む。

【0057】

ミュート部１４３は、基本的に、ロジック部１８からの入力信号ＳＡＩＮ１に応じて、互いに逆論理の制御信号Ｖ１Ｐ及びＶ１Ｎを生成し、これらをＬＶＤＳ送信部１４１に出力する。同様に、ミュート部１４４は、基本的に、ロジック部１８からの入力信号ＳＡＩＮ２に応じて、互いに逆論理の制御信号Ｖ２Ｐ及びＶ２Ｎを生成し、これらをＬＶＤＳ送信部１４２に出力する。また、ミュート部１４３及び１４４は、それぞれ、ロジック部１８からのミュート信号ＭＵＴＥＢに応じて入力信号ＳＡＩＮ１及びＳＡＩＮ２のミュート制御を行う機能を備えている。このミュート制御については、ミュート部１４３及び１４４の回路構成と共に後ほど詳述する。

【0058】

基準電圧生成部１４５は、ＬＶＤＳ送信部１４１及び１４２の基準電圧ＶＲＥＦを一元的に生成する。基準電圧生成部１４５としては、例えば、温度特性や電源特性のフラットなバンドギャップ基準電圧源を用いることができる。

【0059】

基準電流生成部１４６は、ＬＶＤＳ送信部１４１及び１４２の基準電流ＩＲＥＦ１及びＩＲＥＦ２を一元的に生成する。基準電流生成部１４６の回路構成については、後ほど具体例を挙げて説明する。

【0060】

このように、本構成例のＬＶＤＳ送信処理部１４では、基準電圧生成部１４５及び基準電流生成部１４６が２チャンネル分のＬＶＤＳ送信部１４１及び１４２によって共通化されている。このような構成とすることにより、各チャンネルの差動信号レベルＶＯＤｘ及び中間電圧ＶＯＣｘを互いに一致させることができるので、ＬＶＤＳ出力精度を高めることが可能となる。

【0061】

また、本構成例のＬＶＤＳ送信処理部１４において、ＬＶＤＳ送信部１４１及び１４２と基準電流生成部１４６は、いずれもパワーセーブ信号ＰＳＢに応じてその動作可否が制御される。このパワーセーブ制御については、ＬＶＤＳ送信部１４１及び１４２や基準電流生成部１４６の回路構成と共に後ほど詳述する。

【0062】

図７は、ミュート部１４３の一構成例を示す回路図である。本構成例のミュート部１４３は、インバータ１４３ａと、セレクタ１４３ｂ及び１４３ｃと、を含む。インバータ１４３ａの入力端とセレクタ１４３ｂの第１入力端（Ｈ）は、いずれも入力信号ＳＡＩＮ１の印加端に接続されている。インバータ１４３ａの出力端は、セレクタ１４３ｃの第１入力端（Ｈ）に接続されている。セレクタ１４３ｂ及び１４３ｃの第２入力端（Ｌ）は、いずれも接地端に接続されている。セレクタ１４３ｂの出力端は、制御信号Ｖ１Ｐの印加端に接続されている。セレクタ１４３ｃの出力端は、制御信号Ｖ１Ｎの印加端に接続されている。セレクタ１４３ｂ及び１４３の制御端は、いずれもミュート信号ＭＵＴＥＢの印加端に接続されている。なお、ミュート部１４４は、基本的に上記と同様の構成から成るので、重複した説明は割愛する。

【0063】

本構成例のミュート部１４３において、ミュート信号ＭＵＴＥＢがハイレベル（ＬＶＤＳ出力動作：イネーブル）である場合、セレクタ１４３ｂ及び１４３ｃは、各々の第１入力端（Ｈ）と出力端とを導通する。従って、入力信号ＳＡＩＮ１がハイレベルであるときには、制御信号Ｖ１Ｐがハイレベルとなり、制御信号Ｖ１Ｎがローレベルとなる。逆に、入力信号ＳＡＩＮ１がローレベルであるときには、制御信号Ｖ１Ｐがローレベルとなり、制御信号Ｖ１Ｎがハイレベルとなる。このように、ミュート信号ＭＵＴＥＢがハイレベルである場合には、制御信号Ｖ１Ｐ及びＶ１Ｎが入力信号ＳＡＩＮ１に応じた論理レベルとなり、その入力を受けたＬＶＤＳ送信部１４１では、入力信号ＳＡＩＮ１に応じたＬＶＤＳ出力信号ＳＡＯ１＋及びＳＡＯ１−が生成される。

【0064】

一方、ミュート信号ＭＵＴＥＢがローレベル（ＬＶＤＳ出力動作：ディセーブル）である場合、セレクタ１４３ｂ及び１４３ｃは、各々の第２入力端（Ｌ）と出力端とを導通する。従って、制御信号Ｖ１Ｐ及びＶ１Ｎは、入力信号ＳＡＩＮ１の論理レベルに依ることなくいずれもローレベルとなり、その入力を受けたＬＶＤＳ送信部１４１は、出力ハイインピーダンス状態となる。

【0065】

図８は、基準電流生成部１４６の一構成例を示す回路図である。本構成例の基準電流生成部１４６は、所定の基準電流ＩＲＥＦ０を生成する電流源１４６ａと、基準電流ＩＲＥＦ０（例えば１０μＡ）をミラーして基準電流ＩＲＥＦ１及びＩＲＥＦ２（例えば各々２０μＡ）を生成するカレントミラー１４６ｂと、パワーセーブ信号ＰＳＢに応じて基準電流ＩＲＥＦ０の流れる電流経路を導通／遮断するＮチャネル型ＭＯＳ電界効果トランジスタ１４６ｃと、を含む。

【0066】

本構成例の基準電流生成部１４６において、パワーセーブ信号ＰＳＢがハイレベル（パワーセーブ動作：イネーブル）である場合には、トランジスタ１４６ｃがオンするので、基準電流ＩＲＥＦ０の流れる電流経路が導通されて、カレントミラー１４６ｂから基準電流ＩＲＥＦ１及びＩＲＥＦ２が出力される状態となる。

【0067】

一方、パワーセーブ信号ＰＳＢがローレベル（パワーセーブ動作：ディセーブル）である場合には、トランジスタ１４６ｃがオフするので、基準電流ＩＲＥＦ０の流れる電流経路が遮断されて、カレントミラー１４６ｂから基準電流ＩＲＥＦ１及びＩＲＥＦ２が出力されない状態となる。

【0068】

図９は、ＬＶＤＳ送信部１４１の一構成例を示す回路図である。本構成例のＬＶＤＳ送信部１４１は、差動出力部１４１ａと、中間電圧生成部１４１ｂと、帰還部１４１ｃと、カレントミラー１４１ｄ及び１４１ｅと、パワーセーブ制御部１４１ｆと、を含む。

【0069】

差動出力部１４１ａは、ミラー電流ＩＭ４（例えば４ｍＡ）の入力を受けてＬＶＤＳ出力信号ＳＡＯ１＋及びＳＡＯ１−を差動出力する回路部であり、Ｎチャネル型ＭＯＳ電界効果トランジスタａ１〜ａ４を含む。トランジスタａ１及びａ２のドレインは、いずれもミラー電流ＩＭ４の印加端に接続されている。トランジスタａ１のソースとトランジスタａ３のドレインは、いずれもＬＶＤＳ出力信号ＳＡＯ１＋の印加端に接続されている。トランジスタａ２のソースとトランジスタａ４のドレインは、いずれもＬＶＤＳ出力信号ＳＡＯ１−の印加端に接続されている。トランジスタａ４及びａ４のソースは、いずれも帰還部１４１ｃを介して接地端に接続されている。トランジスタａ１及びａ４のゲートは、いずれも制御信号Ｖ１Ｐの印加端に接続されている。トランジスタａ２及びａ３のゲートは、いずれも制御信号Ｖ１Ｎの印加端に接続されている。

【0070】

本構成例の差動出力部１４１ａにおいて、制御信号Ｖ１Ｐがハイレベルであり、制御信号Ｖ１Ｎがローレベルである場合には、トランジスタａ１及びａ４がオンし、トランジスタａ２及びａ３がオフする。従って、ミラー電流ＩＭ４は、トランジスタａ１及びａ４を介する電流経路でＬＶＤＳ受信部２４１（例えば１００Ωの抵抗）に流れる。その結果、ＬＶＤＳ出力信号ＳＡＯ１＋がハイレベル（例えばＶＯＣ１＋２００ｍＶ）となり、ＬＶＤＳ出力信号ＳＡＯ１−がローレベル（例えばＶＯＣ１−２００ｍＶ）となる。

【0071】

一方、制御信号Ｖ１Ｐがローレベルであり、制御信号Ｖ１Ｎがハイレベルである場合には、トランジスタａ１及びａ４がオフとなり、トランジスタａ２及びａ３がオンとなる。従って、ミラー電流ＩＭ４は、トランジスタａ２及びａ３を介する電流経路でＬＶＤＳ受信部２４１に流れる。その結果、ＬＶＤＳ出力信号ＳＡＯ１＋がローレベル（例えばＶＯＣ１−２００ｍＶ）となり、ＬＶＤＳ出力信号ＳＡＯ１−がハイレベル（例えばＶＯＣ１＋２００ｍＶ）となる。

【0072】

中間電圧生成部１４１ｂは、ＬＶＤＳ出力信号ＳＡＯ１＋及びＳＡＯ１−の中間電圧ＶＯＣ１を生成する回路部であり、抵抗値の等しい抵抗ｂ１及びｂ２を含む。抵抗ｂ１及びｂ２は、ＬＶＤＳ出力信号ＳＡＯ１＋の印加端とＬＶＤＳ出力信号ＳＡＯ１−の印加端との間に直列接続されており、互いの接続ノードから中間電圧ＶＯＣ１を出力する分圧回路を形成している。

【0073】

帰還部１４１ｃは、中間電圧ＶＯＣ１が基準電圧ＶＲＥＦと一致するように差動出力部１４１ａを制御する回路部であり、オペアンプｃ１とＮチャネル型ＭＯＳ電界効果トランジスタｃ２を含む。オペアンプｃ１の非反転入力端（＋）は、基準電圧ＶＲＥＦの印加端に接続されている。オペアンプｃ１の反転入力端（−）は、中間電圧ＶＯＣ１の印加端に接続されている。オペアンプｃ１の正電源端は、ミラー電流ＩＭ３（例えば１６０μＡ）の印加端に接続されている。オペアンプｃ１の負電源端は、接地端に接続されている。オペアンプｃ１の出力端は、トランジスタｃ２のゲートに接続されている。トランジスタｃ２のドレインは、トランジスタａ３及びａ４のソースに接続されている。トランジスタｃ２のソースは、接地端に接続されている。

【0074】

本構成例の帰還部１４１ｃにおいて、オペアンプｃ１は、中間電圧ＶＯＣが基準電圧ＶＲＥＦと一致するようにトランジスタｃ２の導通度を制御する。

【0075】

カレントミラー１４１ｄは、基準電流ＩＲＥＦ１（例えば２０μＡ）の入力を受けてミラー電流ＩＭ１及びＩＭ２（例えば各々８０μＡ）を生成する回路部であり、Ｎチャネル型ＭＯＳ電界効果トランジスタｄ１〜ｄ６を含む。トランジスタｄ１のドレインは、基準電流ＩＲＥＦ１の印加端に接続されている。トランジスタｄ１〜ｄ３のゲートは、いずれもトランジスタｄ１のドレインに接続されている。トランジスタｄ２のドレインは、ミラー電流ＩＭ２の印加端に接続されている。トランジスタｄ３のドレインは、ミラー電流ＩＭ３の印加端に接続されている。トランジスタｄ４のドレインは、トランジスタｄ１のソースに接続されている。トランジスタｄ４〜ｄ６のゲートは、いずれもトランジスタｄ４のドレインに接続されている。トランジスタｄ５のドレインは、トランジスタｄ２のソースに接続されている。トランジスタｄ６のドレインは、トランジスタｄ３のソースに接続されている。トランジスタｄ４〜ｄ６のソースは、いずれも接地端に接続されている。

【0076】

カレントミラー１４１ｅは、ミラー電流ＩＭ１及びＩＭ２の入力を受けてミラー電流ＩＭ３及びＩＭ４を生成する回路部であり、Ｐチャネル型ＭＯＳ電界効果トランジスタｅ１〜ｅ７を含む。トランジスタｅ１のソースは電源端に接続されている。トランジスタｅ１〜ｅ４のゲートは、いずれもトランジスタｅ１のドレインに接続されている。トランジスタｅ１のドレインは、トランジスタｄ２のドレインに接続されている。トランジスタｅ２のドレインは、トランジスタｄ３のドレインに接続されている。トランジスタｅ３のドレインは、オペアンプｃ１の正電源端に接続されている。トランジスタｅ４のドレインは、トランジスタａ１及びａ２のドレインに接続されている。トランジスタｅ２のソースは、トランジスタｅ５のドレインに接続されている。トランジスタｅ３のソースは、トランジスタｅ６のドレインに接続されている。トランジスタｅ４のソースは、トランジスタｅ７のドレインに接続されている。トランジスタｅ５〜ｅ７のソースは、いずれも電源端に接続されている。トランジスタｅ５〜ｅ７のゲートは、いずれもトランジスタｅ２のドレインに接続されている。

【0077】

このように、本構成例のカレントミラー１４１ｄ及び１４１ｅは、いずれもカスケード型とされているので、各々のミラー精度を高めることが可能となる。

【0078】

パワーセーブ制御部１４１ｆは、パワーセーブ信号ＰＳＢに応じてカレントミラー１４１ｄ及び１４１ｅの動作可否を制御する回路部であり、Ｐチャネル型ＭＯＳ電界効果トランジスタｆ１及びｆ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタｆ３と、を含む。トランジスタｆ１及びｆ２のソースは、いずれも電源端に接続されている。トランジスタｆ１及びｆ２のゲートは、いずれもパワーセーブ信号ＰＳＢの印加端に接続されている。トランジスタｆ１のドレインは、トランジスタｅ２のドレインに接続されている。トランジスタｆ２のドレインは、トランジスタｅ１のドレインに接続されている。トランジスタｆ３のドレインは、トランジスタｄ１のドレインに接続されている。トランジスタｆ３のソースは、接地端に接続されている。トランジスタｆ３のゲートは、反転パワーセーブ信号ＸＰＳＢ（パワーセーブ信号ＰＳＢの論理反転信号）の印加端に接続されている。

【0079】

本構成例のパワーセーブ制御部１４１ｆにおいて、パワーセーブ信号ＰＳＢがハイレベルであり、反転パワーセーブ信号ＸＰＳＢがローレベルである場合には、トランジスタｆ１〜ｆ３がいずれもオフとなる。従って、カレントミラー１４１ｄ及び１４１ｅは、いずれもミラー動作が可能な状態となり、差動出力部１４１ａ及び帰還部１４１ｃへの電流供給が行われる。

【0080】

一方、パワーセーブ信号ＰＳＢがローレベルであり、反転パワーセーブ信号ＸＰＳＢがハイレベルである場合には、トランジスタｆ１〜ｆ３がいずれもオンとなる。従って、カレントミラー１４１ｄ及び１４１ｅは、いずれもミラー動作が禁止された状態となり、差動出力部１４１ａ及び帰還部１４１ｃへの電流供給が停止される。

【0081】

なお、ＬＶＤＳ送信部１４２は、基本的に上記と同様の構成から成るので、重複した説明は割愛する。

【0082】

＜平面レイアウト＞
図１０は、モータ駆動装置１０の平面レイアウト図である。多数のモータやサーボを駆動しているときには、各種駆動部の出力段を形成するパワートランジスタが発熱する。そこで、モータ駆動装置１０では、ＩＣの両端側にパワートランジスタを分離して配置し、各々のパワートランジスタに挟まれる形でロジック部やアナログ部が設けられている。このような平面レイアウトを採用することにより、パワートランジスタの発熱がロジック部やアナログ部の信号処理に及ぼす影響を低減することが可能となる。

【0083】

特に、ＬＶＤＳ送信処理部１４は、駆動部のパワートランジスタからできる限り離間すべく、アナログ部の中央付近に配置されている。また、ＬＶＤＳ送信処理部１４に含まれる２チャンネル分のＬＶＤＳ送信部１４１及び１４２は、互いにペア性を持つように並列に配置されている。このような平面レイアウトを採用することにより、パワートランジスタの発熱に依ることなく、高精度のＬＶＤＳ送信処理を実現することが可能となる。

【0084】

＜カーＡＶ［audio/visual］機器＞
図１１は、カーＡＶ機器の外観図である。本構成例のカーＡＶ機器Ｘは、光ディスクＤ（ＣＤ、ＤＶＤ、ＢＤなど）を再生する光ディスク装置１と、光ディスクＤの挿入口／排出口であるディスクスロットＸ１と、ディスクスロットＸ１から光ディスクＤを排出させるためのイジェクトボタンＸ２と、光ディスクＤの再生映像やコンテンツ情報（再生トラック番号や再生時間など）ないしはタッチパネルＵＩ［user interface］画面を表示するための表示パネルＸ３と、を有する。

【0085】

＜その他の変形例＞
なお、上記の実施形態では、本発明の適用対象としてカーＡＶ機器向けのシステムモータドライバＩＣを例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、他の用途に供されるモータ駆動装置（例えばＤＶＤドライブやＢＤレコーダ向けのシステムモータドライバＩＣ）にも組み込むことが可能である。

【0086】

また、本明細書中に開示されている発明は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【産業上の利用可能性】

【0087】

本発明は、例えば、車載ＡＶ機器用の光ディスク装置に組み込まれるシステムモータドライバＩＣに利用することが可能である。

【符号の説明】

【0088】

１ 光ディスク装置
１０ モータ駆動装置
１１、１２ フォーカス／チルトサーボ駆動部（１ｃｈ、２ｃｈ）
１３ トラッキングサーボ駆動部
１４ ＬＶＤＳ送信処理部
１４１、１４２ ＬＶＤＳ送信部（１ｃｈ、２ｃｈ）
１４１ａ 差動出力部
ａ１〜ａ４ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１４１ｂ 中間電圧生成部
ｂ１、ｂ２ 抵抗
１４１ｃ 帰還部
ｃ１ オペアンプ
ｃ２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１４１ｄ カレントミラー
ｄ１〜ｄ６ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１４１ｅ カレントミラー
ｅ１〜ｅ７ Ｐチャネル型ＭＯＳ電界効果トランジスタ
１４１ｆ パワーセーブ制御部
ｆ１、ｆ２ Ｐチャネル型ＭＯＳ電界効果トランジスタ
ｆ３ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１４３、１４４ ミュート部（１ｃｈ、２ｃｈ）
１４３ａ インバータ
１４３ｂ、１４３ｃ セレクタ
１４５ 基準電圧生成部
１４６ 基準電流生成部
１４６ａ 電流源
１４６ｂ カレントミラー
１４６ｃ Ｎチャネル型ＭＯＳ電界効果トランジスタ
１５ スピンドルモータ駆動部
１６ ローディングモータ駆動部
１７ スレッドモータ駆動部
１８ ロジック部
１８１ レジスタ
１９ シリアルインタフェイス部
２０ 光ピックアップ
２１、２２ フォーカス／チルトサーボ（アクチュエータコイル）
２３ トラッキングサーボ（アクチュエータコイル）
２４ ＬＶＤＳ受信処理部
２４１、２４２ ＬＶＤＳ受信部（１ｃｈ、２ｃｈ）
２４３ ロジック部
２５ 球面収差モータ駆動部
２６ 球面収差モータ
２７ レーザダイオード駆動部
２８ レーザダイオード
３０ スピンドルモータ
４０ ローディングモータ
５０ スレッドモータ
６０ マイコン
Ｘ カーＡＶ機器
Ｘ１ ディスクスロット
Ｘ２ イジェクトボタン
Ｘ３ 表示パネル
Ｄ 光ディスク

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】