特許 6233210 炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6233210

(24)【登録日】2017年11月2日

(45)【発行日】2017年11月22日

(54)【発明の名称】炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20171113BHJP

   H01L 29/78 20060101ALI20171113BHJP

   H01L 29/12 20060101ALI20171113BHJP

   H01L 21/28 20060101ALI20171113BHJP

   H01L 21/283 20060101ALI20171113BHJP

   H01L 21/3065 20060101ALI20171113BHJP

   H01L 21/302 20060101ALI20171113BHJP

【ＦＩ】

   H01L29/78 658G

   H01L29/78 652T

   H01L29/78 653A

   H01L29/78 652K

   H01L29/78 652M

   H01L29/78 652S

   H01L29/78 658F

   H01L21/28 301B

   H01L21/283 B

   H01L21/302 105A

   H01L21/302 201A

【請求項の数】9

【全頁数】22

(21)【出願番号】特願2014-134170(P2014-134170)

(22)【出願日】2014年6月30日

(65)【公開番号】特開2016-12683(P2016-12683A)

(43)【公開日】2016年1月21日

【審査請求日】2017年2月23日

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】特許業務法人深見特許事務所

(72)【発明者】

【氏名】斎藤 雄

(72)【発明者】

【氏名】畑山 智亮

(72)【発明者】

【氏名】増田 健良

【審査官】 棚田 一也

(56)【参考文献】

【文献】 特開２０１４−０７５４７５（ＪＰ，Ａ）

【文献】 特開平０３−０５８４８５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２１／２８３

Ｈ０１Ｌ ２１／３０２

Ｈ０１Ｌ ２１／３０６５

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

炭化珪素半導体装置の製造方法であって、
炭素面または前記炭素面から８度以下オフした面である第１の主面と、前記第１の主面と反対側の第２の主面とを有する炭化珪素基板を準備する工程を備え、
前記炭化珪素基板は、前記第２の主面を形成し、かつ第１の導電型を有する第１の不純物領域と、前記第１の不純物領域上に設けられ、第２の導電型を有する第２の不純物領域と、前記第２の不純物領域上に前記第１の不純物領域から隔てられるように設けられ、前記第１の主面を形成し、かつ前記第１の導電型を有する第３の不純物領域とを含み、
前記炭化珪素基板の前記第１の主面上に、開口部を有するマスク層を形成する工程と、
前記マスク層の前記開口部を通じて、前記第３の不純物領域と、前記第２の不純物領域と、前記第１の不純物領域の一部とをエッチングにより除去することにより、前記炭化珪素基板の前記第１の主面にトレンチを形成する工程と、
前記マスク層を除去した後、熱酸化により、前記トレンチおよび前記炭化珪素基板の前記第１の主面を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とをさらに備え、
前記マスク層を形成する工程は、
前記第１の主面上を覆う第１の膜を形成する工程と、
前記第１の膜上に、前記第１の膜よりも低密度の第２の膜を形成する工程と、
前記トレンチが形成される位置に対応した前記開口部を有するように、前記第１および第２の膜をパターニングする工程とを含み、
前記トレンチを形成する工程は、前記炭化珪素基板を加熱しながら、前記開口部にて露出する前記炭化珪素基板の前記第１の主面に化学エッチングを施す工程を含み、
前記化学エッチングを施す工程では、前記第２の膜が熱収縮することで前記第１の膜に加わる応力によって、前記第１の膜の前記開口部を取り囲む縁部と前記炭化珪素基板の前記第１の主面との間に間隙が形成され、前記開口部および前記間隙にて露出する前記炭化珪素基板の前記第１の主面がエッチングにより除去される、炭化珪素半導体装置の製造方法。

【請求項2】

前記トレンチの側壁面は、
前記第１および第２の不純物領域からなり、前記炭素面に対して５０度以上の角度で傾斜している第１の側面と、
前記第３の不純物領域からなり、前記炭素面に対して５０度よりも小さい角度で傾斜している第２の側面とを有する、請求項１に記載の炭化珪素半導体装置の製造方法。

【請求項3】

前記第１の側面は、前記炭素面に対して５０度以上６５度以下傾斜している、請求項２に記載の炭化珪素半導体装置の製造方法。

【請求項4】

前記第１の側面は、面方位｛０−３３−８｝を有する面を含む、請求項３に記載の炭化珪素半導体装置の製造方法。

【請求項5】

前記化学エッチングを施す工程では、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中で前記炭化珪素基板を加熱する、請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項6】

前記第１の膜を形成する工程では、熱酸化により酸化膜を形成する、請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項7】

前記第２の膜を形成する工程では、堆積により酸化膜を形成する、請求項１から請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項8】

前記第１および第２の膜をパターニングする工程は、前記第１および第２の膜の一部をエッチングにより除去して前記開口部を形成するとともに、前記開口部にて露出する前記炭化珪素基板の前記第１の主面の一部をエッチングにより除去する工程を含む、請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項9】

前記トレンチを形成する工程は、前記化学エッチングを施す工程の前に、前記開口部にて露出する前記炭化珪素基板の前記第１の主面にドライエッチングを施す工程をさらに含む、請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置の製造方法に関するものであり、特に、トレンチを有する炭化珪素半導体装置の製造方法に関するものである。

【背景技術】

【0002】

近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能にするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く採用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料して採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。

【0003】

炭化珪素を材料として採用した半導体装置としては、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などがある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御することにより、電流を導通または遮断する半導体装置である。たとえば、特開２０１０−２５８２９４号公報（特許文献１）には、トレンチの側壁面に沿ってチャネル領域が形成されたトレンチ型ＭＯＳＦＥＴが開示される。

【0004】

炭化珪素を材料として採用したトレンチ型ＭＯＳＦＥＴにおいては、開口部を有するマスク層が形成された炭化珪素層をエッチングすることにより、炭化珪素層の主表面にトレンチが形成される。そして、トレンチが形成された炭化珪素層を熱酸化することにより、トレンチの内壁から炭化珪素層の上部表面上にまで延在するようにゲート絶縁膜（二酸化珪素膜）が形成される。

【0005】

このようなトレンチ型ＭＯＳＦＥＴにおいては、トレンチの側壁と炭化珪素層の主表面とにより形成される上部角部は直角に近い形状となっているため、トレンチの上部角部付近に形成されるゲート絶縁膜の厚さが局所的に薄くなってしまう。一方、このトレンチの上部角部は高電界が印加されやすい部分であるため、上部角部に局所的に電界が集中すると、上部角部付近に形成されるゲート絶縁膜にリーク電流が発生し、ゲート絶縁膜の絶縁信頼性を低下させてしまう。

【0006】

特許文献１では、炭化珪素エピタキシャル層が形成された基板上にエッチングによりトレンチを形成した後、１６００℃〜１８００℃の範囲のアルゴン（Ａｒ）雰囲気中で１０Ｔｏｒｒ以下の圧力で０．１分〜１０分の熱処理を行なう。これにより、炭化珪素表面からシリコン（Ｓｉ）原子を蒸発させて該炭化珪素表面を９５ａｔ％以上の炭素（Ｃ）原子とする。炭化珪素表面をグラファイト化することにより、炭化珪素エッチング形状の変形を抑制する。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１０−２５８２９４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、上記の特許文献１に記載される製造方法によれば、熱処理によるシリコン原子のマイグレーションによって、トレンチの側壁面が荒れるという問題がある。トレンチの側壁面が荒れると、側壁面に沿って形成されるチャネル領域においてキャリア移動度が低下するため、チャネル抵抗を低減（すなわち、オン抵抗の低減）が困難となる。

【0009】

また、トレンチの側壁面に連接する炭化珪素層の主表面にステップバンチングが発生することにより、主表面の表面粗さが大きくなる。これにより、熱酸化によりゲート絶縁膜を形成した際に、熱酸化速度が炭化珪素の結晶面に依存して異なること（面方位依存性）に起因して、局所的にゲート絶縁膜が薄い部分が生じてしまう。その結果、当該部分を起点としてゲート絶縁膜にリーク電流を誘発する可能性がある。

【0010】

本発明の一態様の目的は、低いチャネル抵抗を実現しつつ、ゲート絶縁膜の十分な絶縁信頼性を確保することができる炭化珪素半導体装置の製造方法を提供することである。

【課題を解決するための手段】

【0011】

本発明の一態様に係る炭化珪素半導体装置の製造方法は、炭素面または炭素面から８度以下オフした面である第１の主面と、第１の主面と反対側の第２の主面とを有する炭化珪素基板を準備する工程を備える。炭化珪素基板は、第２の主面を形成し、かつ第１の導電型を有する第１の不純物領域と、第１の不純物領域上に設けられ、第２の導電型を有する第２の不純物領域と、第２の不純物領域上に第１の不純物領域から隔てられるように設けられ、第１の主面を形成し、かつ第１の導電型を有する第３の不純物領域とを含む。上記製造方法はさらに、炭化珪素基板の第１の主面上に、開口部を有するマスク層を形成する工程と、マスク層の開口部を通じて、第３の不純物領域と、第２の不純物領域と、第１の不純物領域の一部とをエッチングにより除去することにより、炭化珪素基板の第１の主面にトレンチを形成する工程と、マスク層を除去した後、熱酸化により、トレンチおよび炭化珪素基板の第１の主面を覆うゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程とを備える。マスク層を形成する工程は、第１の主面を覆う第１の膜を形成する工程と、第１の膜上に、第１の膜よりも低密度の第２の膜を形成する工程と、トレンチが形成される位置に対応した開口部を有するように、第１および第２の膜をパターニングする工程とを含む。トレンチを形成する工程は、炭化珪素基板を加熱しながら、開口部にて露出する炭化珪素基板の第１の主面に化学エッチングを施す工程を含む。化学エッチングを施す工程では、第２の膜が熱収縮することで第１の膜に加わる応力によって、第１の膜の開口部を取り囲む縁部と炭化珪素基板の第１の主面との間に間隙が形成される。開口部および間隙にて露出する炭化珪素基板の第１の主面がエッチングにより除去される。

【発明の効果】

【0012】

上記によれば、低いチャネル抵抗を実現しつつ、ゲート絶縁膜の十分な絶縁信頼性を確保することができる炭化珪素半導体装置を製造することができる。

【図面の簡単な説明】

【0013】

【図1】本発明の実施の形態１に係る炭化珪素半導体装置の構造を概略的に説明するための部分断面図である。

【図2】図１の炭化珪素半導体装置が有する炭化珪素基板の形状を概略的に示す斜視図である。

【図3】図１の拡大図である。

【図4】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。

【図5】図１の炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。

【図6】図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。

【図7】図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。

【図8】図１の炭化珪素半導体装置の製造方法を概略的に説明するためのフロー図である。

【図9】図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。

【図10】図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。

【図11】図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。

【図12】図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。

【図13】図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。

【図14】図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。

【図15】図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。

【図16】図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。

【図17】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。

【図18】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。

【図19】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。

【図20】本発明の実施の形態２に係る炭化珪素半導体装置の構造を概略的に説明するための断面模式図である。

【発明を実施するための形態】

【0014】

[本発明の実施形態の説明]
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照符号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、“−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に符号を付している。また角度の記載には、全方位角を３６０度とする系を用いている。

【0015】

最初に本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置の製造方法は、炭素面または炭素面から８度以下オフした面である第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０を準備する工程を備える。炭化珪素基板１０は、第２の主面１０ｂを形成し、かつ第１の導電型を有する第１の不純物領域８０，８１と、第１の不純物領域８０，８１上に設けられ、第２の導電型を有する第２の不純物領域８２と、第２の不純物領域８２上に第１の不純物領域８０，８１から隔てられるように設けられ、第１の主面１０ａを形成し、かつ第１の導電型を有する第３の不純物領域８３とを含む。製造方法はさらに、炭化珪素基板１０の第１の主面１０ａ上に、開口部ＯＰを有するマスク層１００を形成する工程と、マスク層１００の開口部ＯＰを通じて、第３の不純物領域８３と、第２の不純物領域８２と、第１の不純物領域８１の一部とをエッチングにより除去することにより、炭化珪素基板１０の第１の主面１０ａにトレンチＴＲを形成する工程と、マスク層１００を除去した後、熱酸化により、トレンチＴＲおよび炭化珪素基板１０の第１の主面１０ａを覆うゲート絶縁膜９１を形成する工程と、ゲート絶縁膜９１上にゲート電極９２を形成する工程とを備える。マスク層１００を形成する工程は、第１の主面１０ａ上を覆う第１の膜１１０を形成する工程と、第１の膜１１０上に、第１の膜１１０よりも低密度の第２の膜１２０を形成する工程と、トレンチＴＲが形成される位置に対応した開口部ＯＰを有するように、第１の膜１１０および第２の膜１２０をパターニングする工程とを含む。トレンチＴＲを形成する工程は、炭化珪素基板１０を加熱しながら、開口部ＯＰにて露出する炭化珪素基板１０の第１の主面１０ａに化学エッチングを施す工程を含む。化学エッチングを施す工程では、第２の膜１２０が熱収縮することで第１の膜１１０に加わる応力によって、第１の膜１１０の開口部ＯＰを取り囲む縁部と炭化珪素基板１０の第１の主面１０ａとの間に間隙ＧＰが形成される。開口部ＯＰおよび間隙ＧＰにて露出する炭化珪素基板１０の第１の主面１０ａがエッチングにより除去される。

【0016】

上記（１）に係る炭化珪素半導体装置の製造方法によれば、トレンチ型ＭＯＳＦＥＴが製造される。トレンチ型ＭＯＳＦＥＴの製造方法において、炭素面または炭素面から８度以下オフした面である炭化珪素基板１０の第１の主面１０ａにトレンチＴＲを形成するために用いるマスク層１００を、第１の膜１１０と、第１の膜１１０上に形成され、かつ第１の膜１１０よりも低密度の第２の膜１２０との二層構造とする。これにより、炭化珪素基板１０を加熱しながら化学エッチングを行なう際に、第２の膜１２０の収縮により発生する応力を用いて第１の膜１１０を反らせることができる。この第１の膜１１０の反りによって第１の膜１１０と炭化珪素基板１０の第１の主面１０ａとの間に間隙ＧＰが形成されるため、間隙ＧＰにおけるサイドエッチングが促進される。この結果、炭素面に対して傾斜し、かつチャネル領域を含む第１の側面ＳＷ１と、トレンチＴＲの上部角部付近に位置し、かつ第１の側面ＳＷ１に比べて炭素面に対する傾斜角度が小さい第２の側面ＳＷ２とを有するトレンチＴＲが形成される。

【0017】

上記のトレンチＴＲが形成された炭化珪素基板１０を熱酸化することにより形成されるゲート絶縁膜９１は、炭化珪素の熱酸化速度の面方位依存性に従って、第１の側面ＳＷ１において薄くされる一方で、第２の側面ＳＷ２において厚くされる。すなわち、チャネル領域に接するゲート絶縁膜９１の厚さを薄くしながら、トレンチＴＲの上部角部付近に形成されるゲート絶縁膜９１の厚さを厚くすることができる。チャネル領域上に薄いゲート絶縁膜９１が形成されることによってキャリア移動度が向上するため、チャネル抵抗を低減することができる。また、トレンチＴＲの上部角部の付近に厚いゲート絶縁膜９１が形成されることによって、トレンチＴＲの上部角部への電界集中が大きく緩和されるため、上部角部付近でのリーク電流の発生を抑制することができる。この結果、低いチャネル抵抗を実現しながら、ゲート絶縁膜の絶縁信頼性を確保することができる。

【0018】

（２）上記（１）に係る炭化珪素半導体装置の製造方法において好ましくは、トレンチＴＲの側壁面ＳＷは、第１の不純物領域８１および第２の不純物領域８２からなり、炭素面に対して５０度以上の角度で傾斜している第１の側面ＳＷ１と、第３の不純物領域８３からなり、炭素面に対して５０度よりも小さい角度で傾斜している第２の側面ＳＷ２とを有する。これにより、トレンチＴＲが形成された炭化珪素基板１０を熱酸化することにより形成されるゲート絶縁膜９１は、炭化珪素の熱酸化速度の面方位依存性に従って、第１の側面ＳＷ１において薄くされる一方で、第２の側面ＳＷ２において厚くされる。このように炭化珪素における熱酸化速度の面方位依存性を利用することによって、低いチャネル抵抗と高い絶縁信頼性とを備えたトレンチ型ＭＯＳＦＥＴを簡略化されたプロセスで製造することができる。

【0019】

（３）上記（２）に係る炭化珪素半導体装置の製造方法において好ましくは、第１の側面ＳＷ１は、炭素面に対して５０度以上６５度以下傾斜している。これにより、第１の側面ＳＷ１におけるチャネル抵抗を低減することができるため、トレンチ型ＭＯＳＦＥＴのオン抵抗を低減することができる。

【0020】

（４）上記（３）に係る炭化珪素半導体装置の製造方法において好ましくは、第１の側面ＳＷ１は、面方位｛０−３３−８｝を有する面を含む。これにより、第１の側面ＳＷ１におけるチャネル抵抗をより低減することができるのでオン抵抗を低減することができる。

【0021】

（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、化学エッチングを施す工程では、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中で炭化珪素基板１０を加熱する。これにより、熱エッチングによって、トレンチＴＲの第１の側面ＳＷ１と第２の側面ＳＷ２とを一度に形成することができるので、プロセスを簡略化することができる。

【0022】

（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１の膜１１０を形成する工程では、熱酸化により酸化膜１１０を形成する。これにより、緻密であり、かつ炭化珪素基板１０の第１の主面１０ａとの密着性が高い第１の膜１１０を容易に形成することができるので、プロセスを簡略化することができる。

【0023】

（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第２の膜１２０を形成する工程では、堆積により酸化膜１２０を形成する。これにより、第１の膜１１０を覆い、かつ第１の膜１１０よりも低密度の第２の膜１２０を容易に形成することができるため、プロセスを簡略化することができる。

【0024】

（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、第１の膜１１０および第２の膜１２０をパターニングする工程は、第１の膜１１０および第２の膜１２０の一部をエッチングにより除去して開口部ＯＰを形成するとともに、開口部ＯＰにて露出する炭化珪素基板１０の第１の主面１０ａの一部をエッチングにより除去する工程を含む。これにより、マスク層１００をパターニングする際に炭化珪素基板１０の第１の主面１０ａがオーバーエッチングされるため、マスク層１００の開口部ＯＰ内に残留する第１の膜１１０および第２の膜１２０が確実に除去される。このマスク層１００の開口部ＯＰを通じて第１の主面１０ａに化学エッチングを施すことにより、トレンチＴＲの側壁面ＳＷおよび底部ＢＴを平坦化（安定化）することができる。

【0025】

（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、トレンチＴＲを形成する工程は、化学エッチングを施す工程の前に、開口部ＯＰにて露出する炭化珪素基板１０の第１の主面１０ａにドライエッチングを施す工程をさらに含む。これにより、炭素面に対してほぼ直角に傾斜し、かつチャネル領域を含む第１の側面ＳＷ１と、トレンチＴＲの上部角部付近に位置し、かつ第１の側面ＳＷ１に比べて炭素面に対する傾斜角度が小さい第２の側面ＳＷ２とを有するトレンチＴＲが形成される。トレンチＴＲが形成された炭化珪素基板１０を熱酸化することにより形成されるゲート絶縁膜９１は、炭化珪素の熱酸化速度の面方位依存性に従って、第１の側面ＳＷ１において薄くされる一方で、第２の側面ＳＷ２において厚くされる。したがって、低いチャネル抵抗を実現しながら、ゲート絶縁膜の絶縁信頼性を確保することができる。

【0026】

[本発明の実施形態の詳細]
（実施の形態１）
＜炭化珪素半導体装置の構成＞
まず、図１〜図３を参照して、本発明の実施の形態１に係る炭化珪素半導体装置としてのトレンチ型ＭＯＳＦＥＴの構造について説明する。

【0027】

本実施の形態に係るトレンチ型ＭＯＳＦＥＴは、炭化珪素基板１０と、ゲート絶縁膜９１と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ソース配線層９５と、ドレイン電極９８とを備える。

【0028】

炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する。炭化珪素基板１０の第１の主面１０ａは、｛０００−１｝面または｛０００−１｝面から８度以下オフした面である。具体的には、第１の主面１０ａは、（０００−１）面（炭素面）または（０００−１）面（炭素面）から８度以下オフした面であり、第２の主面１０ｂは、（０００１）面（珪素面）または（０００１）面（珪素面）から８度以下オフした面である。

【0029】

炭化珪素基板１０は、炭化珪素単結晶基板８０と、炭化珪素単結晶基板８０上に設けられた炭化珪素エピタキシャル層とを含む。炭化珪素単結晶基板８０は、たとえばポリタイプ４Ｈの六方晶の結晶構造を有する。炭化珪素単結晶基板８０は、たとえば窒素（Ｎ）などの不純物（ドナー）を含んでおり、ｎ型（第１の導電型）を有する。

【0030】

炭化珪素エピタキシャル層は、ドリフト領域８１と、ボディ領域８２と、ソース領域８３と、コンタクト領域８４とを含んでいる。

【0031】

ドリフト領域８１は、たとえば窒素などの不純物を含むｎ型の領域である。ドリフト領域８１の不純物濃度（ドナー濃度）は、炭化珪素単結晶基板８０の不純物濃度よりも低いことが好ましい。ドリフト領域８１におけるｎ型不純物の濃度は、たとえば５×１０^１５ｃｍ^−３程度である。炭化珪素単結晶基板８０およびドリフト領域８１は、ｎ型を有する領域（第１の不純物領域）であり、炭化珪素基板１０の第２の主面１０ｂを形成する。

【0032】

ボディ領域８２（第２の不純物領域）は、ドリフト領域８１上に設けられている。ボディ領域８２は、たとえばアルミニウム（Ａｌ）またはホウ素（Ｂ）などの不純物を含むｐ型（第２の導電型）の領域である。ボディ領域８２におけるｐ型不純物の濃度は、たとえば１×１０^１８ｃｍ^−３程度である。

【0033】

ソース領域８３（第３の不純物領域）は、炭化珪素基板１０の第１の主面１０ａを形成し、リン（Ｐ）などの不純物を含むｎ型の領域である。ソース領域８３は、ボディ領域８２によってドリフト領域８１から隔てられるようにボディ領域８２上に設けられている。ソース領域８３が含むｎ型不純物の濃度は、ドリフト領域８１が含むｎ型不純物の濃度よりも高い。ソース領域８３が含むｎ型不純物の濃度は、たとえば１×１０^２０ｃｍ^−３程度である。

【0034】

コンタクト領域８４は、アルミニウムまたはホウ素などのｐ型不純物を含むｐ型の領域である。コンタクト領域８４は、炭化珪素基板１０の第１の主面１０ａとボディ領域８２とを繋ぐように形成されている。コンタクト領域８４が含むｐ型不純物の濃度は、ボディ領域８２が含むｐ型不純物の濃度よりも高い。コンタクト領域８４が含むｐ型不純物の濃度は、たとえば１×１０^２０ｃｍ^−３程度である。炭化珪素基板１０の第１の主面１０ａの法線方向に沿ったコンタクト領域８４の深さは、ソース領域８３の深さよりも深くてもよい。

【0035】

炭化珪素基板１０の第１の主面１０ａにはトレンチＴＲが設けられている。トレンチＴＲは、側壁面ＳＷおよび底部ＢＴを有する。側壁面ＳＷは、ソース領域８３およびボディ領域８２を貫通してドリフト領域８１に至っている。側壁面ＳＷは、炭化珪素基板１０の第１の主面１０ａに対して傾斜しており、これによりトレンチＴＲは開口に向かってテーパ状に拡がっている。本実施の形態においては、図２に示すように、炭化珪素単結晶基板８０の上面上において多数のメサ構造が形成されている。具体的には、メサ構造は上面および底部が六角形状となっており、その側壁は炭化珪素単結晶基板８０の上面に対して傾斜している。

【0036】

側壁面ＳＷは、側面ＳＷ１および側面ＳＷ２を有する。側面ＳＷ１は、ドリフト領域８１およびボディ領域８２からなる。側面ＳＷ１は、ボディ領域８２上において、ＭＯＳＦＥＴのチャネル面を含む。側面ＳＷ１は、（０００−１）面（炭素面）に対して５０度以上の角度で傾斜していることが好ましい。好ましくは、側面ＳＷ１は、（０００−１）面（炭素面）に対して５０度以上６５度以下の角度で傾斜している。これにより、側面ＳＷ１におけるチャネル抵抗を低減することができるため、トレンチ型ＭＯＳＦＥＴのオン抵抗を低減することができる。

【0037】

このような側面ＳＷ１は、面方位｛０−３３−８｝を有する第１の面を含む。より好ましくは、側面ＳＷ１は第１の面を微視的に含み、側面ＳＷ１はさらに、面方位｛０−１１−１｝を有する第２の面を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このような微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。

【0038】

好ましくは、側面ＳＷ１の第１の面および第２の面は、面方位｛０−１１−２｝を有する複合面を構成している。すなわち、複合面は、第１の面および第２の面が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。

【0039】

側面ＳＷ２は、ソース領域８３からなる。側面ＳＷ２は、（０００−１）面（炭素面）に対して５０度よりも小さい角度で傾斜していることが好ましい。好ましくは、側面ＳＷ２は、（０００−１）面（炭素面）に対して３０度以上５０度未満の角度で傾斜している。言い換えれば、側面ＳＷ２は、トレンチＴＲの開口部の近傍に位置しており、（０００−１）面（炭素面）に対して、上記の側面ＳＷ１よりも小さい角度で傾斜している。すなわち、トレンチ型ＭＯＳＦＥＴは、側面ＳＷ１の延長線と第１の主面１０ａの延長線とにより形成されるトレンチＴＲの上部角部が実質的に丸められることにより、当該上部角部付近に、側面ＳＷ１よりも（０００−１）面（炭素面）に対する傾斜角度が小さい側面ＳＷ２が形成されている。

【0040】

底部ＢＴはドリフト領域８１上に位置している。本実施の形態において、底部ＢＴは炭化珪素基板１０の第１の主面１０ａとほぼ平行な面である。底部ＢＴは面であっても構わないし、線であっても構わない。底部ＢＴが線である場合、トレンチＴＲの形状は断面視においてＶ型となる。

【0041】

ゲート絶縁膜９１は、トレンチＴＲの側壁面ＳＷおよび底部ＢＴと、炭化珪素基板１０の第１の主面１０ａとに接するように設けられている。ゲート絶縁膜９１は、炭化珪素基板１０の第１の主面１０ａおよびトレンチＴＲの側面ＳＷ２においてソース領域８３と接しており、トレンチＴＲの側面ＳＷ１においてボディ領域８２と接しており、トレンチＴＲの側面ＳＷ１および底部ＢＴの各々においてドリフト領域８１と接している。ゲート絶縁膜９１に接するボディ領域８２の一部においてチャネル領域が形成可能に構成されている。ゲート絶縁膜９１は二酸化珪素膜であり、熱酸化により形成される。ゲート絶縁膜９１の厚さは、たとえば４０ｎｍ以上６０ｎｍ以下程度である。

【0042】

図３を参照して、ゲート絶縁膜９１は、側面ＳＷ１を覆う側面部９１０と、側面ＳＷ２を覆う側面部９１１と、側面ＳＷ２に連なる第１の主面１０ａの一部を覆う平坦部９１２とを含む。側面部９１０は厚さｄ１を有する。側面部９１１は厚さｄ２を有する。平坦部９１２は厚さｄ３を有する。側面部９１１は、厚さｄ１を有する部分と厚さｄ３を有する部分との間で厚さが連続的に変化している。厚さｄ２はたとえば側面部９１１の厚みの平均値である。

【0043】

上述したゲート絶縁膜９１の厚さに関しては、少なくともｄ２＞ｄ１が満たされている。好ましくはｄ３＞ｄ２＞ｄ１が満たされている。このようなゲート絶縁膜９１の厚さにおける大小関係は、後述するように、炭化珪素における熱酸化速度の面方位依存性を用いることによって形成することができる。

【0044】

ゲート電極９２は、ゲート絶縁膜９１上に設けられている。ソース電極９４は、ソース領域８３およびコンタクト領域８４の各々に接している。ソース配線層９５はソース電極９４に接している。ソース配線層９５は、たとえばアルミニウム層である。層間絶縁膜９３は、ゲート電極９２とソース配線層９５との間を絶縁している。ドレイン電極９８は、炭化珪素基板１０の第２の主面１０ｂ（炭化珪素単結晶基板８０）に接して配置されている。

【0045】

＜炭化珪素半導体装置の製造方法＞
次に、図４〜図１６を参照して、本実施の形態に係るトレンチ型ＭＯＳＦＥＴの製造方法について説明する。

【0046】

（１）炭化珪素基板準備工程
まず、炭化珪素基板準備工程（Ｓ１０：図４）が実施される。炭化珪素基板準備工程は、炭化珪素単結晶基板準備工程（Ｓ１０１：図５）、エピタキシャル層形成工程（Ｓ１０２：図５）およびイオン注入工程（Ｓ１０３：図５）により構成される。

【0047】

具体的には、炭化珪素単結晶基板準備工程（Ｓ１０１：図５）では、昇華法により形成されたポリタイプ４Ｈを有する六方晶炭化珪素からなるインゴットをスライスすることにより、炭化珪素単結晶基板８０が準備される。

【0048】

次に、エピタキシャル層形成工程（Ｓ１０２：図５）が実施される。具体的には、図６を参照して、炭化珪素単結晶基板８０上に、炭化珪素エピタキシャル層が形成される。炭化珪素エピタキシャル層は、ｎ型を有するドリフト領域８１（第１の不純物領域）を含む。炭化珪素エピタキシャル層の形成は、たとえば原料ガスとしてシラン（ＳｉＨ_４）とプロパン（Ｃ_３Ｈ_８）との混合ガスを用い、キャリアガスとしてたとえば水素（Ｈ_２）ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により行なうことができる。エピタキシャル成長の際、不純物としてたとえば窒素（Ｎ）が導入される。

【0049】

次に、イオン注入工程（Ｓ１０３：図５）が実施される。具体的には、図７を参照して、ドリフト領域８１に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、ドリフト領域８１に接するボディ領域８２（第２の不純物領域）が形成される。次に、ボディ領域８２に対して、たとえばリンなどのｎ型不純物がイオン注入されることにより、ソース領域８３（第３の不純物領域）が形成される。次に、ソース領域８３に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、第１の主面１０ａからボディ領域８２まで延在するコンタクト領域８４が形成される。なお、イオン注入の代わりに、不純物添加を伴なうエピタキシャル成長が用いられてもよい。

【0050】

次に、イオン注入により添加された不純物を活性化するための熱処理（活性化アニール）が行なわれる。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン雰囲気である。

【0051】

以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０の第１の主面１０ａは（０００−１）面（炭素面）または（０００−１）面（炭素面）から８度以下オフした面である。炭化珪素基板１０は、ｎ型を有するドリフト領域８１と、ドリフト領域８１と接し、かつｐ型を有するボディ領域８２と、ｎ型を有し、ボディ領域８２によってドリフト領域８１から隔てられたソース領域８３と、ｐ型を有し、かつ第１の主面１０ａとボディ領域８２とを繋ぐコンタクト領域８４とを含む。なお、上記では、ソース領域８３が形成された後にコンタクト領域８４が形成される場合について説明したが、コンタクト領域８４が形成された後にソース領域８３が形成されてもよい。

【0052】

（２）エッチングマスク層形成工程
次に、エッチングマスク層形成工程（Ｓ２０：図４）が実施される。たとえば、ソース領域８３およびコンタクト領域８４から構成される第１の主面１０ａ上に、開口部ＯＰを有するエッチングマスク層１００（図１１）が形成される。開口部ＯＰはトレンチＴＲ（図１）の位置に対応して形成される。

【0053】

図８に示すように、エッチングマスク層形成工程は、熱酸化膜形成工程（Ｓ２０１）、堆積酸化膜形成工程（Ｓ２０２）およびパターニング工程（Ｓ２０３）により構成される。

【0054】

まず、熱酸化膜形成工程（Ｓ２０１：図８）が実施される。具体的には、図９を参照して、炭化珪素基板１０の第１の主面１０ａが熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施する。これにより、第１の主面１０ａ上に、二酸化珪素（ＳｉＯ_２）からなる熱酸化膜１１０（第１の膜）が形成される。熱酸化膜１１０の厚さは、好ましくは１００オングストローム以上１０００オングストローム以下である。

【0055】

次に、堆積酸化膜形成工程（Ｓ２０２：図８）が実施される。図１０を参照して、熱酸化膜１１０上に、堆積酸化膜１２０（第２の膜）が形成される。具体的には、たとえば６００℃以上８００℃以下程度の温度下において６時間程度、ＴＥＯＳ（Tetraethylortosilicate）ガスが炭化珪素基板１０に供給される。なお、本工程における熱処理温度は、後述するトレンチ形成工程（Ｓ３０：図４）で実施される熱エッチング工程における熱処理温度よりも低いことが好ましい。以上により、熱酸化膜１１０を覆うように堆積酸化膜１２０が形成される。堆積酸化膜１２０の厚さは、好ましくは５０００オングストローム以上２００００オングストローム以下である。

【0056】

堆積酸化膜１２０は、熱酸化膜１１０に比べて、二酸化珪素の密度が低いという特徴を有している。そのため、堆積酸化膜１２０は、熱酸化膜１１０に比べて加熱時における体積の収縮率が大きい。本実施の形態では、堆積酸化膜１２０の厚みを熱酸化膜１１０の厚みに比べて十分に大きくする。これにより、加熱時の堆積酸化膜１２０の体積収縮量は、熱酸化膜１１０の体積収縮量に比べて十分に大きくなる。その結果、体積収縮によって発生する圧縮応力は、堆積酸化膜１２０が熱酸化膜１１０よりも大きくなる。

【0057】

次に、パターニング工程（Ｓ２０３：図８）が実施される。図１１を参照して、トレンチＴＲ（図１）が形成される位置に対応した開口部ＯＰを有するように、熱酸化膜１１０および堆積酸化膜１２０をパターニングする。具体的には、まず、堆積酸化膜１２０上にトレンチＴＲの位置に対応した開口を有するレジスト層（図示せず）がフォトリソグラフィーにより形成される。次に、熱酸化膜１１０および堆積酸化膜１２０がエッチングされることにより、エッチングマスク層１００が形成される。エッチングの方法としては、たとえばドライエッチングであり、より具体的には、誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ）を用いることができる。

【0058】

なお、上記の熱酸化膜１１０および堆積酸化膜１２０のエッチングにおいて、開口部ＯＰにて露出する第１の主面１０ａの一部がオーバーエッチングされてもよい。すなわち、熱酸化膜１１０および堆積酸化膜１２０がエッチングされるとともに、第１の主面１０ａの一部がエッチングされる。第１の主面１０ａがオーバーエッチングされることにより、開口部ＯＰ中に位置するエッチングマスク層１００が確実に除去される。炭化珪素基板１０の第１の主面１０ａ上にエッチングマスク層１００が残っている状態で熱エッチングを行なうと、トレンチＴＲの側壁面ＳＷおよび底部ＢＴを形成する炭化珪素エピタキシャル層の表面に凹凸が生じてしまう。本実施の形態では、第１の主面１０ａのオーバーエッチによって開口部ＯＰ中に位置するエッチングマスク層１００を確実に除去できるため、トレンチＴＲの側壁面ＳＷおよび底部ＢＴを形成する炭化珪素エピタキシャル層を平坦化（安定化）することができる。

【0059】

以上により、熱酸化膜１１０（第１の膜）と、熱酸化膜１１０上に形成され、熱酸化膜１１０よりも低密度の堆積酸化膜１２０（第２の膜）とを含み、かつ、トレンチＴＲが形成される位置に対応する開口部ＯＰを有するエッチングマスク層１００が形成される。

【0060】

（３）トレンチ形成工程
次に、トレンチ形成工程（Ｓ３０：図４）が実施される。具体的には、エッチングマスク層１００の開口部ＯＰを通じて、炭化珪素基板１０の一部をエッチングにより除去することにより、炭化珪素基板１０の第１の主面１０ａにトレンチＴＲが形成される。

【0061】

トレンチ形成工程は、炭化珪素基板１０を加熱しながら、エッチングマスク層１００の開口部ＯＰにて露出する炭化珪素基板１０の第１の主面１０ａに化学エッチングを施す工程を含む。具体的には、エッチングマスク層１００の開口部ＯＰを通じて、炭化珪素基板１０の第１の主面１０ａに対して熱エッチングが行なわれる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行ない得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ_２、ＢＣｌ_３、ＳＦ_６、またはＣＦ_４である。たとえば、塩素ガスと酸素ガスとの混合ガスを用い、熱処理温度を、たとえば８００℃以上１０００℃以下程度として、熱エッチングが行なわれる。

【0062】

なお、反応ガスは、上述した塩素ガスおよび酸素ガスに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ_２）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。なお、熱エッチングの際に、二酸化珪素膜からなるエッチングマスク層１００は、炭化珪素に対する選択比が極めて大きいため、炭化珪素のエッチング中に実質的にエッチングされない。

【0063】

ここで、上記の熱エッチングにおいては、図１２に示すように、エッチングマスク層１００の開口部ＯＰにおいて、炭化珪素基板１０の第１の主面１０ａがエッチングされる。さらにエッチング中、熱処理によって堆積酸化膜１２０が収縮する。図１２中の白矢印は、堆積酸化膜１２０が収縮する挙動を模式的に示したものである。一方、堆積酸化膜１２０下の熱酸化膜１１０は、堆積酸化膜１２０に比べて緻密であり、かつ、膜厚が十分に薄いため、収縮量が十分に小さい。なお、堆積酸化膜１２０の収縮にかかる熱処理時間は、９００℃においてたとえば５秒〜２０分程度である。

【0064】

上記のように堆積酸化膜１２０が収縮することによって、堆積酸化膜１２０に圧縮応力が発生する。この圧縮応力を受けて熱酸化膜１１０には歪みが生じる。具体的には、熱酸化膜１１０は、図１３に示すように、炭化珪素基板１０側に凸状に反る。図１３中の黒矢印は、熱酸化膜１１０が歪む挙動を模式的に示したものである。本実施の形態においては、堆積酸化膜形成工程（Ｓ２０２：図８）において、堆積酸化膜１２０の厚さを５０００オングストローム以上２００００オングストローム以下とすることにより、熱酸化膜１１０に与える応力を効果的に発生させることができる。また、熱酸化膜１１０の厚さを１００オングストローム以上１０００オングストローム以下とすることにより、堆積酸化膜１２０からの応力を受けて熱酸化膜１１０を効果的に反らせることができる。

【0065】

熱酸化膜１１０に反りが生じることによって、炭化珪素基板１０の第１の主面１０ａと熱酸化膜１１０との密着性が弱められる。これにより、図１３に示すように、熱酸化膜１１０の開口部ＯＰを取り囲む縁部と、炭化珪素基板１０の第１の主面１０ａとの間には間隙ＧＰが形成される。

【0066】

間隙ＧＰが形成されたことによって炭化珪素基板１０の第１の主面１０ａが新たに露出すると、この露出した第１の主面１０ａに対してエッチングが行なわれる。すなわち、開口部ＯＰを通じて、トレンチＴＲの側面ＳＷ１および底部ＢＴが形成されるべき領域がエッチングされるとともに、間隙ＧＰを通じて、トレンチＴＲの上部角部付近に位置する第１の主面１０ａがエッチングされる。このとき、（０００−１）面（炭素面）は炭化珪素の結晶面の中で最もエッチング速度が速いため、実質的に、間隙ＧＰにおけるサイドエッチングが促進される。なお、間隙ＧＰにおけるサイドエッチングがソース領域８３内で止まるように、言い換えれば、間隙ＧＰにおけるサイドエッチングがボディ領域８２に達しないように、熱エッチングの処理時間が制御される。

【0067】

この結果、図１３に示すように、炭化珪素基板１０の第１の主面１０ａにトレンチＴＲが形成される。トレンチＴＲは、ソース領域８３およびボディ領域８２を貫通してドリフト領域８１に至る側壁面ＳＷと、側壁面ＳＷと連接し、かつドリフト領域８１に位置する底部ＢＴとを有する。側壁面ＳＷは、ドリフト領域８１およびボディ領域８２からなり、（０００−１）面（炭素面）に対して５０度以上６５度以下の角度で傾斜している側面ＳＷ１と、ソース領域８３からなり、（０００−１）面（炭素面）に対して５０度よりも小さい角度で傾斜している側面ＳＷ２とを有する。側面ＳＷ１は、面方位｛０−３３−８｝を有する面を含んでいる。

【0068】

ソース領域８３、ボディ領域８２およびドリフト領域８１の各々が熱エッチングされてトレンチＴＲの側壁面ＳＷを形成する際、エッチングマスク層１００は実質的にエッチングされないので、エッチングマスク層１００は、第１の主面１０ａ上からトレンチＴＲの側壁面ＳＷ上に張り出すように残される。次に、エッチングマスク層１００がエッチングなどの任意の方法により除去される。

【0069】

（４）ゲート絶縁膜形成工程
次に、ゲート絶縁膜形成工程（Ｓ４０：図４）が実施される。具体的には、炭化珪素基板１０の第１の主面１０ａにトレンチＴＲが形成された炭化珪素基板１０が加熱炉内に配置される。加熱炉内に窒素（Ｎ_２）ガスが導入された状態を維持しながら、炭化珪素基板１０の温度を室温から１３００℃まで加熱する。炭化珪素基板１０が１３００℃になった後、酸素（Ｏ_２）ガスが導入される。酸素雰囲気中において、炭化珪素基板１０を１３００℃程度の温度で１時間程度保持することにより、炭化珪素基板１０の第１の主面１０ａ上にゲート絶縁膜９１が形成される。好ましくは、炭化珪素基板１０は、酸素雰囲気中において、１１００℃以上１４００℃以下の温度で、たとえば１時間程度保持される。この熱酸化の温度は、面方位に応じて熱酸化速度が相違する現象を発生させる温度である。

【0070】

以上のようにして、図１４に示すように、トレンチＴＲの側壁面ＳＷおよび底部ＢＴと、炭化珪素基板１０の第１の主面１０ａとを覆うように二酸化珪素からなるゲート絶縁膜９１が、熱酸化により形成される。

【0071】

ここで、ゲート絶縁膜９１の厚みについては、図３で説明したように、側面ＳＷ１を覆う側面部の厚さをｄ１とし、側面ＳＷ２を覆う側面部の厚さをｄ２とし、第１の主面１０ａを覆う平坦部の厚さをｄ３とすると、ｄ３＞ｄ２＞ｄ１が満たされている。このようなゲート絶縁膜９１の厚さにおける大小関係は、炭化珪素における熱酸化速度の面方位依存性を用いて形成することができる。

【0072】

詳細には、本実施の形態において、炭化珪素基板１０の第１の主面１０ａは、（０００−１）面（炭素面）または（０００−１）面（炭素面）から８度以下オフした面である。トレンチＴＲの側壁面ＳＷにおいて、側面ＳＷ１は（０００−１）面（炭素面）に対して５０度以上の角度（好ましくは５０度以上６５度以下の角度）傾斜した面であり、側面ＳＷ２は（０００−１）面（炭素面）に対して５０度よりも小さい角度傾斜した面である。ポリタイプ４Ｈの六方晶の結晶構造を有する炭化珪素は、面方位によって熱酸化速度が相違するという熱酸化速度の面方位依存性を有している。これによれば、（０００−１）面（炭素面）が最も熱酸化速度が速く、（０００１）面（珪素面）が最も熱酸化速度が遅い。この熱酸化速度の面方位依存性に起因して、ゲート絶縁膜９１を形成する際、炭化珪素基板１０の第１の主面１０ａの熱酸化速度が最も速くなり、側面ＳＷ１の熱酸化速度が最も遅くなり、側面ＳＷ２の熱酸化速度がその中間となる。その結果、ゲート絶縁膜９１の厚さには上述した大小関係が形成される。

【0073】

なお、ゲート絶縁膜９１の形成後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行なわれてもよい。具体的には、たとえば、ゲート絶縁膜９１が形成された炭化珪素基板１０が、一酸化窒素雰囲気中において温度１１００℃以上１３００℃以下で１時間程度保持される。これにより、ゲート絶縁膜９１とボディ領域８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。

【0074】

このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行なわれてもよい。アニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート絶縁膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート絶縁膜９１とボディ領域８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。

【0075】

（５）表面電極形成工程
次に、表面電極形成工程（Ｓ５０：図４）が実施される。表面電極形成工程では、ゲート電極９２と、ソース電極９４とが形成される。図１５を参照して、ゲート絶縁膜９１上にゲート電極９２が形成される。具体的には、たとえばＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法により、ゲート絶縁膜９１上に、不純物を含むポリシリコンからなるゲート電極９２が形成される。ゲート電極９２は、ゲート絶縁膜９１を介してドリフト領域８１、ボディ領域８２およびソース領域８３に対向して形成される。

【0076】

次に、図１６を参照して、たとえば二酸化珪素からなる層間絶縁膜９３が、ゲート絶縁膜９１およびゲート電極９２を覆うように形成される。その後、ソース電極９４が形成される予定の領域において開口を有するように、層間絶縁膜９３およびゲート絶縁膜９１がパターニングされる。好ましくは、ソース領域８３およびコンタクト領域８４の各々が、層間絶縁膜９３およびゲート絶縁膜９１から露出するように、層間絶縁膜９３およびゲート絶縁膜９１がエッチングされる。エッチングガスとしてＣＦ_４を使用することができる。

【0077】

次に、図１６を参照して、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域８３およびコンタクト領域８４の双方と接するように開口内にソース電極９４が形成される。好ましくは、ソース電極９４は、チタン（Ｔｉ）、アルミニウム（Ａｌ）およびニッケル（Ｎｉ）の少なくともいずれかを含む。好ましくは、ソース電極９４は、ＴｉＡｌＳｉを含む材料からなる。ソース電極９４は、たとえばスパッタリング法により形成される。次に、炭化珪素基板１０の第１の主面１０ａにおいて、ソース領域８３およびコンタクト領域８４の各々に接して設けられたソース電極９４が形成された炭化珪素基板１０に対して、たとえば９００℃以上１１００℃以下の熱処理が５分程度実施される。これにより、ソース電極９４の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化して合金層を形成する。これにより、ソース領域８３とオーミック接合する合金層を含むソース電極９４が形成される。好ましくは、ソース電極９４は、コンタクト領域８４とオーミック接合する合金層を含む。

【0078】

次に、ソース電極９４に接し、かつ層間絶縁膜９３を覆うようにソース配線層９５（図１）が形成される。ソース配線層９５は、たとえばアルミニウム（Ａｌ）を含む材料からなり、たとえばＡｌＳｉＣｕである。ソース配線層９５の形成後、ランプアニール工程が実施されてもよい。ランプアニール工程では、たとえば７００℃以上８００℃以下の温度下で、たとえば３０秒間程度、ソース配線層９５が形成された炭化珪素基板１０が加熱される。

【0079】

（６）裏面電極形成工程
次に、裏面電極形成工程（Ｓ６０：図４）が実施される。具体的には、炭化珪素基板１０の第２の主面１０ｂと接して、たとえばＮｉＳｉからなるドレイン電極９８が形成される。ドレイン電極９８は、たとえばＴｉＡｌＳｉであってもよい。ドレイン電極９８の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。ドレイン電極９８が形成された後、ドレイン電極９８がたとえばレーザーアニールにより加熱される。これにより、ドレイン電極９８の少なくとも一部がシリサイド化し、炭化珪素基板１０とオーミック接合するドレイン電極９８が形成される。以上により、図１に示すトレンチ型ＭＯＳＦＥＴが製造される。

【0080】

次に、実施の形態１に係る炭化珪素半導体装置としてのトレンチ型ＭＯＳＦＥＴおよびその製造方法の作用効果について説明する。

【0081】

実施の形態１に係るトレンチ型ＭＯＳＦＥＴによれば、トレンチＴＲが形成された炭化珪素基板１０を熱酸化することにより形成されるゲート絶縁膜９１は、ドリフト領域８１およびボディ領域８２からなるトレンチＴＲの側面ＳＷ１において薄くされる一方で、ソース領域８３からなるトレンチＴＲの側面ＳＷ２において厚くされる。すなわち、トレンチ型ＭＯＳＦＥＴのチャネル領域に接するゲート絶縁膜９１の厚さを薄くしながら、トレンチＴＲの上部角部付近におけるゲート絶縁膜９１の厚さを厚くすることができる。

【0082】

上記のようにチャネル領域上に薄いゲート絶縁膜９１が形成されることによって、チャネル領域における反転層の電子密度が高くなる。これにより、キャリア移動度が向上するため、トレンチ型ＭＯＳＦＥＴのチャネル抵抗を低減することができる。また、トレンチＴＲの上部角部の付近に厚いゲート絶縁膜９１が形成されることによって、高電界が集中しやすい上部角部をゲート電極９２から遠ざけることができる。これにより、トレンチＴＲの上部角部への電界集中が大きく緩和されるため、上部角部付近でのリーク電流の発生を抑制することができる。したがって、低いチャネル抵抗を実現しながら、ゲート絶縁膜の絶縁信頼性を確保することができる。

【0083】

さらに実施の形態１に係るトレンチ型ＭＯＳＦＥＴによれば、トレンチＴＲの側面ＳＷ１は、（０００−１）面（炭素面）に対して５０度以上６５度以下の角度で傾斜している。これにより、側面ＳＷ１におけるチャネル抵抗をより低減することができるため、オン抵抗をより低減することができる。

【0084】

実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法によれば、ドリフト領域８１およびボディ領域８２からなり、（０００−１）面（炭素面）に対して５０度以上６５度以下の角度で傾斜している側面ＳＷ１と、ソース領域８３からなり、（０００−１）面（炭素面）に対して５０度よりも小さい角度で傾斜している側面ＳＷ２と、側壁面ＳＷと連接し、かつドリフト領域８１に位置する底部ＢＴとを有するトレンチＴＲを形成することができる。これにより、トレンチＴＲが形成された炭化珪素基板１０を熱酸化することにより形成されるゲート絶縁膜９１は、熱酸化速度の面方位依存性に従って、トレンチＴＲの側面ＳＷ１において薄くされる一方で、トレンチＴＲの側面ＳＷ２において厚くされる。すなわち、トレンチ型ＭＯＳＦＥＴのチャネル領域に接するゲート絶縁膜９１の厚さを薄くしながら、トレンチＴＲの上部角部付近に形成されるゲート絶縁膜９１の厚さを厚くすることができる。これにより、低いチャネル抵抗を実現しながら、ゲート絶縁膜の絶縁信頼性を確保することができる。

【0085】

さらに実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法によれば、エッチングマスク層１００を、熱酸化膜１１０（第１の膜）と、熱酸化膜１１０上に設けられた熱酸化膜１１０よりも低密度の堆積酸化膜１２０（第２の膜）との二層構造とすることにより、熱エッチングを行なう際の堆積酸化膜１２０の収縮による応力を用いて熱酸化膜１１０を意図的に反らせることができる。この熱酸化膜１１０の反りによって熱酸化膜１１０と炭化珪素基板１０の第１の主面１０ａとの間に形成される間隙ＧＰを通じて熱エッチングが行なわれることにより、上述した側面ＳＷ１、側面ＳＷ２および底部ＢＴを有するトレンチＴＲを容易に形成することができる。

【0086】

（実施の形態２）
次に、本発明の実施の形態２に係るトレンチ型ＭＯＳＦＥＴの製造方法について説明する。

【0087】

実施の形態２に係るトレンチ型ＭＯＳＦＥＴの製造方法は、トレンチ形成工程（Ｓ３０：図４）において、熱エッチングを行なう前に、ドライエッチングによりトレンチＴＲが形成されるべき領域に凹部を形成する点において、実施の形態１に係る製造方法とは異なる。他の工程は、実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法と同様である。そのため、共通する工程についてはその説明を繰返さない。

【0088】

実施の形態１で説明したエッチングマスク層形成工程（Ｓ２０：図４）が実施されることによりエッチングマスク層１００が形成された後、トレンチ形成工程（Ｓ３０：図４）が実施される。

【0089】

図１７を参照して、エッチングマスク層１００の開口部ＯＰにおいて、ソース領域８３と、ボディ領域８２と、ドリフト領域８１の一部とがエッチングにより除去によりされる。エッチングの方法としては、たとえば反応性イオンエッチンング、特に誘導結合プラズマ反応性エッチング（ＩＣＰ−ＲＩＥ）を用いることができる。具体的には、たとえば反応ガスとして、ＳＦ_６またはＳＦ_６およびＯ_２の混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲが形成されるべき領域に、第１の主面１０ａに対してほぼ垂直な側壁面ＳＷと、側壁面ＳＷと連接し、かつ第１の主面１０ａとほぼ平行な底部ＢＴとを有する凹部ＴＱが形成される。

【0090】

次に、凹部ＴＱに対して熱エッチングが行なわれる。熱エッチングは、実施の形態１で説明したのと同様に、少なくとも１種類のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行なわれる。具体的には、図１８に示すように、凹部ＴＱの内面がエッチングされる。さらにエッチング中、熱処理によって堆積酸化膜１２０が収縮するため、堆積酸化膜１２０下の熱酸化膜１１０に圧縮応力がかかる。この圧縮応力を受けて熱酸化膜１１０が炭化珪素基板１０側に凸状に反ることにより、熱酸化膜１１０の開口部を取り囲む縁部と、炭化珪素基板１０の第１の主面１０ａとの間に間隙が形成される。その結果、開口部ＯＰを通じて、トレンチＴＲの側面ＳＷ１および底部ＢＴが形成されるべき領域がエッチングされるとともに、間隙を通じて、トレンチＴＲの上部角部の付近に位置する第１の主面１０ａがエッチングされる。このとき、（０００−１）面（炭素面）は炭化珪素の結晶面の中で最もエッチング速度が速いため、実質的に、間隙におけるサイドエッチングが促進される。

【0091】

この結果、図１８に示すように、炭化珪素基板１０の第１の主面１０ａにトレンチＴＲが形成される。トレンチＴＲは、ソース領域８３およびボディ領域８２を貫通してドリフト領域８１に至る側壁面ＳＷと、側壁面ＳＷと連接し、かつドリフト領域８１に位置する底部ＢＴとを有する。側壁面ＳＷは、ドリフト領域８１およびボディ領域８２からなり、（０００−１）面（炭素面）に対してほぼ垂直な側面ＳＷ１と、ソース領域８３からなり、（０００−１）面（炭素面）に対して５０度よりも小さい角度で傾斜している側面ＳＷ２とを有する。

【0092】

次に、実施の形態１で説明したゲート絶縁膜形成工程（Ｓ４０：図４）が実施されることにより、図１９に示すように、トレンチＴＲの側壁面ＳＷおよび底部ＢＴと、炭化珪素基板１０の第１の主面１０ａとを覆うように二酸化珪素からなるゲート絶縁膜９１が、熱酸化により形成される。ゲート絶縁膜９１の厚みについては、側面ＳＷ１を覆う側面部の厚さをｄ１とし、側面ＳＷ２を覆う側面部の厚さをｄ２とし、第１の主面１０ａを覆う平坦部の厚さをｄ３とすると、ｄ３＞ｄ２＞ｄ１が満たされている。

【0093】

次に、実施の形態１で説明した表面電極形成工程（Ｓ５０：図４）および裏面電極形成工程（Ｓ６０：図４）が実施される。以上により、図２０に示すトレンチ型ＭＯＳＦＥＴが製造される。

【0094】

実施の形態２に係るトレンチ型ＭＯＳＦＥＴの製造方法において、ドライエッチング後に行なわれる熱エッチングは、間隙の形成、および間隙におけるサイドエッチングを主な目的とするため、実施の形態１における熱エッチングに比べて処理時間を短くする。実施の形態２では、短い熱処理時間内で効果的に間隙が形成されるように、実施の形態１と比較して、たとえば堆積酸化膜１２０の厚みを増やす、または堆積酸化膜１２０の成膜温度を下げることにより、堆積酸化膜１２０の体積収縮量を増加して圧縮応力を強めることができる。あるいは、実施の形態１と比較して、熱酸化膜１１０の厚みを薄くすることにより、応力による熱酸化膜１１０の反りを生じやすくすることができる。

【0095】

次に、実施の形態２に係る炭化珪素半導体装置としてのトレンチ型ＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。

【0096】

実施の形態２に係るトレンチ型ＭＯＳＦＥＴによれば、トレンチＴＲが形成された炭化珪素基板１０を熱酸化することにより形成されるゲート絶縁膜９１は、ドリフト領域８１およびボディ領域８２からなるトレンチＴＲの側面ＳＷ１において薄くされる一方で、ソース領域８３からなるトレンチＴＲの側面ＳＷ２において厚くされる。すなわち、トレンチ型ＭＯＳＦＥＴのチャネル領域に接するゲート絶縁膜９１の厚さを薄くしながら、トレンチＴＲの上部角部付近におけるゲート絶縁膜９１の厚さを厚くすることができる。これにより、キャリア移動度を向上させてトレンチ型ＭＯＳＦＥＴのチャネル抵抗を低減することができるとともに、トレンチＴＲの上部角部への電界集中を緩和して上部角部付近でのリーク電流の発生を抑制することができる。すなわち、低いチャネル抵抗を実現しながら、ゲート絶縁膜の絶縁信頼性を確保することができる。

【0097】

実施の形態２に係るトレンチ型ＭＯＳＦＥＴの製造方法によれば、ドリフト領域８１およびボディ領域８２からなり、（０００−１）面（炭素面）に対して５０度以上の角度（ほぼ垂直）で傾斜している側面ＳＷ１と、ソース領域８３からなり、（０００−１）面（炭素面）に対して５０度よりも小さい角度で傾斜している側面ＳＷ２と、側壁面ＳＷと連接し、かつドリフト領域８１に位置する底部ＢＴとを有するトレンチＴＲを形成することができる。トレンチＴＲが形成された炭化珪素基板１０を熱酸化することにより形成されるゲート絶縁膜９１は、熱酸化速度の面方位依存性に従って、トレンチＴＲの側面ＳＷ１において薄くされる一方で、トレンチＴＲの側面ＳＷ２において厚くされる。すなわち、トレンチ型ＭＯＳＦＥＴのチャネル領域に接するゲート絶縁膜９１の厚さを薄くしながら、トレンチＴＲの開口部の近傍におけるゲート絶縁膜９１の厚さを厚くすることができる。これにより、低いチャネル抵抗を実現しながら、ゲート絶縁膜の絶縁信頼性を確保することができる。

【0098】

さらに実施の形態２に係るトレンチ型ＭＯＳＦＥＴの製造方法によれば、エッチングマスク層１００を、熱酸化膜１１０と、熱酸化膜１１０上に設けられた熱酸化膜１１０よりも低密度の堆積酸化膜１２０との二層構造とすることにより、ドライエッチング後に熱エッチングを行なうことにより、堆積酸化膜１２０の収縮による圧縮応力を用いて熱酸化膜１１０を意図的に反らせることができる。この熱酸化膜１１０の反りによって熱酸化膜１１０と炭化珪素基板１０の第１の主面１０ａとの間に形成される間隙を通じて熱エッチングが行なわれることにより、上述した側面ＳＷ１、側面ＳＷ２および底部ＢＴを有するトレンチＴＲを容易に形成することができる。

【0099】

なお上記の実施の形態１および２においては第１の導電型がｎ型であり第２の導電型がｐ型であるが、これらの導電型が入れ替えられもよい。ただしチャネル移動度を高くするためには、第１の導電型がｎ型であることが好ましい。

【0100】

また第１および第２の膜は、第２の膜が第１の膜よりも低密度を有していればよく、熱酸化膜および堆積酸化膜にそれぞれ限定されるものではない。

【0101】

また炭化珪素半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）であってもよい。また炭化珪素半導体装置は、ＭＩＳＦＥＴに限定されるものではなく、トレンチゲート構造を有するものであればよく、たとえばトレンチ型ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。

【0102】

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0103】

１０ 炭化珪素基板
８１ ドリフト領域
８２ ボディ領域
８３ ソース領域
８４ コンタクト領域
９１ ゲート絶縁膜
９２ ゲート電極
９３ 層間絶縁膜
９４ ソース電極
９５ ソース配線層
９８ ドレイン電極
１００ エッチングマスク層
１１０ 熱酸化膜
１２０ 堆積酸化膜
ＴＲ トレンチ
ＳＷ 側壁面
ＳＷ１，ＳＷ２ 側面
ＢＴ 底部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】