特許6233537IP Force 特許公報全文掲載

技術分野

この発明は、半導体装置および半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、上述したJTE構造やFLR構造などの終端構造は、半導体装置の仕様となる初期特性としての耐圧を向上させるための構造であり、半導体装置を使用する環境によっては動作時の耐圧が大きく変動し、半導体装置の信頼性が低下する虞がある。例えば、高電圧を印加した場合に、設計条件によっては耐圧構造の端部(活性領域側に対して反対側の端部、すなわちチップ端部)に電界が集中し耐圧破壊が起こる。この場合、耐圧構造部において半導体基板(チップ)とその上に設けられた酸化膜との界面(以下、酸化膜/半導体界面とする)に大電流が流れることで特性が劣化することが、信頼性低下の原因となる。 特許文献2では、不純物濃度の高い炭化珪素(SiC)半導体基板に数μm以上の設計が可能なJTE構造を形成することにより耐圧を維持している。しかしながら、SiC半導体は不純物を活性化させるための熱処理(アニール)に1500℃以上の高温度が必要であり、大口径のウエハでは均一な温度で不純物を活性化させることが難しい。このため、JTE構造を構成する半導体領域の不純物濃度にばらつきが生じる。この不純物濃度のばらつきによる半導体装置の初期特性への悪影響は問題にならない程度に小さいが、活性化率の違いによりJTE構造を構成する半導体領域のドナー(アクセプタ)濃度にばらつきが生じる。 JTE構造を構成する半導体領域のドナー(アクセプタ)濃度にばらつきが生じた場合、耐圧構造部の端部(チップ端部)で耐圧破壊が起こり、酸化膜/SiC界面に大電流が流れる。これによって、耐圧構造部の耐圧が低下するため、半導体装置の信頼性が低下するという問題がある。また、同様に特許文献3のようにJTE構造の外周にJTE構造の周囲を囲むFLRを配置する構造であっても、JTE構造の幅(活性領域からチップ端部に向かう方向の幅)が長いため、設計条件によってはJTE構造に大電流が流れる構造となり、酸化膜/SiC界面に悪影響が及ぶため、信頼性が低下する。 この発明は、上述した従来技術による問題点を解消するため、高耐圧を維持するとともに、信頼性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。シリコンよりもバンドギャップの広い半導体からなる第1導電型半導体基板と、前記第1導電型半導体基板のおもて面に設けられた、シリコンよりもバンドギャップの広い半導体からなり、かつ前記第1導電型半導体基板よりも不純物濃度の低い第1導電型半導体堆積層と、前記第1導電型半導体堆積層上に設けられた第2導電型・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明にかかる半導体装置および半導体装置の製造方法によれば、高耐圧を維持することができるという効果を奏する。また、本発明にかかる半導体装置および半導体装置の製造方法によれば、半導体装置の信頼性を向上させることができるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】参考例1にかかる炭化珪素半導体装置の構成を示す断面図である。

【図2】参考例1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

【図3】参考例1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

【図4】参考例1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

【図5】参考例2にかかる炭化珪素半導体装置の構成を示す断面図である。

【図6】実施の形態1にかかる炭化珪素半導体装置の構成を示す断面図である。

【図7】実施の形態2にかかる炭化珪素半導体装置の構成を示す断面図である。

【図8A】実施例にかかる炭化珪素半導体装置の耐圧構造部の構成を示す断面図である。

【図8B】比較例の炭化珪素半導体装置の耐圧構造部の構成を示す断面図である。

【図9】実施例にかかる炭化珪素半導体装置の耐圧特性を示す特性図である。

【図10A】実施例にかかる炭化珪素半導体装置の電界分布を示す特性図である。

【図10B】比較例の炭化珪素半導体装置の電界分布を示す特性図である。

選択図 図1出願人が指定した本件の代表的な図

1 n+型炭化珪素基板   2 n型炭化珪素エピタキシャル層   3a 電界緩和構造を構成するp+型領域   3b 電界緩和構造を構成するp-型領域   4 JBS構造を構成するp+型領域   5a STE構造を構成する第1のp-型領域   5b STE構造を構成する第2のp--型領域   6 層間絶縁膜   7 裏面電極   8 オーミック接合   9 ショットキー電極   10 電極パッド   11 保護膜   12 第1p+型ベース領域   13 第2p型ベース領域   14 n+型ソース領域   15 p+型コンタクト領域   16 n型ウェル領域   17 ゲート絶縁膜   18 ゲート電極   19 ソース電極   20 層間絶縁膜   21 電極バッド   22 保護膜   101 活性領域   102 耐圧構造部

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります