特許 6236589 低電力設計のための階層的電源マップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6236589

(24)【登録日】2017年11月10日

(45)【発行日】2017年11月29日

(54)【発明の名称】低電力設計のための階層的電源マップ

(51)【国際特許分類】

   G06F 17/50 20060101AFI20171120BHJP

【ＦＩ】

   G06F17/50 658K

   G06F17/50 652A

   G06F17/50 672A

【請求項の数】13

【全頁数】18

(21)【出願番号】特願2015-548066(P2015-548066)

(86)(22)【出願日】2013年12月18日

(65)【公表番号】特表2016-502206(P2016-502206A)

(43)【公表日】2016年1月21日

(86)【国際出願番号】US2013076247

(87)【国際公開番号】WO2014100246

(87)【国際公開日】20140626

【審査請求日】2015年8月14日

(31)【優先権主張番号】13/718,979

(32)【優先日】2012年12月18日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】515163357

【氏名又は名称】シノプシス、インコーポレーテッド

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】シュー、チー−ネン

(72)【発明者】

【氏名】リン、イ−リャン

(72)【発明者】

【氏名】フェン、ウェン−チ

【審査官】 合田 幸裕

(56)【参考文献】

【文献】 米国特許出願公開第２０１１／０３２０９９１（ＵＳ，Ａ１）

【文献】 特開２０１０−０４９６４６（ＪＰ，Ａ）

【文献】 特開２００５−１９０４４２（ＪＰ，Ａ）

【文献】 特開２０１２−１７３８３２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０６Ｆ １７／５０

ＩＥＥＥ Ｘｐｌｏｒｅ

ＣｉＮｉｉ

ＪＳＴＰｌｕｓ（ＪＤｒｅａｍＩＩＩ）

(57)【特許請求の範囲】

【請求項1】

電源仕様フォーマットで記述される、ＩＣ設計の電源側を、電源仕様とその対応する回路設計とを統合する電源マップを表示することによってデバックするためのコンピュータ実装方法であり、前記方法は、
ａ．コンピュータが、前記ＩＣ設計をデバッグすべく前記コンピュータが起動されるとき、前記回路設計から知識データベースを生成する段階と、
ｂ．前記コンピュータが、前記電源仕様および前記知識データベースに従って電源データベースを生成する段階と、
ｃ．前記コンピュータが、前記電源データベースを用いて前記電源マップを生成および表示する段階であり、前記電源マップは、それぞれが前記回路設計の異なる部分に関連付けられる複数の電源ドメインを含む段階と、の複数の段階を実行すべく前記コンピュータを用いる段階を含み、前記電源マップは、少なくとも１つの前記複数の電源ドメインの間の接続ネットをさらに含み、
前記電源データベースは、前記知識データベース中の元の前記回路設計を、前記電源仕様によって定められる階層に従って分割することによって生成され、前記電源マップは、前記複数の電源ドメイン間の複数の境界および複数の親−子関係を示す第１の表現を含み、前記複数の電源ドメインのうち少なくとも１つは、少なくとも１つの子電源ドメイン含む
コンピュータ実装方法。

【請求項2】

ｄ．前記コンピュータが、前記複数の電源ドメインを接続する信号に対する、前記電源仕様と前記回路設計とに従う複数の不一致または複数のエラーをチェックおよび表示する段階をさらに備える
請求項１に記載のコンピュータ実装方法。

【請求項3】

前記複数の電源ドメインのそれぞれは、前記回路設計の、前記異なる部分にリンクするシンボルを含む
請求項１又は２に記載のコンピュータ実装方法。

【請求項4】

段階ｄは、
ｄ１．任意の２つの電源ドメインの間に複数のＨＤＬ信号があり、それらの間に１つもアイソレーション接続がない場合、前記電源マップは、前記２つの電源ドメインの間に名前付きの仮想アイソレーション接続ネットを表示する段階と、
ｄ２．任意の２つの電源ドメインの間に複数のＨＤＬ信号があり、それらの間に１つもレベルシフタ接続がない場合、前記電源マップは、前記２つの電源ドメインの間に名前付きの仮想レベルシフタ接続ネットを表示する段階と、のサブステップをさらに含む
請求項２に記載のコンピュータ実装方法。

【請求項5】

前記電源マップはシミュレーション結果と併せて用いられ、
ｄ．前記コンピュータが、前記電源マップに、複数の信号に対するシミュレーション結果の複数の現在値を表示する段階をさらに含む
請求項１から４のいずれか一項に記載のコンピュータ実装方法。

【請求項6】

前記電源マップは、レベルシフタコマンドを表わす少なくとも１つのレベルシフタセルをさらに含み、前記レベルシフタセルは複数の電源ドメインを接続する複数のレベルシフタネットを備える
請求項１から５のいずれか一項に記載のコンピュータ実装方法。

【請求項7】

前記電源マップは、電源スイッチを表わす少なくとも１つの電源スイッチセルをさらに含み、前記電源スイッチセルは、電源、複数の電源ドメイン、または他の複数の電源スイッチセルを接続する複数の電源スイッチネットを備える
請求項１から６のいずれか一項に記載のコンピュータ実装方法。

【請求項8】

前記電源マップはシミュレーション結果と併せて用いられ、
ｄ．前記コンピュータが、前記電源マップにおいて、複数の選択される信号に対して波形ウインドウにシミュレーション結果の複数の波形を表示する段階をさらに含む
請求項１から７のいずれか一項に記載のコンピュータ実装方法。

【請求項9】

前記電源マップは、アイソレーション状態表現を提示するアイソレーション状態ネットをさらに含む
請求項１から８のいずれか一項に記載のコンピュータ実装方法。

【請求項10】

前記電源スイッチセルは、状態ピンおよびアクティブアノテーションメカニズムをさらに含み、前記状態ピン上に状態値をアノテートする
請求項７に記載のコンピュータ実装方法。

【請求項11】

サブステップｄ１およびｄ２は、前記電源マップが作成されるとき自動的に起動される
請求項４に記載のコンピュータ実装方法。

【請求項12】

前記複数の電源ドメインのうち少なくとも１つは、前記電源ドメインを制御するための電源制御に関連付けられ、前記電源制御のステータスは、前記電源マップ上に表示される
請求項１から１１のいずれか一項に記載のコンピュータ実装方法。

【請求項13】

前記複数の電源ドメインの少なくとも１つのサブセットは、関連付けられる親電源ドメイン、および関連付けられる子電源ドメインを有する
請求項１から１２のいずれか一項に記載のコンピュータ実装方法。

【発明の詳細な説明】

【背景技術】

【0001】

［関連出願の相互参照］
本出願は、２０１０年６月２４日に出願された、「Ｍｅｔｈｏｄ ａｎｄ ｓｙｓｔｅｍ ｆｏｒ ｄｉｓｐｌａｙｉｎｇ ＩＣ ｄｅｓｉｇｎ ｉｎｔｅｎｔ ｗｉｔｈ ｐｏｗｅｒ ｄｏｍａｉｎ ｉｎｔｅｎｔ」という発明の名称の、米国特許仮出願第６１／３５８，００２号の優先権の利益を主張する、２０１１年６月１３日に出願された、「Ｈｉｅｒａｒｃｈｉｃａｌ ｐｏｗｅｒ ｍａｐ ｆｏｒ ｌｏｗ ｐｏｗｅｒ ｄｅｓｉｇｎ」という発明の名称の、米国出願第１３／１５８，４７１号の一部継続である、２０１２年１２月１８日に出願された、「Ｈｉｅｒａｒｃｈｉｃａｌ ｐｏｗｅｒ ｍａｐ ｆｏｒ ｌｏｗ ｐｏｗｅｒ ｄｅｓｉｇｎ」という発明の名称の、米国特許出願第１３／７１８，９７９号に対する優先権を主張するものであり、それら全ての内容は、参照することによりその全体が本明細書に組み込まれる。

【0002】

本願発明は低電力集積回路（ＩＣ）設計をデバックするためのコンピュータ実装方法に関し、特に、ＩＣ設計をデバッグし、その電力使用のマップを提供すべく、統合されたグラフィックユーザインターフェースを作成するための方法に関する。

【0003】

パーソナルモバイルコンピュータ、ＭＰ３オーディオプレーヤ、ノートブック、およびデジタルカメラというような、モバイルで消費者向けの複数の電子装置は広く使われている。ますます薄く軽くなる製品における低消費電力化の流れは、ＩＣ上での多数のコンポーネントの集積を必要とする。例えば、低電力で、ますます複雑化する複数の機能を実行すべく、システムオンチップ（ＳｏＣ）ＩＣ上により多くの回路が集積されるにつれて、ＩＣはデバッグするのがより困難になる。多くの低電力設計において、回路は電源ドメインと呼ばれる多くの部分に分割され、それらのうちのそれぞれは電源に関連付けられうる。電源ドメインは、同一の配電ネットワーク（電圧）を共有できる、複数のインスタンス、複数のピン、および複数のポートの集まりである。複数の電源ドメインのうちのいくつかは、電源スイッチによってオンまたはオフにされうる。複数の電源スイッチは、電力消費量を保存すべく、設計上の、使用されない複数の部分をオフにすべく用いられる。

【0004】

アイソレーションセルは、１つはオンに切り替えられ、１つはオフに切り替えられている２つの電源ドメインの間で複数の信号を絶縁すべく用いられる。複数のそのようなセルは、オフに切り替得られている電源ドメインにおいて発生する複数の信号を絶縁すべく用いられる。アイソレーションセルは、電源ドメインがオフにされる場合、その出力が予め定められた、またはラッチされた値を有し、その結果、他の複数のアクティブなドメインが影響を受けないままにすることを確実にする。

【0005】

レベルシフタは、一般的には、複数の異なる電源ドメインの間で一電圧レベルを別の電圧レベルへと変化させるために必要とされる。それゆえ、低電力ＳｏＣ ＩＣは、多数のデジタル回路に加えて、多数の電力コンポーネントを有する電力ネットワーク回路を含むことがしばしばある。

【0006】

図１を参照すると、従来のやり方では、デジタル回路設計はＶｅｒｉｌｏｇコード１などのように、ハードウェア記述言語（ＨＤＬ）で実装される。「電源仕様」という用語は、回路設計の電源のインテント（意図される電源のふるまい）の記述として、本明細書において定義される。低電力ネットワークを実装すべく、設計者らが、Ｖｅｒｉｌｏｇコード１を変更することなく別個のファイルにおいて低電力なネットワーク設計を実装することを可能にするよう電源情報を取り込むために、Ｃａｄｅｎｃｅ Ｃｏｍｍｏｎ Ｐｏｗｅｒ Ｆｏｒｍａｔ（ＣＰＦ）またはＵｎｉｆｉｅｄ Ｐｏｗｅｒ Ｆｏｒｍａｔ（ＵＰＦ）などの電源フォーマットで記述される電源記述２が通常用いられる。電源フォーマットは、設計の実装、分析、および検証のための低電力のインテントを記述する。

【0007】

エネルギー消費量を最小化するよう低電力設計の複数の制約を指定すべく、電力の分配を制御するために電力ネットワークが指定される。ＵＰＦを用いて、抽象レベルでネットワークを指定することができる。そのようなネットワークは、複数の供給ポート、複数の供給ネット、複数の電源スイッチを含み、チップの電源側の電気回路ネットワークの高レベルの抽象である。複数の供給ポートは複数の電源ドメインおよび複数の電源スイッチに複数の供給インターフェースを提供し、一方で複数の供給ネットは複数の供給ポートを接続する。供給ネットワークはロジック設計とは別個に指定されるので、ロジック設計仕様は複数の電源ネットワーク仕様とは無関係なままである。

【0008】

従来のハードウェア記述言語（ＨＤＬ）は電力設計情報を指定するのに十分ではないので、ＵＰＦなどの電源フォーマットは既存のＨＤＬコードを変更することなくフォーマットを提供する。例えば、ＵＰＦは、電源ドメインの作成および電源ドメインに関連付けられる複数の設計インスタンスのグループ化のために、ｃｒｅａｔｅ＿ｐｏｗｅｒ＿ｄｏｍａｉｎというコマンドを提供する。複数の電源スイッチ、複数のアイソレーションセル、および複数のレベルシフタなどの、他の複数の電力コンポーネントは、複数の電源フォーマットによって定義される、対応する複数のコマンドを用いて作成されうる。

【0009】

電源フォーマットに基づくＶｅｒｉｌｏｇ設計および電力設計が考慮されると、ＩＣ設計は分析され、デバックされうる。しかしながら、従来の回路設計のファイルが電力ネットワーク設計と別個である限り、回路をデバッグするには、設計者はこれら２つのファイルの間の関係を確立する必要がある。

【0010】

さらに、回路設計者らは、回路設計の複数の機能に集中させられ、設計の機能的および論理的見地に基づいて複数の階層を作成すべく集中させられる。しかしながら、電力設計者らは電力ネットワーク設計内に多数の電源ドメインを有する電源フォーマットによって定められうる物理的形態の複数の設計階層を有する方を好む。結果として、低電力なネットワーク設計がトップレベルに見えず、電力設計者と対話しない場合、設計者らがチップ全体をデバッグすることは、非効率的でありエラーが起こりやすい。複数の低電力回路を設計するためのより効率的で信頼性のある技術に対する必要性が存在しつづける。

【発明の概要】

【課題を解決するための手段】

【0011】

本願発明の複数の実施形態によれば、容易なデバックを可能にすべく、電源マップと呼ばれる電源情報がグラフィックウインドウに表示されて、電源構造、および電力ネットワーク設計と回路設計との間の関係を、複数のユーザが迅速に理解するのを支援する。電源マップは複数の電源ドメイン、複数のアイソレーションセル、複数のレベルシフタ、複数の電源スイッチ、および複数の電源を含む。

【0012】

本願発明の一実施形態は、電源マップを生成および表示するためのコンピュータ実装方法を提供する。電源マップは、設計者らが低電力なネットワーク設計と、その関連付けられる回路設計とをデバッグすることを可能にすべく、電源フォーマットで定められる低電力の情報に基づく低電力なネットワーク設計をトップレベルで示す、グラフィックウインドウにおける電力の概略図であり、それらの設計において、電源マップは、複数の電源ドメインを表し、回路設計の複数の関連付けられる部分にリンクする、複数の電源ドメインシンボルを備える。

【0013】

本願発明の一実施形態において、以下の複数の段階によって電源マップを生成および表示するための方法を提供する。まず、いくつかのテキストファイルである複数の元の回路設計のＨＤＬコードが、通常、回路設計階層と呼ばれる階層的構造である内部構造に変換され、ＨＤＬパーサによって生成される知識データベースに格納されて、知識データベースの複数の元の回路設計階層は、電源仕様によって定められる複数の新たな階層に再グループ化される。複数の新たな階層において、同一の電源ドメインを共有する複数のインスタンスは一緒にグループ化される。その後、複数の電源ドメイン回路設計階層と呼ばれる複数の新たな階層が電源データベースに格納される。最後に、電源マップが電源データベースから作成される。それはまた、複数の電源ドメインを接続するそれらの不適切に処理される複数の信号に対する、電源仕様と回路設計との間の複数の不一致または複数のエラーも表示しうる。

【0014】

本願発明は、電源マップが、複数の電源ドメインシンボル、複数のアイソレーションセル、複数のレベルシフタセル、および複数の電源スイッチセルなどの複数の低電力シンボルを備えることを開示する。さらに、設計者らにデバック情報を提供すべく、電源マップは、特定のシミュレーション時間における電源マップ中の複数の信号に対するシミュレーション結果の複数の現在値を表示すること、または、電源マップ中の複数の選択される信号を波形ウインドウにドラッグアンドドロップすることによって、シミュレーション期間のシミュレーション結果の複数の波形を波形ウインドウに表示すること、などのシミュレーション結果と併せて用いられる。さらには、電源マップはまた、どの複数のＨＤＬ信号がアイソレーション接続およびレベルシフタ接続によって網羅されていないかを検出するための方法論を提供し、電源マップが作成されるときこの機能を自動的に起動する。

【0015】

グラフィックウインドウ中に表示される電源マップの特徴は、それが複数のユーザと容易に通信および対話すべく、何らかのアクティブアノテーションを提供することである。従って、対話型インターフェースにおいて複数のユーザに、デジタル回路設計と共に電力ネットワークをデバッグさせることは、よりユーザフレンドリである。

【0016】

本発明の別の目的は、複数の電源ドメインの間の複数の親−子関係を見る直観的手法を提供すべく、グラフィックウインドウにおいて複数の電源ドメインの階層的表現で低電力の情報を表示するための解決法を提供することである。

【0017】

本願発明における一実施形態は、階層的表現で電源マップを生成および表示するための方法を提供する。当該電源マップは、複数の電源ドメインを含み、複数の電源ドメインのそれぞれは、電源ドメインに属する回路設計の一部に関連付けられ、複数の電源ドメインは、複数の電源ドメインの間の複数の境界および複数の親−子関係を示す表現で複数セットの電源ドメインへグループ化される。階層的電源マップを提示すべく、少なくとも１セットの電源ドメインが、親電源ドメインと、その親電源ドメインの内部の少なくとも１つの子電源ドメインと、が存在する、少なくとも２つの電源ドメインを含むことが必要であり、複数の電源ドメインのそれぞれは、電源ドメインを制御するための対応する電源制御に関連付けられ、電源制御のステータスは電源マップ上に表示される。

【0018】

電源マップの一実施形態は、異なる複数の動作モードを有するＩＣ設計をデバックするために生成され、電源マップはＩＣ設計の現在のモードを設定および表示するためのトークンを備える。現在のモードが新たなモードに変更されると、電源マップの複数の電源ドメインは、低電力の仕様において指定されるように、ＩＣ設計の新たなモード下で再描画される。

【0019】

本願発明のために実装される詳細な技術および上記好適な実施形態は、当業者がクレームされる発明の複数の特徴をよく理解すべく、添付の複数の図面を伴いながら、以下の複数の段落において説明される。

【図面の簡単な説明】

【0020】

本発明の、前述の複数の態様および付随する複数の利点の多くは、それらが、添付の複数の図面と併せて、以下の詳細な説明を参照することによってより良く理解されるにつれて、より容易に理解されるようになるであろう。

【0021】

【図1】従来の低電力デジタル回路設計の方法論を示す。

【0022】

【図2】本願発明の一実施形態による、電源マップを作成すべく実行される複数の段階のフローチャートである。

【0023】

【図3】本願発明の一実施形態による、元の回路設計階層を再グループ化した後の、電源仕様によって定義される階層的回路設計を示す。

【0024】

【図4A】本願発明の一実施形態による、電源マップを示す概略図である。

【0025】

【図4B】本願発明の一実施形態による、アイソレーションルールを示す概略図である。

【0026】

【図4C】本願発明の一実施形態による、レベルシフタルールを示す概略図である。

【0027】

【図4D】本願発明の一実施形態による、電源スイッチルールを示す概略図である。

【0028】

【図5】本願発明の一実施形態による、信号値リストウインドウである。

【0029】

【図6】本願発明の一実施形態による、波形ウインドウである。

【0030】

【図7】本願発明の一実施形態による、電源制御と、複数の電源ドメインの間の複数の親−子関係と、に従って回路設計の複数の電源ドメインをグループ化することによる、電源マップの階層的表現を示す。

【0031】

【図8】本願発明の一実施形態による、電源マップの階層的表現の作成において実行される複数の段階のフローチャートである。

【発明を実施するための形態】

【0032】

図２は、本願発明の一実施形態による、集積回路（ＩＣ）の電源マップを作成するためのフローチャートである。３において、元のテキストベースの回路設計ＨＤＬコードは、構文解析されて内部構造に変換され、知識データベースに格納される。ＨＤＬパーサによって生成されうる知識データベースは、回路設計の（階層的またはフラットな構造を有しうる）内部のコンピュータ可読データ構造であり、ソフトウェアによって操作または制御されうる。４において、ＣＰＦまたはＵＰＦで記述される複数の電力設計は、ＣＰＦまたはＵＰＦパーサによって構文解析されて内部構造に変換される。次に、知識データベース中の元の回路設計階層は、多数の電源ドメインを有する電源仕様によって定められる複数の新たな設計階層に再グループ化される。複数の新たな階層において、同一の電源ドメインを共有する複数のインスタンスは一緒にグループ化される。元の設計は階層的またはフラットな設計に限定されないことを理解されたい。元の回路設計がフラットにされて知識データベースに格納される場合、それは複数の電源ドメインに分割されうる。５において、複数の新たな設計階層が電源データベースに格納されて、回路設計および電力設計のコンピュータ可読データ構造である内部構造に変換される。電源データベースはソフトウェアによって操作、制御、または変更されうる。

【0033】

６において、電源マップが電源データベースに基づいて作成されて、ユーザフレンドリなＧＵＩ（グラフィカルユーザインターフェース）ウインドウによって表示される。電源マップは、以下で詳細に説明されるように、複数の電源ドメインシンボルおよび複数のアイソレーションセルなどの多くのオブジェクトを含みうる。電源マップ中の電源ドメインが、例えば、ユーザがクリックすることによって、ユーザフレンドリなＧＵＩウインドウ中で起動される場合、電源ドメインに関連付けられる回路設計が起動される。それゆえ、電力ネットワーク設計および関連するＨＤＬコードを有するチップ全体のデバックは、従来の複数の技術に比べてより効率的かつより簡単である。

【0034】

７において、複数の電源ドメインを接続する不適切に処理された複数の信号に対する、電源仕様と回路設計との間の複数の不一致または複数のエラーを特定すべく、静的チェックが実行されうる。８において示されるように、そのような複数の不一致または複数のエラーは、複数の点線、複数のシンボル、または複数の色付きのハイライトなどの複数のアノテーションによって複数のユーザに示されうる。

【0035】

図３を参照すると、枠９は電源マップを示しており、電源マップにおいて、ＨＤＬの元の回路設計階層１１は、電源仕様によって定められ、多数の電源ドメインを有する新たな階層１０に再グループ化される。各電源ドメインは同一の電源ドメインを共有する、回路設計からの多数のインスタンスを含む。元の設計階層１１は、３つのインスタンス、ＰＤ＿制御＿１、ＰＤ＿制御＿２、ＰＤ＿制御＿３を備えるモジュール電源＿制御を含む多数のインスタンスを含むトップレベルを有する。電源マップにおいて再グループ化を行った後、ＰＭ＿トップと呼ばれるトップレベルが作成される。インスタンスＰＤ＿制御＿１は、電源ドメインＰＤ１に関連付けられ、電源ドメインＰＤ１下に配置され、インスタンスＰＤ＿制御＿２は、電源ドメインＰＤ２に関連付けられ、電源ドメインＰＤ２下に配置され、インスタンスＰＤ＿制御＿３は、電源ドメインＰＤ３に関連付けられ、電源ドメインＰＤ３下に配置される。

【0036】

複数の新たな階層が、多数の電源ドメインを有する電源仕様によって定められた後、それらは、回路設計および電力ネットワーク設計の情報を統合する内部のコンピュータ可読データ構造である電源データベースに格納されうる。電源データベースはソフトウェアによって操作または制御されうる。

【0037】

電源データベースが生成された後、図４Ａにおいて示されるように、電源マップは電力ネットワーク設計を表示すべく用いられうる。電源マップ１２は、複数のグランド１９ｂに接続される多数の電源ドメインシンボル１３、１４および１５、少なくとも１つのアイソレーションセル１６、少なくとも１つのレベルシフタセル１７、少なくとも１つの電源スイッチセル１８、および少なくとも１つの電源１９ａ、を含むように示される。

【0038】

アイソレーションコマンドを表わすアイソレーションセル１６は、複数の電源ドメインとの接続のための多数のアイソレーションネット２０と、アイソレーション状態表現を提示するためのアイソレーション状態ネット２１を含む。アイソレーションセル１６は、アイソレーションセル１６の左上に配置されるトリガステータスシンボルを表示するように示される。関連付けられる状態の値が「１」の場合、トリガステータスは成功であり、トリガステータスシンボルは上矢印２２ａを表示し、そうでなければ、トリガステータスシンボルは下矢印２２ｂを表示する。

【0039】

レベルシフタコマンドを表わすレベルシフタセル１７は、複数の電源ドメインと接続すべく多数のレベルシフタネット２３を含みうる。

【0040】

電源スイッチを表わす電源スイッチセル１８は、電源１９ａと、または１または複数の電源ドメインと、または他の複数の電源スイッチセルと、の接続のための多数の電源スイッチネット２４を含みうる。さらに、電源スイッチセル１８はまた、状態ピン２６も含む。ユーザがアクティブアノテーションをオンにする場合、状態値２５が状態ピン２６上にアノテートされる。アクティブアノテーションは電源マップとの対話および容易な通信を提供する。アクティブアノテーションは「アクティブアノテーションメカニズム」によってオンにされうる。例えば、それは、状態ピン２６上に状態値２５をアノテートすべく、ハイライト表示されるアイコンまたはシンボルをクリックすることによって、またはマウスのボタンを用いてアイテムを選択することによってオンにされうる。

【0041】

さらに、一実施形態において、電源マップは、適切なアイソレーションのない信号を表示すべく、「ｉｓｏ」２７のマークを有する赤色の点線、および、レベルシフタのない信号を表示すべく「ｌｖｓ」２８のマークを有する赤色の点線を使用する。

【0042】

電源マップにおいて用いられる各電力コンポーネントに対する複数のルールは以下のようなものである。
アイソレーションルール（ＣＰＦ／ＵＰＦ）。

【0043】

図４Ｂを参照すると、電源マップは電源仕様でアイソレーションコマンドを表わすアイソレーションセル１６を使用する。アイソレーションセル１６は、アイソレーション状態表現を提示すべくアイソレーション状態ネット２１を含む。アイソレーションセル１６は、アイソレーションセルの左上にアイソレーショントリガステータスシンボルを表示する。関連付けられる状態の値が「１」の場合、トリガステータスは成功であり、トリガステータスシンボルは上矢印を表示し、そうでなければ、トリガステータスは下矢印２２ｂを表示する。
レベルシフタルール（ＣＰＦ／ＵＰＦ）。

【0044】

図４Ｃを参照すると、電源マップは、レベルシフタコマンドを表わすべくレベルシフタセル１７を使用する。
電源スイッチ（ＣＰＦ／ＵＰＦ）。
図４Ｄを参照すると、電源マップは、電源スイッチを表わすべく電源スイッチセル１８を使用し、これにより、ユーザがアクティブアノテーションをオンにする（電源スイッチセル１８をクリックするなどによって）場合、状態ピン２６上に電源スイッチ状態値２５を示す。
網羅されない接続。

【0045】

複数の電源ドメインと接続するが、電源仕様で複数のアイソレーションルールおよび／またはレベルシフタルールによって指定されない信号接続は、網羅されない接続と呼ばれる。図４Ａを参照すると、電源マップ１２は、どの複数のＨＤＬ信号が複数の複数のアイソレーションルールまたは複数のレベルシフタルールによって適切に網羅されないかを検出するための方法論を提供し、これにより、電源マップ１２が作成されるときこの機能を自動的に起動する。一実施形態において、電源マップ１２は、適切なアイソレーションのない信号を表示すべく、「ｉｓｏ」２７のマークを有する赤色の点線、および、レベルシフタのない信号を表示すべく「ｌｖｓ」２８のマークを有する赤色の点線を使用する。

【0046】

電源マップが生成された後、電源仕様と回路設計との間の複数の不一致または複数のエラーを検出すべく静的チェックが実行され、ユーザにどこでそのような複数の不一致または複数のエラーが起こっているのかを知らせることができる。複数の不一致または複数のエラーの起こり方は多数ありうる。例えば、アイソレーション／レベルシフタのセル接続において接続が間違っていることがあり、電源スイッチに接続される電源制御信号において制御信号が失われる、または一致しないことがあり、複数のアイソレーションセルが、複数の不一致、または失われた複数の制御信号に起因して無駄になることがあり、または、複数の電源ドメインに接続する複数のネットに対する失われたアイソレーションセルおよび／またはレベルシフタセルに起因する不適切に網羅される複数のアイソレーション接続、または不適切に網羅されるレベルシフタ接続があることがある。さらに、複数のＨＤＬ信号を有する２つの電源ドメイン間にアイソレーション接続およびレベルシフタ接続の両方があることを確実にすべく、電源マップは、設計者らに警告を与えるために、それらの間に複数の仮想ネット（本明細書において代替的に複数の仮想電源ルールネットと呼ばれる）を作成できる。例えば、２つの電源ドメインがそれらの間にアイソレーション接続および／またはレベルシフタ接続を有さない場合、電源マップはそれらの間に仮想レベルシフタ電源ルールネット、および／または仮想アイソレーション電源ルールネットを作成する。２つの仮想電源ルールネットのそれぞれの過密な複数の信号は、全て２つの電源ドメイン間のＨＤＬ信号である。

【0047】

図４Ａを参照すると、各電源ドメインシンボルは、電源ドメインに関連付けられる回路設計の一部にリンクすべく起動されうる。一実施形態において、ユーザが電源ドメインシンボル１３を、それをクリックすることによって起動する場合、その電源ドメインに関連付けられる回路設計の一部は、電力ネットワーク設計および元のＨＤＬコードを含むチップ全体をデバッグすべく、ユーザが回路設計を見ることを可能にするように起動されうる。

【0048】

電源マップはさらに、任意のシミュレーション時間における複数のシミュレートされる信号の複数の現在値を表示すべく適合される。一実施形態において、電源マップは、デバックをより容易にすべく、図５において示すように、信号値リストウインドウ２９を含む。ユーザが、ハイライト表示されるアイコンまたはシンボルをクリックする、または、マウスを用いてアイテムを選択する、などにより、アクティブアノテーションをオンにする場合、信号値リストウインドウ２９は、その特定のシミュレーション時間について、電源マップ中の対応する複数のシミュレートされる信号の複数の値を表示する。さらに、一実施形態において、図６において示されるように、波形ウインドウ３０を用いる電源マップは、ユーザが電源マップ中の複数の選択される信号をドラッグアンドドロップする場合、複数のシミュレーション波形（任意のシミュレーション期間の）を表示する。例えば、ユーザがアイソレーションセルをドラッグし、波形ウインドウ３０にそれをドロップすると、そのアイソレーションレベルを接続する―および複数の変数（ＶＢ）と見做される―複数のネットが波形ウインドウ３０に自動的に追加され、その結果、図６において示されるように、シミュレーション期間のそれらの波形の表示を自動的にもたらす。同様に、電力コンポーネント（例えば、電源ドメイン、ＰＤ）の複数の信号の波形もまた、波形ウインドウ３０に表示されうる。更に別の実施形態において、ユーザが波形ウインドウ３０中のカーソルをあるシミュレーション時間に移動させる場合、電源マップ中の複数のネットは、その特定の時間におけるそれらの関連付けられる信号の値がアノテートされる。それゆえ、本願発明の複数の実施形態によれば、電力ネットワークおよびデジタル回路設計のデバックのプロセスは、従来の複数の技術に比べてより容易に、より効率的に成される。

【0049】

図７は、回路設計の複数の電源ドメインが、電源ドメインの複数の境界、ならびに複数の電源ドメイン内の複数の親−子関係の表現を含む仕様に従ってグループ化される階層的電源マップを示す。各電源マップは、その電源ドメインを制御するための電源制御に関連付けられる。図７から分かるように、ＰＤ＿ＴＯＰ７００と称される電源マップのトップレベルは、３セットの親電源ドメイン、すなわち、ＰＤ＿ＣＰＵ７１０、ＰＤ＿ＦＳＭ７２１、およびＰＤ＿ＲＡＭ７３１を含むように示されている。電源ドメインＰＤ＿ＣＰＵ７１０は、３つの子電源ドメイン、すなわち、ＰＤ＿ＡＬＵＢ７１１、ＰＤ＿ＰＣＵ７１２、およびＰＤ＿ＣＣＵ７１３を、親電源ドメインＰＤ＿ＣＰＵ７００を表わす長方形の内部に含むように示されている。ＰＤ＿ＡＬＵＢ７１１内に、一電源ドメインＰＤ＿ａｌｕ７１４が示されており、それは、親電源ドメインＰＤ＿ＡＬＵＢ７１１と、子電源ドメインＰＤ＿ａｌｕ７１４との間の親−子関係があることを示している。図７は３つのレベルの階層の電源マップを示しているが、電源マップの階層はより多くのレベルを含みうることを理解されたい。トップレベルの階層はまた、第２の電源ドメインセットＰＤ＿ＦＳＭ７２１、および第３の電源ドメインセットＰＤ＿ＲＡＭ７３１を含むように示されている。電源ドメインＰＤ＿ＦＳＭ７２１、またはＰＤ＿ＲＡＭ７３１内には、子電源ドメインは示されていない。階層的電源マップを提示すべく、少なくとも１セットの電源ドメインは、少なくとも２つの電源ドメイン、すなわち、親電源ドメインと、その親電源ドメインの内部の少なくとも１つの子電源ドメインと、を含む。複数の電源ドメインのそれぞれは、その電源ドメインを制御するための対応する電源制御に関連付けられる。電源制御のステータスは電源マップに表示される。親電源ドメインの電源制御は、その子電源ドメインも同様に制御すべく用いられうる。例えば、一実施形態において、親電源ドメインの電源がオフにされると、その親電源ドメインの内部の複数の子ドメインの全ては同様にオフにされる。しかしながら、親電源ドメインの電源がオンにされる場合、複数の子電源ドメインのそれぞれは自動的にオンにされうるか、または、必要ならば、その子電源ドメインに関連付けられる追加的なローカル電源制御を受けてよい。

【0050】

第１のセットの電源ドメインＰＤ＿ＣＰＵ７１０の第１の電源制御のステータス７０１は、第１の長方形の形状に沿って表示される。例えば、第１の電源制御ＰＤ＿ＣＰＵのステータス７０１は、第１のセットの電源ドメインが１．２Ｖの電圧レベルでＯＮであることを示している。同様に、電源ドメインＰＤ＿ＡＬＵＢ７１１、ＰＤ＿ＰＣＵ７１２、ＰＤ＿ＣＣＵ７１３、ＰＤ＿ＦＳＭ７２１、およびＰＤ＿ＲＡＭ７３１の電源制御のステータスは、それぞれ７０２、７０４、７０３、７０５、および７０６として表示される。別の例において、電源ドメインＰＤ＿ＦＳＭ７２１の電源制御のステータス７０５は、ＰＤ＿ＦＳＭ７２１の電源がＯＮからＯＦＦに変更されることを示している。電源ドメインＰＤ＿ＲＡＭ７３１の電源制御７０６のステータスは、ＰＤ＿ＲＡＭ７３１の電源が０．８Ｖの電圧レベルでＯＮであることを示している。回路のデバッグを支援すべく、静的チェックはまた、複数の電源ドメインを接続する不適切に処理された複数の信号に対する、電源仕様と回路設計との間の複数の不一致または複数のエラーを特定するために実行されうる。図７において示されるように、そのような複数の不一致または複数のエラーは、複数の点線、複数のシンボル、または複数の色付きのハイライトなどの１または複数のアノテーションによって複数のユーザに示されうる。アイソレーションセルまたはレベルシフタセルを有さない、複数の電源ドメインの間、または複数の電源ドメインの階層的ブロックの間、の複数の接続である、電源ドメインＰＤ＿ＣＰＵ７１０とＰＤ＿ＦＳＭ７２１との間の接続７３１、電源ドメインＰＤ＿ＡＬＵＢ７１１とＰＤ＿ＦＳＭ７２１との間の接続７３２、電源ドメインＰＤ＿ａｌｕ７１４とＰＤ＿ＣＣＵ７１３との間の接続７３４、および電源ドメインＰＤ＿ＰＣＵ７１２とＰＤ＿ＣＣＵ７１３との間の接続７３３などは、複数の点線でハイライト表示されうる。

【0051】

アイソレーションセル７５４は、電源ドメインＰＤ＿ＡＬＵＢ７１１をＰＤ＿ＦＳＭ７２１に接続し、論理「ハイ」のクランプ値を有するように示されている。同様に、アイソレーションセル７５５は、電源ドメインＰＤ＿ａｌｕ７１４をＰＤ＿ＦＳＭ７２１に接続し、論理「ハイ」のクランプ値を有するように示されている。アイソレーションセル７５６は、電源ドメインＰＤ＿ＡＬＵＢ７１１をＰＤ＿ＲＡＭ７３１に接続するように示されている。しかしながら、アイソレーションセル７５６のクランプ値は定められず、電源マップに示されていない。同様、アイソレーションセル７５１、７５２および７５３のクランプ値は定められず、図７に示されていない。それゆえ、複数の電源ドメイン間の複数の状態または複数のエラーが、ＩＣ設計のデバックを支援すべく階層的電源マップにおいて見られうる。

【0052】

複数の動作モードを有する複数の回路について、全ての動作モードをただ１つの電源マップに併合することで、表示が複雑になり、デバックが困難になりうることを避けるべく、各動作モードはそれ自身の電源マップを有しうる。結果として、各モードにつき、対応する階層的電源マップが独立して生成され表示されうる。例えば、図７において示されるように、現在の動作モードは電源マップのトップレベル上にｍｏｄｅ＿１ ７０８として表示される。

【0053】

一実施形態において、本願発明による、電源マップを作成するためのコンピュータ実装方法は以下のようになる。図８に示されるように、７６０において、複数の元のテキストベースの回路設計ＨＤＬコードが構文解析されて内部構造に変換され、知識データベースに格納される。ＨＤＬパーサによって生成されうる知識データベースは、回路設計の内部のコンピュータ可読データ構造であり、ソフトウェアによって容易に操作または制御されうる。知識データベースは概して階層的だが、フラットな構造を有してよい。７６１において、ＣＰＦまたはＵＰＦで記述される複数の電力設計は、ＣＰＦまたはＵＰＦパーサによって構文解析されて内部構造に変換される。その後、知識データベース中の元の回路設計階層は、多数の電源ドメインを有する、電源仕様によって定められる複数の電源ドメイン階層に再グループ化される。７６２において、複数の電源ドメイン階層が電源データベースに格納され、回路設計および電力設計のコンピュータ可読データ構造であり、かつソフトウェアによって制御されうる内部構造に変換される。７６３において、電源マップが電源データベースの電源ドメイン階層に従って作成され、ＧＵＩウインドウにおいて表示される。電源マップは、多数の電源ドメインを含み、それらのうちのそれぞれは、回路の一部に関連付けられる。電源マップは、複数の電源ドメインの間の複数の境界および複数の親−子関係を示す第１の表現を含み、複数の電源ドメインのうち少なくとも１つは少なくとも１つの子電源ドメインを含む。各電源ドメインは、電源ドメインを制御するための電源制御を有し、電源制御のステータスは電源マップ上に表示される。親電源ドメインの電源制御は、その子電源ドメインも同様に制御すべく用いられうる。例えば、一実施形態において、親電源ドメインの電源がオフにされると、親電源ドメインの内部の複数の子ドメインの全ては同様にオフにされうる。しかしながら、親電源ドメインの電源がオンにされる場合、複数の子電源ドメインのそれぞれは自動的にオンにされうるか、または、必要ならば、その子電源ドメインに関連付けられる追加的なローカル電源制御を受けるようにされうる。

【0054】

７６４において、複数の電源ドメインを接続する不適切に処理された複数の信号に対する、電源仕様と回路設計との間の複数の不一致または複数のエラーを検出すべく、静的チェックが実行されうる。７６５において示されるように、複数の不一致または複数のエラーは、複数の点線、複数のシンボル、または複数の色付きのハイライトなどの１または複数のアノテーションによって複数のユーザに表示されうる。

【0055】

本願発明の上記複数の実施形態は例示的なものであり、限定的なものではない。本開示を考慮すると、他の複数の追加、削除または変更が明らかであり、添付の特許請求の範囲内に含まれることが意図される。
（項目１）
電源仕様フォーマットで記述される、回路設計の上記電源側を、上記電源仕様と上記回路設計とを統合する電源マップを表示することによってデバックするためのコンピュータ実装方法であり、上記方法は、
上記回路設計をデバッグすべく上記コンピュータが起動されるとき、上記回路設計から知識データベースを生成する段階と、
上記電源仕様および上記知識データベースに従って電源データベースを生成する段階と、
上記コンピュータを用いて上記電源データベースに従って上記電源マップを生成および表示する段階であり、上記電源マップは、それぞれが上記回路設計の異なる部分に関連付けられる複数の電源ドメインを含む段階と、
上記複数の電源ドメインを接続する複数の信号に対する、上記電源仕様と上記回路設計との間の複数の不一致または複数のエラーをチェックおよび表示する段階と、を備え、
上記電源マップは、上記複数の電源ドメインの間の複数の境界および複数の親−子関係を示す第１の表現を含み、上記複数の電源ドメインのうち少なくとも１つは、少なくとも１つの子電源ドメインを含み、上記複数の電源ドメインのうち少なくとも１つは、上記電源ドメインを制御するための電源制御に関連付けられ、上記電源制御のステータスは、上記電源マップ上に表示される
コンピュータ実装方法。
（項目２）
上記複数の電源ドメインの少なくとも１つのサブセットは、関連付けられる親電源ドメイン、および関連付けられる子電源ドメインを有する
請求項１に記載のコンピュータ実装方法。
（項目３）
上記チェックおよび表示する段階は、
少なくとも２つの電源ドメインの間にハードウェア記述言語（ＨＤＬ）の複数の信号があり、上記少なくとも２つの電源ドメインの間に１つもアイソレーション接続がない場合、上記少なくとも２つの電源ドメインの間に仮想アイソレーション接続ネットを表示する段階と、
上記少なくとも２つの電源ドメインの間にハードウェア記述言語（ＨＤＬ）の複数の信号があり、上記少なくとも２つの電源ドメインの間に１つもレベルシフタ接続がない場合、上記少なくとも２つの電源ドメインの間に仮想レベルシフタ接続ネットを表示する段階と、をさらに含む
請求項２に記載のコンピュータ実装方法。
（項目４）
上記電源マップはシミュレーション結果と共に用いられ、
上記コンピュータ実装方法は、
上記電源マップにおいて複数の信号の複数の現在のシミュレーション値を表示する段階と、
上記関連付けられる電源ドメインが現在電源を投入されているのか、または電源を切られているのかを示すべく、ＯＮまたはＯＦＦのシンボルを用いて各電源制御のステータスを表示する段階であり、電源制御の上記ステータスは、上記関連付けられる電源ドメインが電源を投入されている場合、電圧レベルを含む段階と、をさらに備える
請求項２に記載のコンピュータ実装方法。
（項目５）
上記電源マップは、アイソレーションコマンドを表わす、少なくとも１つのアイソレーションセルをさらに含み、上記少なくとも１つのアイソレーションセルは、上記複数の電源ドメインへの接続のための複数のアイソレーションネットを含む
請求項１に記載のコンピュータ実装方法。
（項目６）
上記電源マップは、レベルシフタコマンドを表わす、少なくとも１つのレベルシフタセルをさらに含み、上記少なくとも１つのレベルシフタセルは、上記複数の電源ドメインへの接続のための複数のレベルシフタネットを含む
請求項１に記載のコンピュータ実装方法。
（項目７）
上記電源マップは、電源スイッチを表わす、少なくとも１つの電源スイッチセルをさらに含み、上記少なくとも１つの電源スイッチセルは、電源、または複数の電源ドメイン、または少なくとも１つの電源スイッチセルへの接続のための複数の電源スイッチネットを含む
請求項１に記載のコンピュータ実装方法。
（項目８）
上記仮想アイソレーション接続ネット、または上記仮想レベルシフタ接続ネットは、点線または色付きの線のいずれかで表される
請求項５に記載のコンピュータ実装方法。
（項目９）
電源仕様フォーマットで記述される、回路設計の上記電源側を、上記電源仕様とその対応する回路設計とを統合する電源マップを表示することによってデバッグするように適合されたコンピュータシステムであり、上記コンピュータシステムは、プロセッサと、命令を格納するように適合されたコンピュータ可読記憶媒体と、を備え、上記複数の命令は上記プロセッサによって実行されると上記プロセッサに、
上記回路設計から知識データベースを生成させ、
上記電源仕様および上記知識データベースに従って電源データベースを生成させ、
それぞれが上記回路設計の異なる部分に関連付けられる複数の電源ドメインを含む上記電源マップを、上記電源データベースに従って生成および表示させ、
上記複数の電源ドメインを接続する複数の信号に対する、上記電源仕様と上記回路設計との間の複数の不一致または複数のエラーをチェックおよび表示させ、
上記電源マップは、上記複数の電源ドメインの少なくとも１つのサブセットの間の複数の境界および複数の親−子関係を示す第１の表現を含み、上記複数の電源ドメインのうち少なくとも１つは、少なくとも１つの子電源ドメインを含み、上記複数の電源ドメインのうち少なくとも１つは、上記少なくとも１つの電源ドメインを制御するための電源制御に関連付けられ、上記電源制御の上記ステータスは、上記電源マップ上に表示される
コンピュータシステム。
（項目１０）
上記複数の電源ドメインの少なくとも１つのサブセットは、関連付けられる親電源ドメイン、および関連付けられる子電源ドメインを有する
請求項９に記載のコンピュータシステム。
（項目１１）
上記チェックおよび表示は、
少なくとも２つの電源ドメインの間にハードウェア記述言語（ＨＤＬ）の複数の信号があり、上記少なくとも２つの電源ドメインの間に１つもアイソレーション接続がない場合、上記少なくとも２つの電源ドメインの間に仮想アイソレーション接続ネットを表示することと、
上記少なくとも２つの電源ドメインの間にハードウェア記述言語（ＨＤＬ）の複数の信号があり、上記少なくとも２つの電源ドメインの間に１つもレベルシフタ接続がない場合、上記少なくとも２つの電源ドメインの間に仮想レベルシフタ接続ネットを表示することと、をさらに含む
請求項１０に記載のコンピュータシステム。
（項目１２）
上記電源マップはシミュレーション結果と共に用いられ、
上記複数の命令は上記プロセッサによって実行されると上記プロセッサにさらに、
上記電源マップにおいて複数の信号の複数の現在のシミュレーション値を表示させ、
上記関連付けられる電源ドメインが現在電源を投入されているのか、または電源を切られているのかを示すべく、ＯＮまたはＯＦＦのシンボルを用いて各電源制御のステータスを表示させ、電源制御の上記ステータスは、上記関連付けられる電源ドメインが電源を投入されている場合、電圧レベルを含む
請求項１０に記載のコンピュータシステム。
（項目１３）
上記電源マップは、アイソレーションコマンドを表わす、少なくとも１つのアイソレーションセルをさらに含み、上記少なくとも１つのアイソレーションセルは、上記複数の電源ドメインへの接続のための複数のアイソレーションネットを含む
請求項９に記載のコンピュータシステム。
（項目１４）
上記電源マップは、レベルシフタコマンドを表わす、少なくとも１つのレベルシフタセルをさらに含み、上記少なくとも１つのレベルシフタセルは、上記複数の電源ドメインへの接続のための複数のレベルシフタネットを含む
請求項９に記載のコンピュータシステム。
（項目１５）
上記電源マップは、電源スイッチを表わす、少なくとも１つの電源スイッチセルをさらに含み、上記少なくとも１つの電源スイッチセルは、電源、上記複数の電源ドメイン、または少なくとも１つの電源スイッチセルへの接続のための複数の電源スイッチネットを含む
請求項９に記載のコンピュータシステム。
（項目１６）
上記仮想アイソレーション接続ネット、または上記仮想レベルシフタ接続ネットは、点線または色付きの線のいずれかで表される
請求項１３に記載のコンピュータシステム。
（項目１７）
プロセッサによって実行されると上記プロセッサに、電源仕様フォーマットで記述される、回路設計の電源側を、上記電源仕様とその対応する回路設計とを統合する電源マップを表示することによってデバッグさせる複数の命令を備えるコンピュータ可読記憶媒体であり、上記コンピュータ可読記憶媒体は、上記プロセッサによって実行されると上記プロセッサにさらに、
上記回路設計から知識データベースを生成させ、
上記電源仕様および上記知識データベースに従って電源データベースを生成させ、
それぞれが上記回路設計の異なる部分に関連付けられる複数の電源ドメインを含む上記電源マップを、上記電源データベースに従って生成および表示させ、
上記複数の電源ドメインを接続する複数の信号に対する、上記電源仕様と上記回路設計との間の複数の不一致または複数のエラーをチェックおよび表示させる複数の命令をさらに備え、
上記電源マップは、上記複数の電源ドメインの少なくとも１つのサブセットの間の複数の境界および複数の親−子関係を示す第１の表現を含み、上記複数の電源ドメインのうち少なくとも１つは、少なくとも１つの子電源ドメインを含み、上記複数の電源ドメインのうち少なくとも１つは、上記少なくとも１つの電源ドメインを制御するための電源制御に関連付けられ、上記電源制御の上記ステータスは、上記電源マップ上に表示される
コンピュータ可読記憶媒体。
（項目１８）
上記複数の電源ドメインの少なくとも１つのサブセットは、関連付けられる親電源ドメイン、および関連付けられる子電源ドメインを有する
請求項１７に記載のコンピュータ可読記憶媒体。
（項目１９）
上記チェックおよび表示は、
少なくとも２つの電源ドメインの間にハードウェア記述言語（ＨＤＬ）の複数の信号があり、上記少なくとも２つの電源ドメインの間に１つもアイソレーション接続がない場合、上記少なくとも２つの電源ドメインの間に仮想アイソレーション接続ネットを表示することと、
上記少なくとも２つの電源ドメインの間にハードウェア記述言語（ＨＤＬ）の複数の信号があり、上記少なくとも２つの電源ドメインの間に１つもレベルシフタ接続がない場合、上記少なくとも２つの電源ドメインの間に仮想レベルシフタ接続ネットを表示することと、をさらに含む
請求項１８に記載のコンピュータ可読記憶媒体。
（項目２０）
上記電源マップはシミュレーション結果と共に用いられ、
上記複数の命令は上記プロセッサによって実行されると上記プロセッサにさらに、
上記電源マップにおいて複数の信号の複数の現在のシミュレーション値を表示させ、
上記関連付けられる電源ドメインが現在電源を投入されているのか、または電源を切られているのかを示すべく、ＯＮまたはＯＦＦのシンボルを用いて各電源制御のステータスを表示させ、電源制御の上記ステータスは、上記関連付けられる電源ドメインが電源を投入されている場合、電圧レベルを含む
請求項１８に記載のコンピュータ可読記憶媒体。
（項目２１）
上記電源マップは、アイソレーションコマンドを表わす、少なくとも１つのアイソレーションセルをさらに含み、上記少なくとも１つのアイソレーションセルは、上記複数の電源ドメインへの接続のための複数のアイソレーションネットを含む
請求項１７に記載のコンピュータ可読記憶媒体。
（項目２２）
上記電源マップは、レベルシフタコマンドを表わす、少なくとも１つのレベルシフタセルをさらに含み、上記少なくとも１つのレベルシフタセルは、上記複数の電源ドメインへの接続のための複数のレベルシフタネットを含む
請求項１７に記載のコンピュータ可読記憶媒体。
（項目２３）
上記電源マップは、電源スイッチを表わす、少なくとも１つの電源スイッチセルをさらに含み、上記少なくとも１つの電源スイッチセルは、電源、上記複数の電源ドメイン、または少なくとも１つの電源スイッチセルへの接続のための複数の電源スイッチネットを含む
請求項１７に記載のコンピュータ可読記憶媒体。
（項目２４）
上記仮想アイソレーション接続ネット、または上記名前付きの仮想レベルシフタ接続ネットは、点線または色付きの線のいずれかで表される
請求項２１に記載のコンピュータ可読記憶媒体。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図5】

【図6】

【図7】

【図8】