特許 6236940 プリント基板及びプリント基板のパターニング方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6236940

(24)【登録日】2017年11月10日

(45)【発行日】2017年11月29日

(54)【発明の名称】プリント基板及びプリント基板のパターニング方法

(51)【国際特許分類】

   H05K 3/34 20060101AFI20171120BHJP

   H05K 1/02 20060101ALI20171120BHJP

   H05K 3/46 20060101ALI20171120BHJP

【ＦＩ】

   H05K3/34 501E

   H05K1/02 J

   H05K3/46 Q

   H05K3/34 507C

【請求項の数】7

【全頁数】13

(21)【出願番号】特願2013-142611(P2013-142611)

(22)【出願日】2013年7月8日

(65)【公開番号】特開2015-15428(P2015-15428A)

(43)【公開日】2015年1月22日

【審査請求日】2016年5月30日

(73)【特許権者】

【識別番号】000002897

【氏名又は名称】大日本印刷株式会社

(74)【代理人】

【識別番号】110001092

【氏名又は名称】特許業務法人サクラ国際特許事務所

(72)【発明者】

【氏名】井上 真邦

(72)【発明者】

【氏名】奥野 茂

(72)【発明者】

【氏名】村田 佳則

【審査官】 原田 貴志

(56)【参考文献】

【文献】 特開２０１０−０４０８９１（ＪＰ，Ａ）

【文献】 特開２０００−３１５８４３（ＪＰ，Ａ）

【文献】 特開２００２−１８５１１２（ＪＰ，Ａ）

【文献】 特開２０１２−０７４６００（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０５Ｋ ３／３４

Ｈ０５Ｋ １／０２

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板の面に配置され、電子部品とはんだ部材を用いて接続される複数のランドと、
前記複数のランドそれぞれから引き出される引き出し配線幅及び引き出し方向を有して前記ランドに接続される配線とを備え、
前記はんだ部材を溶融させて前記電子部品と前記複数のランドとを接続する際に溶融したはんだが流れる方向の力に応じて各々の前記引き出し配線幅を変え、かつ前記はんだ部材が溶融して配線の引き出し方向に流れることで前記電子部品に加わる複数の力を１つの電子部品内で打ち消すように前記配線の引き出し方向及び引き出し配線幅を規定したことを特徴とするプリント基板。

【請求項2】

前記基板の面に配置される１つの電子部品に対応する領域内の点を原点とし、前記原点から前記１つの電子部品に接続される前記複数のランドの各ランドの中心までの距離と、前記各ランドから引き出される前記配線の引き出し方向の力とから導出した前記各ランドにおけるモーメントの総和を部品のモーメントとし、前記各ランドの引き出し配線幅の平均値で引き出し配線幅を均等とした場合の前記各ランドにおけるモーメントの総和を基準モーメントとし、前記部品のモーメントの絶対値を前記基準モーメントの絶対値より小さくするように、前記配線の引き出し方向及び引き出し配線幅を規定したことを特徴とする請求項１に記載のプリント基板。

【請求項3】

前記部品のモーメントの絶対値が、前記基準モーメントの絶対値の０から１６パーセント以内となるように配線の引き出し方向及び引き出し配線幅を規定したことを特徴とする請求項２に記載のプリント基板。

【請求項4】

前記基板の面に配置される電子部品の中心に対して、前記複数のランドと前記配線からなる配線パターンを点対称及び／または線対称に形成したことを特徴とする請求項１に記載のプリント基板。

【請求項5】

複数の基板を積層した積層基板の外面または内部に形成したスペースに、前記ランドからの配線の引き出し方向及び配線幅を規定した配線パターンを形成し、前記電子部品を実装したことを特徴とする請求項１に記載のプリント基板。

【請求項6】

電子部品との接続のためのはんだ部材が載せられる複数のランドを基板の面に配置し、前記複数のランドそれぞれから配線を引き出す方向及び引き出し配線幅を決める上で、前記はんだ部材を溶融させて前記電子部品と前記複数のランドとを接続する際に溶融したはんだが流れる方向の力に応じて各々の前記引き出し配線幅を変え、かつ前記はんだ部材が溶融して前記配線の引き出し方向に流れることで前記電子部品に加わる複数の力を１つの電子部品内で打ち消すように前記配線の引き出し方向及び引き出し配線幅を規定したことを特徴とするプリント基板のパターニング方法。

【請求項7】

前記配線を引き出す方向及び引き出し配線幅を決める方法は、前記配線を引き出す方向を規定した後、前記引き出し配線幅を前記部品のモーメントを減少させるように規定したことを特徴とする請求項６に記載のプリント基板のパターニング方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プリント基板及びプリント基板のパターニング方法に関する。

【背景技術】

【0002】

プリント基板のランドに、例えばチップコンデンサ、チップ抵抗、ＩＣチップ（半導体部品）などの表面実装型の電子部品（チップ部品ともいう）をリフロー実装する場合、ランドにペースト状のはんだ（はんだペースト）を印刷した上でチップ部品の端子を載せ、それをリフロー炉に通すことで、はんだペーストが溶融してランドとチップ部品の端子が接合される（リフロー工程ともいう）。

【0003】

この際、溶融したはんだが隣接するランドのはんだと繋がる、いわゆるブリッジ現象や、チップ部品がはんだが溶融して流れる方向に引っ張られてズレる部品ズレや、ひどいときはチップ部品の端子が隣のランドに接続される端子の誤接続などの実装不良が発生し得る。

【0004】

このような実装不良は、隣接するランドどうしの形状を考慮し、ランド間のブリッジし易い場所や、はんだが溶融して流れ出し易いランドから延びる配線部分について、溶融したはんだの広がりを抑制するソルダレジストで被覆することで改善できる（例えば特許文献１参照）。

【0005】

図７（ａ）は、従来のプリント基板におけるソルダレジスト９の使用方法を例示した斜視図である。図７（ａ）に示すようにランド２と配線３からなる導体部のうち、ランド２にから延びる配線部分をソルダレジスト９で被覆することで、リフロー工程で溶融したはんだがランドから延びる配線３の引き出し部に広がるのを防ぎ、チップ部品の端子５が溶融したはんだの流れる方向に引っ張られてチップ部品がズレることを防ぐことが出来る。

【0006】

図７（ｂ）は、図７（ａ）で示した構成のプリント基板からソルダレジスト９を除いた構成のプリント基板において、リフロー工程での加熱により、ランドから延びる配線の引き出し部にはんだ６が溶融して濡れ広がった状態を示す斜視図である。はんだ６が配線の引き出し部に濡れ広がると、チップ部品の端子５には、はんだの表面張力Ｔ［Ｎ／ｍ］と配線幅Ｗ［ｍｍ］に比例した引っ張り力Ｆ［Ｎ］（Ｆ＝Ｔ×Ｗ）が加わり、部品の位置をズラす原因となる。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０００−２９９５４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

ところで、近年では、部品の実装密度を向上するため、多層基板の内部に電子部品を実装することが行われている。このような部品内蔵基板では、ソルダレジストと基板材料の接着性不足による層間の剥離強度の低下や、工数増加などの問題から、基板の内部の部品実装エリアに設けるランドや、配線部分にはソルダレジストを塗布しないのが一般的である。

【0009】

このような構造のプリント基板には、ランドから延びる配線部分や、ランド間のブリッジし易い場所をソルダレジストで被覆できないため、ブリッジ現象、部品ズレ、端子の誤接続などの実装不良に対して何らかの対策を講じなければならない。また、チップ部品は２端子だけのものとは限らずＩＣチップのように多端子部品も多くあり、このような多端子部品への対応も必要である。さらに通常の表面実装においてもソルダレジストを用いないで実装不良対策が可能であればその方がよいことはいうまでもない。

【0010】

本発明はこのような課題を解決するためになされたもので、表面実装型の電子部品をプリント基板にリフロー実装する際にソルダレジストを用いることなくブリッジ現象、部品ズレ及び端子の誤接続などの実装不良対策を講じることができるプリント基板及びプリント基板のパターニング方法を提供することを目的とする。

【課題を解決するための手段】

【0011】

上記の課題を解決するために、本発明の一態様のプリント基板は、基板と、前記基板の面に配置され、電子部品とはんだ部材を用いて接続される複数のランドと、前記複数のランドそれぞれから引き出される引き出し配線幅及び引き出し方向を有して前記ランドに接続される配線とを備え、前記はんだ部材を溶融させて前記電子部品と前記複数のランドとを接続する際に溶融したはんだが流れる方向の力に応じて各々の前記引き出し配線幅を変え、かつ前記はんだ部材が溶融して前記配線の引き出し方向に流れることで前記部品に加わる複数の力を１つの電子部品内で打ち消すように規定したことを特徴とする。
さらに、１つの電子部品に接続される複数のランドの各々の前記配線は、前記引き出し配線幅が異なる。すなわち、１つの電子部品に対応する前記配線の前記引き出し配線幅は２種類以上であることを特徴とする。

【0012】

また本発明の一態様のプリント基板は、前記基板の面に配置される１つの電子部品に対応する領域内の点を原点とし、前記原点から前記１つの電子部品に接続される前記複数のランドの各ランドの中心までの距離と、前記各ランドから引き出される前記配線の引き出し方向の力とから導出した前記各ランドにおけるモーメントの総和を部品のモーメントとし、前記各ランドの引き出し配線幅の平均値で引き出し配線幅を均等とした場合の前記各ランドにおけるモーメントの総和を基準モーメントとし、前記部品のモーメントの絶対値を前記基準モーメントの絶対値より小さくするように、前記配線の引き出し方向及び引き出し配線幅を規定したことを特徴とする。

【0013】

また本発明の一態様のプリント基板のパターニング方法は、電子部品とはんだ部材を用いて接続される複数のランドを基板の面に配置し、前記複数のランドそれぞれから配線を引き出す配線の引き出し方向及び引き出し配線幅を決める上で、前記はんだ部材を溶融させて前記電子部品と前記複数のランドとを接続する際に溶融したはんだが流れる方向の力に応じて各々の前記引き出し配線幅を変え、かつ前記はんだ部材が溶融して前記配線の引き出し方向に流れることで前記部品に加わる複数の力を１つの電子部品内で打ち消すように前記配線の引き出し方向及び引き出し配線幅を規定したことを特徴とする。
さらに、本発明の一態様のプリント基板のパターニング方法は、前記配線を引き出す方向及び引き出し配線幅を決める方法において、前記配線を引き出す方向を規定した後、前記引き出し配線幅を前記部品のモーメントを減少させるように規定したことを特徴とする。

【0014】

本発明では、電子部品とランドとを、はんだペーストなどのはんだ部材を溶融させて接続する際に、はんだ部材が溶融して配線の引き出し方向に流れることで部品に加わる複数の力を打ち消すように配線の引き出し方向及び引き出し配線幅を規定したことで、はんだの表面張力の不均衡によって電子部品が回転したりズレたりする現象を抑えられるので、ソルダレジストを用いずにブリッジ現象、部品ズレ及び端子の誤接続などの実装不良の発生を抑制する対策を講じることができる。

【発明の効果】

【0015】

本発明によれば、電子部品を基板にリフロー実装する際にソルダレジストを用いずにブリッジ現象、部品ズレ及び誤接続などの実装不良の発生を抑制する対策を講じることができるプリント基板及びプリント基板のパターニング方法を提供できる。

【図面の簡単な説明】

【0016】

【図1】第１実施形態のプリント基板の構成を示す図である。

【図2】はんだペーストが熔融したときのはんだの流れる方向と部品にかかる力の関係を示す図である。

【図3】８端子ＩＣチップ用に配線パターンを形成したプリント基板の一例を示す図である。

【図4】図３に示したプリント基板のランドに対して配線引出位置の配線幅を変えた場合の実測結果を一覧表で示す図である。

【図5】第２実施形態である２４端子ＩＣ部品用の配線パターンを形成したプリント基板の一例を示す図である。

【図6】第３実施形態である電子部品内蔵基板の一例を示す図である。

【図7】従来のプリント基板におけるソルダレジストの効果を説明する図である。

【発明を実施するための形態】

【0017】

以下、図面を参照して、本発明のプリント基板及びプリント基板のパターニング方法に係る一つの実施の形態のプリント基板を詳細に説明する。図１は第１実施形態のプリント基板の構成及びＩＣチップの実装状態を示す図、図２ははんだペーストが溶融したときのはんだが流れる方向と電子部品に働く力の関係を示す図である。

【0018】

図１（ｂ）はｉ番目のランドとランド及びランドから引き出された配線部分を詳細に説明した図である。
図１（ｃ）は、図１（ａ）の線ＡＡに沿ったランド２ａ、ランド２ｂ部分の断面図であり、ランド２ａ、２ｂにはんだペースト６を塗布し、ＩＣチップ４の端子５ａ、５ｂをランド２ａ、２ｂに位置合わせして載せた様子を断面で図示している。
図１（ａ）でランド２や配線３の添え字ａ、ｂ、〜ｈに対し配線幅Ｗの添え字は１、２、〜８が対応しており、これらの添え字（整数）をｉと記し、配線幅をＷｉと表現する場合がある。端子に働く力Ｆｉ、端子に働く力のモーメント成分Ｆｉｍ、力の放射方向成分Ｆｉｒの添え字ｉも同様の表現である。さらに、図１（ｂ）の配線の引き出し方向の角度θｉ、δｉの添え字ｉも同様の表現である。

【0019】

（第１実施形態）
図１（ａ）に示すように、第１実施形態のプリント基板は、実装対象の電子部品を、例えば８ピンなどのＩＣチップ４であるものと仮定する。
プリント基板は、基板１と、例えば８つの複数のランド２ａ〜２ｈと、配線３ａ〜３ｈとを備える例を示している。

【0020】

基板１は、例えばエポキシ樹脂等を用いた絶縁性の板材である。ランド２ａ〜２ｈは基板の一面に形成されている。ランド２ａ〜２ｈは、例えばＩＣチップ４などの電子部品の端子を接続するための金属箔のパターンであり、電子部品の各端子に対応した形状に設計される。

【0021】

基板１に電子部品を実装するときにランド２ａ〜２ｈには、はんだペースト６などのはんだ部材がメタルマスクを用いた印刷などにより載せられる。このランド２ａ〜２ｈには、部品実装時に、はんだペースト６の上にＩＣチップ４の端子５ａ〜５ｈが対応して載せられ、その状態で基板１をリフロー炉内に搬入し、はんだペースト６を加熱して溶融させることで、端子５ａ〜５ｈとランド２ａ〜２ｈが接合（接続）される。

【0022】

配線３ａ〜３ｈは、図１（ｂ）に示すように各ランド２ａ〜２ｈからそれぞれの引き出し方向（角度θ１〜θ８）に引き出されており、引き出し位置の引き出し配線幅W１〜Ｗ８が規定されている。ここで、配線の引き出し方向θｉは、水平軸（図でｘ軸とする）から配線の引き出し方向までを反時計方向に測った角度である。

【0023】

例えば配線３ａはランド２ａから図面に向かって左方向（θ１＝１８０°）に引き出され、引き出し配線幅はＷ１とされている。また配線３ｂはランド２ｂから図面に向かって下方向（θ２＝−９０°）に引き出され、引き出し配線幅はＷ２とされている。他の配線３ｃ〜３ｈも同様である。

【0024】

図１（ａ）では、配線３ａの引き出し配線幅Ｗ１は、配線３ｂの引き出し配線幅Ｗ２よりも狭く設定されている。引き出し配線幅Ｗ１及び引き出し配線幅Ｗ２は、それぞれにはんだが流れる方向の力を調節するように設定される。

【0025】

この例の場合、ランド２ａとランド２ｂでは、部品中心からの方向が類似しているが、配線３ａと配線３ｂの引き出し方向が異なり、モーメントＦ１ｍ，Ｆ２ｍ（矢印）の方向が逆になり、モーメントＦ１ｍとモーメントＦ２ｍは互いに相殺する方向を有する。

【0026】

配線３ａ〜３ｈは、ＩＣチップ４の中心（重心）または各ランド２ａ〜２ｈの中心の平均値の位置を原点Ｏに定め、原点Ｏから各ランド２ａ〜２ｈの中心点Ｐ１〜Ｐ８までの距離ｒ１〜ｒ８に応じて生じるＩＣチップ４を回転させる複数の力Ｆ１ｍ〜Ｆ８ｍ（モーメントの働き）を相殺するように各ランド２ａ〜２ｈとの接続位置における配線３ａ〜３ｈの引き出し配線幅Ｗ１〜Ｗ８と引き出し方向（角度θ１〜θ８）を規定して形成したものである。

【0027】

すなわち、配線３ａ〜３ｈは、配線３ａ〜３ｈの引き出し方向（角度θ１〜θ８）及び引き出し配線幅Ｗ１〜Ｗ８を、ＩＣチップ４の端子５ａ〜５ｈとランド２ａ〜２ｈとの接続時に、はんだペースト６が溶融して配線の引き出し方向に流れることで電子部品に加わる複数の力を相互に打ち消すように規定している。

【0028】

ここで、この第１実施形態のプリント基板のパターニング方法について説明する。
それぞれの配線３ａ〜３ｈのランド２ａ〜２ｈの上に印刷して載せられたはんだペーストが溶融したときの表面張力をＴ［Ｎ／ｍ］と表記し、それぞれの配線幅をＷ１〜Ｗ８すると、はんだが個々の配線３ｉへ流れる方向の力Ｆｉは、Ｆｉ＝Ｔ×Ｗｉ［Ｎ］と表わされる。

【0029】

例えばＩＣチップ４に対応する各ランド２ａ〜２ｈの中心Ｐ１〜Ｐ８の平均値の位置を原点Ｏとし、原点Ｏからランド２ａ〜２ｈの中心Ｐ１〜Ｐ８までの距離をｒ１〜ｒ８と表記し、原点Ｏと各ランドの中心Ｐｉを結ぶ線と、各ランドの配線の引き出し方向（すなわちＦｉの方向）の成す角度をδ１〜δ８とする。ここでδｉは、配線の引き出し方向の角度θｉから、原点Ｏとランドの中心Ｐｉを結ぶ直線が水平方向（ｘ軸方向）と成す角度を差引いて求めることができる。

【0030】

それぞれのランド２ａ〜２ｈの位置でＩＣチップ４の端子５ｉに働くモーメントＦｉｍは、Ｆｉｍ＝Ｆｉ×ｒｉ×ｓｉｎδｉ（ｉは任意の数）と表される。１つのＩＣチップ４の各端子５にそれぞれに働くモーメントの総和Ｍ＝Ｆ１ｍ＋・・・＋Ｆ８ｍが小さくなるように個々の引き出し配線幅Ｗ１〜Ｗ８を調整して設定する。

【0031】

すなわち、基板１の主面におけるＩＣチップ４に対応する各ランド２ａ〜２ｈの中心Ｐ１〜Ｐ８の平均値の位置を原点Ｏとし、原点Ｏから各ランド２ａ〜２ｈの中心Ｐｉまでの距離ｒ１〜ｒ８と各ランド２ａ〜２ｈから引き出される配線３ａ〜３ｈの引き出し方向（角度θ１〜θ８）の力Ｆ１〜Ｆ８とから導出した各ランド２ａ〜２ｈにおけるモーメントＦ１ｍ〜Ｆ８ｍの総和Ｍをゼロまたはゼロに近づけるように配線３ａ〜３ｈの引き出し方向及び引き出し配線幅Ｗ１〜Ｗ８を規定している。

【0032】

一般に、図２に示すように、はんだ６の表面張力をＴ［Ｎ／ｍ］、配線幅をＷｉ［ｍ］としたときに、はんだ６が配線３の引き出し方向へ流れることで電子部品４の端子５ｉに働く力Ｆｉは、Ｆｉ＝Ｔ×Ｗｉ［Ｎ］となる。従って、電子部品４の端子５ｉに働く力Ｆｉは、配線幅Ｗｉに比例して増加または減少するといえる。

【0033】

ＩＣチップ４の各端子５ｉに働くモーメントの総和ＭにＦｉ＝Ｔ×Ｗｉの関係を代入してＷｉの関数として表現すると、Ｍ＝Ｔ×ｒ１×ｓｉｎδ１×Ｗ１＋Ｔ×ｒ２×ｓｉｎδ２×Ｗ２＋・・・＋Ｔ×ｒ８×ｓｉｎδ８×Ｗ８（＝Ｔ×Σ（ｒｉ×ｓｉｎδｉ×Ｗｉ）・・・式１と呼ぶ）となる。この式１から、各端子に働くモーメントの正負はｓｉｎδｉ（すなわち配線の引き出し方向）で決まり、大きさは引き出し配線幅Ｗｉで増減できることがわかる。

【0034】

モーメントの総和Ｍを十分小さくする引き出し配線幅Ｗｉを求める方法としては各種の方法があるが、簡単な方法としては、モーメントの総和Ｍの式１の各項でｓｉｎδｉが正のランドの引き出し線幅Ｗｉに（Ｗ＋ΔＷ）を代入し、ｓｉｎδｉが負のランドの引き出し線幅Ｗｉに（Ｗ−ΔＷ）を代入し、Ｗを定数として与え、モーメントＭの絶対値を最小もしくは零とするΔＷを求めればよい。ΔＷが決まれば、２種類の引き出し配線幅は（Ｗ＋ΔＷ）と（Ｗ−ΔＷ）とのように求まる。
モーメントの総和Ｍを十分小さくする引き出し配線幅Ｗｉを求める別の方法としては、モーメントの総和Ｍの２乗を評価関数とし、Ｗｉをパラメータとして最小二乗法を用い、配線幅の制約条件を満たして上記評価関数の極小値を与えるＷｉの組みを求めることで、モーメントの総和Mの大きさを最も小さくする各引き出し線幅Ｗｉの組み合わせが求まる。

【0035】

本発明は、リフロー工程で溶融したはんだの表面張力に起因した各チップ部品に加わる力を、各ランドから引き出される配線の引き出し方向と、引き出し配線幅を調整して前記部品に加わる力を相殺して減少させ、リフロー工程でチップ部品が移動して端子が誤接続されたりブリッジが発生するのを防ぐ手段を提供することを目的としている。このとき、各チップ部品ごとに各端子に加わるモーメントの和を十分減少させることが端子の誤接続やブリッジの発生を防ぐ上で有効であることを見出した。この理由としては、モーメントの和を減少させることが、チップ部品が回転し、端子が隣接するランドに接触して発生する誤接続を効果的に防止しているためと考えられる。

【0036】

さらに、配線の引き出し方向をモーメントが正と負に分かれて相殺するように設定し、引き出し配線幅を調整してモーメントの和を減少させる方法を検討するなかで、引き出し配線幅の微調整が重要であることを見出した。すなわち、プリント基板の設計で配線の引き出し方向はデザインルールで制限されている（例えば垂直、水平、４５度）のに加え、配線の引き回しからくる制約があるため、配線の引き出し方向を微調整してモーメントの和を十分に減少させることは困難であるのに対し、引き出し配線幅は設計上の最大線幅と最小線幅の間で微調整が可能であり、モーメントを相殺して十分小さくし、端子の誤接続やブリッジの発生を防ぐことが可能であることを見出した。

【0037】

（実施例）
図３に示すように、例えば８端子のＩＣチップ（２×４ピンのＩＣ）用の配線パターンを基板に形成し、各ランドＡ１〜Ａ８の位置及び形状を変えずに、各ランドＡ１〜Ａ８からの配線の引出位置の配線幅Ｗ１〜Ｗ８を４通り（例１，例２，例３，例４）に変えてパターニングしたプリント基板にて電子部品を実装し、そのリフローによるはんだ付けの結果について部品ズレやブリッジの発生率を実測してみた。

【0038】

具体的には、各配線のランドＡ１〜Ａ８とし、実装するＩＣチップの中心を原点Ｏに定め、複数のランドＡ１〜Ａ８の中心点におけるモーメントの総和Ｍを求める。
実測に用いたＩＣチップのパッケージはＷＬＣＳＰ８と呼ばれる型番で、８個の端子が０．４ｍｍの格子上に２行４列に配置されている。ランドＡ１〜Ａ８も対応して０．４ｍｍの格子上に配置されている。使用したはんだペーストはＳｎ−３Ａｇ−０．５Ｃｕと呼ばれる組成の半田ぺーストで、溶融時の表面張力Ｔは０．４５〜０．５５［Ｎ／ｍ］である。以下のモーメントの計算では表面張力を数値ではなく、記号Ｔ［Ｎ／ｍ］で表記して扱う。

【0039】

例１は複数のランドＡ１〜Ａ８のモーメント和が０．００６Ｔ［μＮ・ｍ］（モーメント比は６％）となるように、引き出し配線幅Ｗ１〜Ｗ８を決定した。例２はモーメント和が−０．０１７Ｔ［μＮ・ｍ］（モーメント比は１６％）となるように引き出し配線幅Ｗを決定した。例３はモーメント和が−０．０３０Ｔ［μＮ・ｍ］（モーメント比は２８％）となるように引き出し配線幅Ｗを決定した。例４はモーメントの和が−０．０５２Ｔ［μＮ・ｍ］（モーメント比は５２％）となるように引き出し配線幅Ｗを決定した。

【0040】

ここでモーメント比とは、注目する部品に関連して設定された引き出し配線幅Ｗ１〜Ｗ８の平均値をＷ０とし、その部品に対応する引き出し配線幅をすべてＷ０とした場合のモーメントの和Ｍ０（基準モーメントと呼ぶことがある）を求め、配線幅がＷ１〜Ｗ８である場合のモーメント和Ｍ（部品のモーメントと呼ぶことがある）の基準のモーメントＭ０に対する比率Ｍ／Ｍ０の絶対値をパーセントで示した値である。このように定義したモーメント比は、配線幅Ｗ１〜Ｗ８を調整したことによる部品のモーメントＭの減少の程度を、基準のモーメントＭ０に対する比（パーセント）で表現している。モーメント比によれば、はんだの表面張力Ｔが比を取ることで相殺されて消えるため、引き出し配線幅Ｗｉの調整によるモーメントの減少を、配線パターンのみで決まるモーメントの相対値で評価できる。

【0041】

上記の例１から例４で求めた引き出し配線幅を有するプリント基板を作成し、はんだリフロー工程による部品実装を実施して、部品ズレ発生率及びブリッジ発生率を実測した結果を図４の表１に示す。表１によれば、例４ではモーメント比が５２％であるプリント基板の部品ズレ発生率が８．３％、ブリッジ発生率６．３パーセントである。例３は、モーメント比を２８％に減少させたが、部品ズレ発生率は６．４％、ブリッジ発生率は４．５％と改善効果は小幅であった。例２でモーメント比を１６％まで減少させたところ、部品ズレ発生率が１．２％、ブリッジ発生率が２．４％と例４に比較し部品ズレ発生率で１／６、ブリッジ発生率で１／２．６と大幅に改善した。さらに例１に示すようにモーメント比を６％まで減少させると、部品ズレ発生率が０％、ブリッジ発生率が０．７５％と顕著な実装不良削減効果が得られた。

【0042】

上記の表１の結果から、例２に示したようにモーメント比が０〜１６パーセント以内となるように引き出し配線幅Ｗｉを決定した配線パターンのプリント配線板が、リフロー工程での部品ズレ発生率やブリッジ発生率が大幅に改善されており好ましい。さらに好ましくは例１に示したようにモーメント比が０〜６パーセント以内となるように配線幅Ｗを決定したパターンのものが部品ズレ発生率、ブリッジ発生率が顕著に改善され、最も望ましい結果となることを示すことができた。

【0043】

以上のようにこの第１実施形態によれば、ランド２ａ〜２ｈから引き出される配線３ａ〜３ｈの引き出し方向θ１〜θ８と配線幅Ｗ１〜Ｗ８とを、リフロー工程におけるはんだペースト溶融時のはんだの表面張力でＩＣチップ４がズレたり回転しないよう表面張力の効果を抑制するように規定したことで、ブリッジ発生率、部品ズレ発生率などの実装不良対策を講じることができ、高い歩留りを維持することができる。

【0044】

すなわち、基板１にランド２ａ〜２ｈ及び配線３ａ〜３ｈを配置する際のデザインの工夫によりリフロー実装時にソルダレジストを塗布することなく、ブリッジ現象、部品ズレ及び誤接続などの実装不良対策を講じることができる。

【0045】

（第２実施形態）
図５に示すように、この第２実施形態は、配線パターンを対称に形成した例である。

【0046】

この例では、プリント基板への部品実装用の配線デザインの例として、端子（ピン）の数がｎ本、例えば２４ピンなどの多数の端子を備える電子部品（フラットパッケージ５１等）を想定して、配線パターンをデザインする（ｎは任意の数）。フラットパッケージ５１は例えばＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などである。

【0047】

この場合、フラットパッケージ５１の中心点Ｏに対して配線パターンを点対称にパターニングしている。なお中心点Ｏは重心と一致するものとする。

【0048】

また、この例の場合、中心点Ｏを通る長手方向の中心軸Ｑｘ及びこの中心軸Ｑｘと直交する中心点Ｏを通る軸Ｑｙに対しても配線パターンを線対称にパターニングしている。

【0049】

また、この例では、フラットパッケージ５１の外縁付近のランドから引き出される配線の引き出し配線幅を太く形成し、フラットパッケージ５１の外縁から遠い場所（中心に近い場所）に位置するランドから引き出される配線の引き出し配線幅を細く形成している。なお配線の引き出し配線幅の許容範囲は±１０％以内とする。

【0050】

すなわち、この実施形態では、基板１の主面に配置されるフラットパッケージ５１の中心点Ｏに対して、複数のランドと引き出し配線からなる配線パターンを点対称及び／または線対称に形成している。

【0051】

この例の場合、配線パターンが線対称に形成されているため、例えば中心軸Ｑｘを介して対向する配線パターンどうしで、はんだの表面張力により、ランドから引き出される配線の方向に働く力ｆ１，ｆ２，ｆ３，ｆ４，ｆ９，ｆ１０と力ｆ５，ｆ６，ｆ７，ｆ８，ｆ１１，ｆ１２とが相殺（打ち消）される。また中心軸Ｑｙを介して対向する配線パターンどうしで、はんだの表面張力により、ランドから引き出される配線の方向に働く力ｆ１，ｆ２，ｆ５，ｆ６，ｆ１１と力ｆ３，ｆ４，ｆ７，ｆ８，ｆ１０，ｆ１２が相殺（打ち消）される。

【0052】

したがって、このプリント基板にフラットパッケージ５１を実装しリフロー工程において、はんだペーストを加熱し溶融させた場合、はんだの表面張力がフラットパッケージ５１にほぼ均等に加わるようになり、位置ズレや回転が抑制される。

【0053】

このようにこの第２実施形態によれば、配線パターンを対称に配置したことで、第１実施形態の力のモーメントだけでなく、電子部品の中心軸の左右及び上下で引き合う力も相殺されるので、リフロー工程におけるはんだペースト溶融時のはんだの表面張力がフラットパッケージ５１にほぼ均等に加わるようになり、フラットパッケージ５１の位置ズレや回転が抑制され、ソルダレジストを用いることなくブリッジ現象、部品ズレ及び誤接続などの実装不良対策を講じることができる。

【0054】

（第３実施形態）
図６に示すように、この第３実施形態のプリント基板は、複数の基板６１〜６７を積層した積層基板の内層の４枚の基板６３〜６６に開口６８を設け、これら基板６３〜６６の開口６８により形成されたスペースに電子部品としての半導体部品８１を実装した電子部品内蔵基板である。

【0055】

最下層の基板６１の一面には、ソルダレジスト層６９が形成されている。最上層の基板６７には配線パターン７０が形成されている。また最上層の基板６７には配線パターン７０の一部に重なるようにソルダレジスト層７１が形成されている。

【0056】

基板６２のスペースに露出した部分には、配線パターン７２が形成されている。この配線パターン７２は、第１実施形態で示したランド２ａ〜２ｈからの配線３ａ〜３ｈの引き出し方向θｉ及び引き出し配線幅Ｗｉを規定したものである。配線パターン７２には、リフローで実装された半導体部品８１の端子８３が、はんだ８５により接合（接続）されている。

【0057】

すなわち、この第３実施形態のプリント基板は、基板の内層の部品実装スペース（空間）に一つ以上の半導体部品８１（能動部品）や受動部品を実装し、一つ以上の半導体部品８１や受動部品を、配線パターン７２を介して電気的に接続したものである。

【0058】

この第３実施形態では、複数の基板６１〜６７を積層した積層基板の外面または内部に形成した部品実装スペースに、ランドからの配線の引き出し方向及び引き出し配線幅を規定した配線パターンを形成し、電子部品を実装したことで、積層基板の内層に設けた部品実装スペースに、ソルダレジスト層を形成することなく、半導体部品８１を実装することができる。

【0059】

なお、本願発明は、上記実施形態のみに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形（要素の一部削除、実施形態間の要素の組み合わせの変更など）してもよい。

【0060】

上記実施形態では、積層基板の内部に形成したスペースにランド２ａ〜２ｈからの配線３ａ〜３ｈの引き出し方向θｉ及び引き出し配線幅Ｗｉを規定した配線パターン７２を形成したが、この他、積層基板の外面（外層）に配線パターン７２を形成してもよい。

【0061】

また、上記実施形態で説明したプリント基板のパターニング方法を、コンピュータのメモリなどのストレージにインストールしたプログラムで実現してもよく、また上記プログラムを、コンピュータ読取可能な電子媒体に記憶しておき、プログラムを電子媒体からコンピュータに読み取らせることでプリント基板のパターニング方法をコンピュータが実現するようにしてもよい。

【0062】

電子媒体としては、例えばＣＤ−ＲＯＭ等の記録媒体やフラッシュメモリ、リムーバブルメディア（Removable media）等が含まれる。さらに、ネットワークを介して接続した異なるコンピュータに構成要素を分散して記憶し、各構成要素を機能させたコンピュータ間で通信することで実現してもよい。

【符号の説明】

【0063】

１…基板
２ａ〜２ｈ，Ａ１〜Ａ８…ランド
３ａ〜３ｈ…配線
４…ＩＣチップ
５ａ〜５ｈ…端子
６…はんだペースト
２１… 配線
２３… 電子部品
５１…フラットパッケージ
６１〜６７…基板
６８…開口
６９…ソルダレジスト層
７０…配線パターン
７１…ソルダレジスト層
７２…配線パターン
８１…半導体部品
８３…端子
８５…はんだ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】