特許 6237440 物理量センサおよびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6237440

(24)【登録日】2017年11月10日

(45)【発行日】2017年11月29日

(54)【発明の名称】物理量センサおよびその製造方法

(51)【国際特許分類】

   B81C 3/00 20060101AFI20171120BHJP

   B81B 3/00 20060101ALI20171120BHJP

【ＦＩ】

   B81C3/00

   B81B3/00

【請求項の数】4

【全頁数】14

(21)【出願番号】特願2014-89318(P2014-89318)

(22)【出願日】2014年4月23日

(65)【公開番号】特開2015-205387(P2015-205387A)

(43)【公開日】2015年11月19日

【審査請求日】2016年7月21日

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110001128

【氏名又は名称】特許業務法人ゆうあい特許事務所

(72)【発明者】

【氏名】田中 雅也

(72)【発明者】

【氏名】阿部 竜一郎

(72)【発明者】

【氏名】曽根 弘樹

【審査官】 塩治 雅也

(56)【参考文献】

【文献】 特表２００９−５１６５９８（ＪＰ，Ａ）

【文献】 特開２００６−１７５５５４（ＪＰ，Ａ）

【文献】 特開２０１３−２２８３５７（ＪＰ，Ａ）

【文献】 特開２００２−２７３６９９（ＪＰ，Ａ）

【文献】 特開平０６−２８９０４９（ＪＰ，Ａ）

【文献】 国際公開第２０１０／１０４０６４（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｂ８１Ｂ １／００− ７／０４

Ｂ８１Ｃ １／００−９９／００

Ｈ０１Ｌ ２９／８４

Ｇ０１Ｐ １５／０８

(57)【特許請求の範囲】

【請求項1】

一面（１１ａ）を有し、物理量に応じたセンサ信号を出力するセンシング部（１７）および前記センシング部と電気的に接続される配線部（２５、３２、４２）が形成された第１基板（１１）と、
前記第１基板の一面側に配置され、前記第１基板との間に気密室（７０）を構成して当該気密室に前記センシング部を封止する第２基板（６１）と、を備え、
前記第２基板に前記第１、第２基板の積層方向に貫通して前記配線部を露出させる貫通孔（８１）が形成されていると共に、前記貫通孔に絶縁膜（８２）を介して前記配線部と電気的に接続される貫通電極（８３）が形成された物理量センサの製造方法において、
前記第１基板に前記センシング部および前記配線部を形成する工程と、
前記第１基板の一面に前記第２基板を接合して前記気密室を構成する工程と、
前記第２基板に前記配線部を露出させる貫通孔を形成する工程と、
前記貫通孔に前記絶縁膜を成膜する工程と、
前記絶縁膜上に金属膜を成膜することにより、前記配線部と電気的に接続される前記貫通電極を形成する工程と、を行い、
前記第１基板として、支持基板（１２）、絶縁膜（１３）、半導体層（１４）が順に積層され、前記半導体層のうちの前記絶縁膜側の部分に第２凹部（１８）が形成された半導体基板を用意し、
前記センシング部および前記配線部を形成する工程の前に、前記第１基板の一面を構成する前記半導体層のうちの前記第２凹部と対向する部分に第１凹部（１６）を形成する工程を行い、
前記センシング部を形成する工程では、前記第１凹部の底面を含む部分に、可動電極（２４）と、前記可動電極と対向して配置される固定電極（３１、４１）とを有する前記センシング部を形成し、
前記貫通孔を形成する工程の前に、前記第２基板を薄膜化する薄膜化工程を行うことを特徴とする物理量センサの製造方法。

【請求項2】

前記第１、第２基板として、ウェハ状のものを用意し、
前記第１凹部を形成する工程および前記センシング部を形成する工程では、前記第１基板のうちのダイシングライン（１００）に第１検査孔（８５ａ）を形成し、
前記貫通孔を形成する工程では、前記第２基板のうちのダイシングライン（１００）に前記第１検査孔と連通する第２検査孔（８５ｂ）を形成することにより、前記第１、第２基板の接合面の端部を前記第１、第２検査孔に露出させ、
前記貫通孔を形成する工程の後、前記第１、第２検査孔を介して前記第１、第２基板の接合面を検査する検査工程を行い、
前記検査工程の後、前記第１、第２基板を前記ダイシングラインに沿ってチップ単位に分割することを特徴とする請求項１に記載の物理量センサの製造方法。

【請求項3】

一面（１１ａ）を有し、物理量に応じたセンサ信号を出力するセンシング部（１７）および前記センシング部と電気的に接続される配線部（２５、３２、４２）が形成された第１基板（１１）と、
前記第１基板の一面側に配置され、前記第１基板との間に気密室（７０）を構成して当該気密室に前記センシング部を封止する第２基板（６１）と、を備え、
前記第２基板に前記第１、第２基板の積層方向に貫通して前記配線部を露出させる貫通孔（８１）が形成されていると共に、前記貫通孔に絶縁膜（８２）を介して前記配線部と電気的に接続される貫通電極（８３）が形成された物理量センサにおいて、
前記第１基板は、支持基板（１２）、絶縁膜（１３）、半導体層（１４）が順に積層された半導体基板を用いて構成され、前記半導体層のうちの前記絶縁膜側と反対側の前記一面側から第１凹部（１６）が形成され、前記半導体層のうちの前記絶縁膜側から前記第１凹部と対向する部分に第２凹部（１８）が形成され、
前記第２基板は、前記第１基板側の一面（６１ａ）側が平坦な面とされており、
前記センシング部は、前記第１凹部の底面を含む部分であって、前記半導体層のうちの前記第１凹部と前記第２凹部との間の部分に形成された可動電極（２４）と、前記可動電極（２４）と対向して配置される固定電極（３１、４１）とを有し、前記第２基板から所定距離離間していることを特徴とする物理量センサ。

【請求項4】

前記第１凹部と前記第２凹部とは、深さが等しくされ、
前記支持基板と前記第２基板とは、同じ材料で構成されていると共に、厚さが等しくされていることを特徴とする請求項３に記載の物理量センサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、センシング部が形成された第１基板に第２基板が接合され、第２基板に貫通孔が形成されると共に当該貫通孔にセンシング部と電気的に接続される貫通電極が形成された物理量センサおよびその製造方法に関するものである。

【背景技術】

【0002】

従来より、この種の物理量センサとして、次のものが提案されている（例えば、特許文献１参照）。

【0003】

具体的には、この物理量センサでは、第１基板に物理量に応じたセンサ信号を出力するセンシング部および当該センシング部と電気的に接続される配線部が形成されている。また、第２基板は、第１基板の一面のうちのセンシング部と対向する部分に、センシング部が第２基板と接触することを防止するための窪み部が形成されている。そして、この第２基板は、第１基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されるように、第１基板に接合されている。

【0004】

また、第２基板には、第１、第２基板の積層方向に第２基板を貫通して配線部を露出させる貫通孔が形成されている。そして、貫通孔には、絶縁膜を介して配線部（センシング部）と電気的に接続される貫通電極が形成されている。

【0005】

このような物理量センサは、次のように製造される。すなわち、まず、第１基板にセンシング部および配線部を形成すると共に、第２基板に窪み部を形成する。そして、第１基板と窪み部との間を含む空間にてセンシング部を封止する気密室が構成されるように、第１基板と第２基板とを接合する。次に、第２基板に、第１、第２基板を積層方向に貫通して配線部を露出させる貫通孔をドライエッチング等で形成する。そして、貫通孔の壁面に、ＣＶＤ（Chemical Vapor Deposition）法等によって絶縁膜を成膜すると共にスパッタ法や蒸着法等で金属膜を成膜して貫通電極を形成することにより、製造される。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００５−２５１８９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、上記物理量センサでは、第２基板に窪み部を形成しており、第２基板が厚くなり易い。そして、貫通孔にＣＶＤ法や蒸着法等によって絶縁膜および金属膜を成膜する場合、貫通孔が長くなるほど貫通孔の底部側で絶縁膜および金属膜が成膜（堆積）し難くなり、絶縁膜および金属膜の被覆率（カバレッジ）が小さくなる。つまり、第２基板が厚いほど貫通孔の底部側で絶縁膜および金属膜が成膜（堆積）し難くなり、絶縁膜および金属膜の被覆率が小さくなる。

【0008】

本発明は上記点に鑑みて、貫通孔の底部側の絶縁膜および金属膜の被覆率が低下することを抑制できる物理量センサおよびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するため、請求項１に記載の発明では、一面（１１ａ）を有し、物理量に応じたセンサ信号を出力するセンシング部（１７）およびセンシング部と電気的に接続される配線部（２５、３２、４２）が形成された第１基板（１１）と、第１基板の一面側に配置され、第１基板との間に気密室（７０）を構成して当該気密室にセンシング部を封止する第２基板（６１）と、を備え、第２基板に第１、第２基板の積層方向に貫通して配線部を露出させる貫通孔（８１）が形成されていると共に、貫通孔に絶縁膜（８２）を介して配線部と電気的に接続される貫通電極（８３）が形成された物理量センサの製造方法において、以下の点を特徴としている。

【0010】

すなわち、第１基板にセンシング部および配線部を形成する工程と、第１基板の一面に第２基板を接合して気密室を構成する工程と、第２基板に配線部を露出させる貫通孔を形成する工程と、貫通孔に絶縁膜を成膜する工程と、絶縁膜上に金属膜を成膜することにより、配線部と電気的に接続される貫通電極を形成する工程と、を行い、第１基板として、支持基板（１２）、絶縁膜（１３）、半導体層（１４）が順に積層され、半導体層のうちの絶縁膜側の部分に第２凹部（１８）が形成された半導体基板を用意し、センシング部および配線部を形成する工程の前に、第１基板の一面を構成する半導体層のうちの第２凹部と対向する部分に第１凹部（１６）を形成する工程を行い、センシング部を形成する工程では、第１凹部の底面を含む部分に、可動電極（２４）と、可動電極と対向して配置される固定電極（３１、４１）とを有するセンシング部を形成し、貫通孔を形成する工程の前に、第２基板を薄膜化する薄膜化工程を行うことを特徴としている。

【0011】

これによれば、第１基板に第１凹部を形成し、第１凹部の底面を含む部分にセンシング部を形成している。これにより、第２基板のうちのセンシング部と対向する部分に窪み部を形成しなくても、センシング部が第２基板に接触することが防止される。そして、第２基板に窪み部を形成しないため、第２基板を薄膜化でき、第２基板を薄膜化した後に貫通孔を形成して絶縁膜および金属膜を成膜している。このため、貫通孔の底部側において、絶縁膜および金属膜の被覆率が低下することを抑制できる。

【0012】

また、請求項３に記載の発明では、一面（１１ａ）を有し、物理量に応じたセンサ信号を出力するセンシング部（１７）およびセンシング部と電気的に接続される配線部（２５、３２、４２）が形成された第１基板（１１）と、第１基板の一面側に配置され、第１基板との間に気密室（７０）を構成して当該気密室にセンシング部を封止する第２基板（６１）と、を備え、第２基板に第１、第２基板の積層方向に貫通して配線部を露出させる貫通孔（８１）が形成されていると共に、貫通孔に絶縁膜（８２）を介して配線部と電気的に接続される貫通電極（８３）が形成された物理量センサにおいて、以下の点を特徴としている。

【0013】

すなわち、第１基板は、支持基板（１２）、絶縁膜（１３）、半導体層（１４）が順に積層された半導体基板を用いて構成され、半導体層のうちの絶縁膜側と反対側の一面側から第１凹部（１６）が形成され、半導体層のうちの絶縁膜側から第１凹部と対向する部分に第２凹部（１８）が形成され、第２基板は、第１基板側の一面（６１ａ）側が平坦な面とされており、センシング部は、第１凹部の底面を含む部分であって、半導体層のうちの第１凹部と第２凹部との間の部分に形成された可動電極（２４）と、可動電極（２４）と対向して配置される固定電極（３１、４１）とを有し、第２基板から所定距離離間していることを特徴としている。

【0014】

これによれば、第２基板に窪み部が形成されていないため、第２基板を薄膜化できる。このため、貫通孔の底部側において、絶縁膜および金属膜の被覆率が低下することを抑制できる。

【0015】

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

【図面の簡単な説明】

【0016】

【図1】本発明の第１実施形態における加速度センサの断面図である。

【図2】図１中のセンサ基板の平面図である。

【図3】図１に示す加速度センサの製造工程を示す断面図である。

【図4】図３に続く製造工程を示す断面図である。

【図5】図４に続く製造工程を示す断面図である。

【図6】図５に続く製造工程を示す断面図である。

【図7】本発明の第２実施形態における加速度センサの断面図である。

【図8】本発明の第３実施形態における加速度センサの断面図である。

【図9】本発明の第４実施形態における加速度センサの製造工程を示す断面図である。

【図10】図９に続く製造工程を示す断面図である。

【発明を実施するための形態】

【0017】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0018】

（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明の物理量センサを車両の加速度等を検出する加速度センサに適用した例について説明する。

【0019】

図１に示されるように、加速度センサは、センサ部１０とキャップ部６０とが接合されて構成されている。まず、センサ部１０の構成について説明する。なお、図１は、図２中のI−I断面に相当している。

【0020】

センサ部１０は、一面１１ａを有するセンサ基板１１を用いて構成されている。本実施形態では、センサ基板１１は、支持基板１２、絶縁膜１３、半導体層１４が順に積層されたＳＯＩ（Silicon on Insulator）基板（半導体基板）で構成されている。

【0021】

なお、本実施形態では、センサ基板１１が本発明の第１基板に相当している。また、支持基板１２および半導体層１４はシリコン基板で構成され、絶縁膜１３は酸化膜等で構成されている。そして、センサ基板１１の一面１１ａは、半導体層１４のうちの絶縁膜１３側と反対側の一面にて構成されている。

【0022】

支持基板１２には、半導体層１４側に窪み部１２ａが形成されている。そして、絶縁膜１３は、窪み部１２ａの壁面にも形成されている。なお、窪み部１２ａは、後述する可動電極２４および固定電極３１、４１（センシング部１７）が支持基板１２および絶縁膜１３に接触することを防止するためのものであり、可動電極２４および固定電極３１、４１と対向する部分に形成されている。

【0023】

センサ基板１１には、半導体層１４に周知のマイクロマシン加工が施されて溝部１５が形成されている。そして、溝部１５によって可動部２０および固定部３０、４０を有する櫛歯形状の梁構造体が区画形成されている。

【0024】

具体的には、図１および図２に示されるように、半導体層１４（センサ基板１１）には、一面１１ａ側に第１凹部１６が形成されている。そして、第１凹部１６の底面を含む部分に溝部１５が形成されることにより、可動部２０および固定部３０、４０が形成されている。

【0025】

詳述すると、可動部２０は、窪み部１２ａ上を横断するように配置された矩形状の錘部２１を有し、当該錘部２１における長手方向の両端が梁部２２を介してアンカー部２３ａ、２３ｂに一体に連結した構成とされている。なお、錘部２１および梁部２２は、半導体層１４のうちの第１凹部１６の底面と絶縁膜１３との間の部分にて構成され、アンカー部２３ａ、２３ｂは、半導体層１４のうちの第１凹部１６の外側の部分を含むように構成されている。そして、アンカー部２３ａ、２３ｂは、窪み部１２ａの開口縁部で絶縁膜１３を介して支持基板１２に支持されている。これにより、錘部２１および梁部２２は、窪み部１２ａに臨んだ状態となっている。また、アンカー部２３ｂは、後述する貫通電極８３と接続される配線部２５と連結されている。

【0026】

梁部２２は、平行な２本の梁がその両端で連結された矩形枠状とされており、２本の梁の長手方向と直交する方向に変位するバネ機能を有している。具体的には、梁部２２は、錘部２１の長手方向の成分を含む加速度を受けたとき、錘部２１を長手方向（図２中紙面左右方向）へ変位させると共に、加速度の消失に応じて元の状態に復元させるようになっている。したがって、このような梁部２２を介して支持基板１２に連結された錘部２１は、加速度の印加に応じて、窪み部１２ａ上にて梁部２２の変位方向（錘部２１の長手方向）へ変位可能となっている。

【0027】

また、可動部２０は、錘部２１の長手方向と直交した方向に、錘部２１の両側面から互いに反対方向へ一体的に突出形成された複数個の可動電極２４を備えている。図２では、可動電極２４は、錘部２１の下側および上側に各々４個ずつ突出して形成されており、窪み部１２ａに臨んだ状態となっている。また、各可動電極２４は、錘部２１および梁部２２と一体的に形成されており、梁部２２が変位することによって錘部２１と共に錘部２１の長手方向に変位可能となっている。

【0028】

なお、可動電極２４は、半導体層１４のうちの第１凹部１６の底面と絶縁膜１３との間の部分にて構成されている。

【0029】

固定部３０、４０は、窪み部１２ａの開口縁部のうち、アンカー部２３ａ、２３ｂが支持されている部分以外にて、絶縁膜１３を介して支持基板１２に支持されている。すなわち、固定部３０、４０は、可動部２０を挟むように配置されている。図２では、固定部３０が可動部２０に対して紙面下側に配置され、固定部４０が可動部２０に対して紙面上側に配置されている。そして、固定部３０、４０は互いに電気的に独立している。

【0030】

また、固定部３０、４０は、可動電極２４の側面と所定の検出間隔を有するように平行した状態で対向配置された複数個の固定電極３１、４１、および絶縁膜１３を介して支持基板１２に支持された配線部３２、４２を有している。

【0031】

固定電極３１、４１は、図２では４個ずつ形成されており、可動電極２４における櫛歯の隙間に噛み合うように櫛歯状に配列されている。そして、各配線部３２、４２に片持ち状に支持されることにより、窪み部１２ａに臨んだ状態となっている。

【0032】

なお、固定電極３１、４１は、半導体層１４のうちの第１凹部１６の底面と絶縁膜１３との間の部分にて構成されている。また、配線部３２、４２は、半導体層１４のうちの第１凹部１６の外側を含むように形成されている。

【0033】

このようにして、本実施形態では、可動電極２４と固定電極３１、４１との間に容量が構成される。そして、錘部２１の長手方向に沿った方向の加速度が印加されると可動電極２４と固定電極３１、４１との間の容量が変化するため、この容量変化に基づいて加速度の検出が行われる。つまり、本実施形態では、加速度に応じたセンサ信号（容量変化）を出力するセンシング部１７は、錘部２１、梁部２２、可動電極２４および固定電極３１、４１を有する構成とされている。そして、センシング部１７は、第１凹部１６の底面を含む部分（半導体層１４のうちの第１凹部１６の底面と絶縁膜１３との間の部分）に形成されている。

【0034】

また、半導体層１４のうちの可動電極２４および固定電極３１、４１の外側に位置する外周部は、周辺部５０として構成されている。そして、この周辺部５０は、絶縁膜１３を介して支持基板１２に固定されて支持されている。

【0035】

以上が本実施形態におけるセンサ部１０の構成である。次に、キャップ部６０の構成について説明する。キャップ部６０は、図１に示されるように、センサ部１０との間に気密室７０を構成してセンシング部１７を封止することにより、上記センシング部１７への水や異物の混入等を防止するものである。

【0036】

本実施形態のキャップ部６０は、一面６１ａおよび他面６１ｂを有する基板６１と、基板６１の一面６１ａ側に形成された絶縁膜６２と、基板６１の他面６１ｂ側に形成された絶縁膜６３とを有している。そして、絶縁膜６２がセンサ部１０（半導体層１４）と接合されることにより、センサ部１０との間に気密室７０を構成している。

【0037】

なお、可動電極２４および固定電極３１、４１を有するセンシング部１７は、半導体層１４のうちの第１凹部１６の底面と絶縁膜１３との間の部分にて構成され、キャップ部６０（基板６１）と所定距離離間している。つまり、第１凹部１６によってセンシング部１７がキャップ部６０（基板６１）に接触することが防止されるため、キャップ部６０（基板６１）には窪み部が形成されていない。すなわち、キャップ部６０（基板６１）は、半導体層１４側が平坦な一面とされている。また、本実施形態では、基板６１が本発明の第２基板に相当している。そして、基板６１はシリコン基板で構成され、絶縁膜６２は酸化膜等で構成され、絶縁膜６３はＴＥＯＳ（Tetra ethyl ortho silicate）等で構成されている。

【0038】

また、キャップ部６０には、当該キャップ部６０をセンサ部１０とキャップ部６０との積層方向に貫通する４つの貫通孔８１が形成されている。具体的には、この貫通孔８１は、配線部２５、３２、４２および周辺部５０の所定箇所を露出させるように形成されている。なお、図２中の点線で囲まれる領域は、貫通孔８１から露出する部分を示している。

【0039】

そして、貫通孔８１の壁面には、ＴＥＯＳ等で構成される絶縁膜８２が成膜され、絶縁膜８２上にはＡｌ等で構成される貫通電極８３が適宜配線部２５、３２、４２および周辺部５０と電気的に接続されるように形成されている。また、絶縁膜６３上には、貫通電極８３と電気的に接続されるパッド部８４が形成されている。

【0040】

さらに、キャップ部６０は、絶縁膜６３上に形成された保護膜９０を有している。そして、この保護膜９０には、パッド部８４の一部を露出させるコンタクトホール９０ａが形成されている。

【0041】

なお、キャップ部６０には、図１とは別断面において、基板６１を所定電位に維持することでセンサ部１０との間に構成される寄生容量が変動することを抑制する電極が形成されていてもよい。

【0042】

以上が本実施形態における加速度センサの構成である。次に、上記加速度センサの製造方法について説明する。

【0043】

まず、図３（ａ）に示されるように、支持基板１２を用意する。そして、図示しないレジスト等をマスクとして支持基板１２にドライエッチング等を行い、窪み部１２ａを形成する。

【0044】

次に、図３（ｂ）に示されるように、支持基板１２に絶縁膜１３を形成する。この絶縁膜１３は、例えば、熱酸化やＣＶＤ法等で形成することにより、窪み部１２ａの壁面にも形成される。

【0045】

そして、図３（ｃ）に示されるように、絶縁膜１３と半導体層１４とを接合してセンサ基板１１を形成する。絶縁膜１３と半導体層１４との接合は、特に限定されるものではないが、例えば、次のように行うことができる。すなわち、まず、絶縁膜１３の表面（接合面）および半導体層１４の表面（接合面）にＮ_２プラズマ、Ｏ_２プラズマ、またはＡｒイオンビームを照射し、絶縁膜１３および半導体層１４の各表面（接合面）を活性化させる。次に、適宜形成されたアライメントマークを用いて赤外顕微鏡等によりアライメントを行い、室温〜５５０℃の低温で絶縁膜１３および半導体層１４をいわゆる直接接合により接合する。

【0046】

なお、ここでは直接接合を例に挙げて説明したが、絶縁膜１３と半導体層１４とは、陽極接合や中間層接合等の接合技術によって接合されてもよい。また、接合後に、高温アニール等の接合品質を向上させる処理を行ってもよい。

【0047】

次に、図４（ａ）に示されるように、図示しないレジスト等をマスクとしてセンサ基板１１（半導体層１４）にドライエッチング等を行い、一面１１ａに、第１凹部１６を形成すると共に第１凹部１６の底面に形成されない溝部１５の一部を形成する。なお、第１凹部１６の底面に形成されない溝部１５とは、アンカー部２３ａ、２３ｂおよび配線部２５、３２、４２と、周辺部５０とを区画する溝部１５のことである。また、この工程における溝部１５の一部は、第１凹部１６と同じ深さまで形成される。

【0048】

続いて、図４（ｂ）に示されるように、図示しないレジスト等をマスクとして第１凹部１６の底面にドライエッチング等を行い、錘部２１、梁部２２、可動電極２４、固定電極３１、４１を有するセンシング部１７を形成する。また、図４（ａ）の工程で形成した溝部１５の底面にドライエッチング等を行い、溝部１５を絶縁膜１３に到達させることによってアンカー部２３ａ、２３ｂおよび配線部２５、３２、４２と周辺部５０とを区画する。

【0049】

次に、図４（ｃ）に示されるように、上記工程とは別工程において、基板６１を用意し、基板６１の一面６１ａに絶縁膜６２を形成する。なお、この絶縁膜６２は、熱酸化やＣＶＤ法等で形成される。

【0050】

続いて、図５（ａ）に示されるように、半導体層１４（センサ基板１１）と絶縁膜６２（基板６１）とを接合する。半導体層１４（センサ基板１１）と絶縁膜６２（基板６１）との接合は、上記図３（ｃ）と同様に、直接接合等によって行うことができる。

【0051】

そして、図５（ｂ）に示されるように、基板６１の他面６１ｂ側から研削、研磨を行い、例えば、基板６１を２０μｍ程度まで薄くする。このとき、基板６１にはセンシング部１７と対向する部分に窪み部が形成されていないため、基板６１に窪み部が形成されている場合と比較して、基板６１を薄くできる。また、基板６１に窪み部が形成されている場合には、研削、研磨を行うと、窪み部の底面と窪み部の側面との間の連結部に応力集中が発生してしまい、基板６１が割れてしまうことがある。これに対し、本実施形態では、基板６１に窪み部が形成されていないため、研削、研磨を行っても応力集中が発生することを抑制でき、基板６１が割れることを抑制できる。

【0052】

なお、この研削、研磨工程は、半導体層１４（センサ基板１１）と基板６１（絶縁膜６２）とを接合する前に行ってもよい。つまり、予め薄くした基板６１を半導体層１４と接合するようにしてもよい。

【0053】

次に、図５（ｃ）に示されるように、図示しないレジスト等をマスクとして基板６１の他面６１ｂにドライエッチング等を行い、配線部２５、３２、４２および周辺部５０の所定箇所を露出させる貫通孔８１を形成する。

【0054】

続いて、図６（ａ）に示されるように、各貫通孔８１の壁面にＴＥＯＳ等の絶縁膜８２を成膜する。このとき、基板６１の他面６１ｂに形成された絶縁膜にて絶縁膜６３が構成される。続いて、各貫通孔８１の底部に形成された絶縁膜８２を除去した後、スパッタ法や蒸着法等によって各貫通孔８１にＡｌやＡｌ−Ｓｉ等の金属膜を成膜することにより、配線部２５、３２、４２（可動電極２４および固定電極３１、４１）、および周辺部５０とそれぞれ電気的に接続される貫通電極８３を形成する。また、絶縁膜６３上の金属膜をパターニングしてパッド部８４を形成する。

【0055】

その後は、図６（ｂ）に示されるように、絶縁膜６３上に保護膜９０を形成し、当該保護膜９０をパターニングしてパッド部８４を露出させるコンタクトホール９０ａを形成することにより、上記加速度センサが製造される。

【0056】

なお、上記では、１つの加速度センサの製造方法について説明したが、ウェハ状のセンサ基板１１と基板６１とを用意し、ウェハ状のまま上記各工程を行った後にこのものをダイシングカットしてチップ単位に分割するようにしてもよい。

【0057】

以上説明したように、本実施形態では、センサ基板１１に第１凹部１６を形成し、第１凹部１６の底面にセンシング部１７を形成している。これにより、基板６１のうちのセンシング部１７と対向する部分に窪み部を形成しなくても、センシング部１７が基板６１（キャップ部６０）に接触することが防止される。そして、基板６１を薄膜化した後、貫通孔８１を形成して絶縁膜８２および貫通電極８３を形成している。このとき、基板６１には、窪み部が形成されていないため、基板６１に窪み部が形成されている場合より薄膜化できる。したがって、基板６１に貫通孔８１を形成した後に絶縁膜８２および貫通電極８３を構成する金属膜を成膜する際、貫通孔８１の底部側において、絶縁膜８２および貫通電極８３を構成する金属膜の被覆率が低下することを抑制できる。

【0058】

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して半導体層１４に第２凹部を形成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

【0059】

本実施形態では、図７に示されるように、半導体層１４に第２凹部１８が形成されている。具体的には、第２凹部１８は、半導体層１４のうちの絶縁膜１３側から第１凹部１６と対向する部分に形成されている。そして、センシング部１７は、半導体層１４のうちの第１凹部１６の底面と第２凹部１８の底面との間の部分にて構成されている。

【0060】

なお、このような加速度センサは、上記図３（ｃ）の工程を行う前に、半導体層１４のうちの絶縁膜１３側の部分に第２凹部１８を形成することによって製造される。

【0061】

これによれば、センシング部１７と絶縁膜１３との間の距離を長くすることができる。このため、半導体層１４と絶縁膜１３との間に応力が発生した際、当該応力がセンシング部１７に伝達される経路が長くなり、当該経路によって応力を緩和できる。したがって、検出精度が低下することを抑制できる。

【0062】

なお、本実施形態では、第２凹部１８によって可動電極２４および固定電極３１、４１（センシング部１７）が支持基板１２および絶縁膜１３に接触することが防止されるため、支持基板１２には窪み部１２ａが形成されていない。

【0063】

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第２実施形態に対して第１、第２凹部１６、１８の深さを等しくすると共に支持基板１２と基板６１の厚さとを等しくしたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

【0064】

本実施形態では、図８に示されるように、第１、第２凹部１６、１８の深さが等しくされている。つまり、センシング部１７と絶縁膜１３との間の距離と、センシング部１７と絶縁膜６２との間の距離とが等しくされている。

【0065】

また、支持基板１２の厚さが基板６１の厚さと等しくされている。本実施形態では、支持基板１２および基板６１は、それぞれ厚さが２０μｍとされている。

【0066】

そして、上記のように、支持基板１２および基板６１はシリコン基板で構成されている。つまり、支持基板１２および基板６１は、同じ材料で構成されている。

【0067】

これによれば、支持基板１２から絶縁膜１３を介して半導体層１４に印加される応力と、基板６１から絶縁膜６２を介して半導体層１４に印加される応力とを等しくできる。例えば、支持基板１２から絶縁膜１３を介して半導体層１４に引張応力が印加される場合には、基板６１から絶縁膜６２を介して半導体層１４にほぼ同じ大きさの引張応力が印加される。このため、これらの応力を互いに相殺することができ、検出精度が低下することを抑制できる。

【0068】

（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対してウェハ状態で気密性を検査するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

【0069】

本実施形態では、図９（ａ）に示されるように、ウェハ状のセンサ基板１１を形成する。そして、図４（ａ）の第１凹部１６を形成する工程において、半導体層１４のうちのダイシングライン１００となる部分に第１検査孔８５ａの一部を形成する。

【0070】

次に、図９（ｂ）に示されるように、図４（ｂ）のセンシング部１７を形成する工程において、図９（ａ）の工程で形成した第１検査孔８５ａの底面にドライエッチング等を行い、第１検査孔８５ａを絶縁膜１３に到達させることによって絶縁膜１３と半導体層１４との接合面の端部を第１検査孔８５ａに露出させる。

【0071】

続いて、図１０（ａ）に示されるように、ウェハ状の基板６１を用意して絶縁膜６２を形成した後、図５（ａ）と同様の工程を行って基板６１をセンサ基板１１に接合する。

【0072】

そして、図１０（ｂ）に示されるように、図５（ｃ）の貫通孔８１を形成する工程において、基板６１のうちのダイシングライン１００となる部分に、第１検査孔８５ａと連通する第２検査孔８５ｂを形成し、半導体層１４と絶縁膜６２との接合面の端部を露出させる。

【0073】

次に、図６（ａ）と同様の工程を行って絶縁膜６３および貫通電極８３を形成した後、ウェハ状態のまま、半導体層１４と絶縁膜６２との接合面の接合性、および半導体層１４と絶縁膜１３との接合面の接合性を検査する。つまり、気密室７０の気密性を検査する。この検査は、例えば、外部雰囲気を陽圧または負圧にした状態でセンシング部１７の特性検査を行えばよい。半導体層１４と絶縁膜６２との接合面、および半導体層１４と絶縁膜１３との接合面に隙間が存在する場合には、外部雰囲気に応じて特性検査の値が変化するためである。

【0074】

その後は、特に図示しないが、上記図６（ｂ）の工程を行った後、センサ基板１１および基板６１をダイシングライン１００に沿って分割することにより、上記加速度センサが製造される。

【0075】

これによれば、半導体層１４と絶縁膜６２との接合面の接合性、および半導体層１４と絶縁膜１３との接合面の接合性をウェハ状態のまま検査している。つまり、複数の加速度センサにおける気密室７０の気密性の検査を同時に行っている。このため、加速度センサ毎に、半導体層１４と絶縁膜６２との接合面の接合性、および半導体層１４と絶縁膜１３との接合面の接合性を検査する場合と比較して、検査工程を容易にできる。

【0076】

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

【0077】

例えば、上記各実施形態では、本発明を加速度センサに適用した例について説明したが、例えば、本発明を角速度を検出する角速度センサや圧力を検出する圧力センサに適用することもできる。

【0078】

また、上記各実施形態において、基板６１としてガラス等の絶縁体を用いてもよい。この場合は、基板６１と半導体層１４とを接合すればよいため、絶縁膜６２を備えなくてもよい。

【0079】

そして、上記各実施形態において、センサ基板１１として、ＳＯＩ基板ではなく、シリコン基板等を用いてもよい。

【0080】

さらに、上記第１実施形態において、絶縁膜１３は、窪み部１２ａの壁面に形成されていなくてもよい。また、支持基板１２に窪み部１２ａが形成されていなくてもよい。この場合は、センシング部１７を絶縁膜１３からリリース（浮遊）させるための開口部を絶縁膜１３に形成すればよい。

【符号の説明】

【0081】

１１ センサ基板（第１基板）
１６ 第１凹部
１７ センシング部
２５、３２、４２ 配線部
６１ 基板（第２基板）
７０ 気密室
８１ 貫通孔
８２ 絶縁膜
８３ 貫通電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】