特許 6240079 画素構造及びその制御方法、並びにディスプレイパネル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6240079

(24)【登録日】2017年11月10日

(45)【発行日】2017年11月29日

(54)【発明の名称】画素構造及びその制御方法、並びにディスプレイパネル

(51)【国際特許分類】

   G09F 9/30 20060101AFI20171120BHJP

   H01L 51/50 20060101ALI20171120BHJP

   H05B 33/08 20060101ALI20171120BHJP

   G02F 1/1368 20060101ALI20171120BHJP

   G09G 3/20 20060101ALI20171120BHJP

   G09G 3/36 20060101ALI20171120BHJP

   G09G 3/30 20060101ALI20171120BHJP

【ＦＩ】

   G09F9/30 338

   H05B33/14 A

   H05B33/08

   G02F1/1368

   G09G3/20 624B

   G09G3/20 660X

   G09G3/20 621K

   G09G3/20 623C

   G09G3/20 621B

   G09G3/36

   G09G3/30 J

   G09G3/20 622C

   G09G3/20 622D

   G09G3/20 680H

   G09F9/30 397

【請求項の数】13

【全頁数】10

(21)【出願番号】特願2014-536099(P2014-536099)

(86)(22)【出願日】2012年9月19日

(65)【公表番号】特表2015-502560(P2015-502560A)

(43)【公表日】2015年1月22日

(86)【国際出願番号】CN2012081607

(87)【国際公開番号】WO2013056611

(87)【国際公開日】20130425

【審査請求日】2015年9月2日

(31)【優先権主張番号】201110317219.0

(32)【優先日】2011年10月18日

(33)【優先権主張国】CN

(73)【特許権者】

【識別番号】510280589

【氏名又は名称】京東方科技集團股▲ふん▼有限公司

【氏名又は名称原語表記】ＢＯＥ ＴＥＣＨＮＯＬＯＧＹ ＧＲＯＵＰ ＣＯ．，ＬＴＤ．

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100089037

【弁理士】

【氏名又は名称】渡邊 隆

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】武 延兵

【審査官】 小林 謙仁

(56)【参考文献】

【文献】 特開２００７−２９３１５８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１１／０２２７８８６（ＵＳ，Ａ１）

【文献】 特開２０１０−１５２２２３（ＪＰ，Ａ）

【文献】 特開２００８−０７６９５８（ＪＰ，Ａ）

【文献】 特開２００５−０１８０７３（ＪＰ，Ａ）

【文献】 国際公開第２０１１／０１０４１７（ＷＯ，Ａ１）

【文献】 特開平０３−０５３２１８（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００８／００１２８０７（ＵＳ，Ａ１）

【文献】 特開２００９−２２９７０７（ＪＰ，Ａ）

【文献】 特開２０１１−１７０３３２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ １／１３６−１／１３６８

Ｇ０９Ｆ ９／３０−９／４６

Ｇ０９Ｇ ３／００−３／０８

３／１２−３／２６

３／３０−３／３８

Ｈ０１Ｌ ２７／３２

５１／５０

Ｈ０５Ｂ ３３／００−３３／２８

(57)【特許請求の範囲】

【請求項1】

複数のサブ画素と、互いに交差する複数のゲートラインと、複数のデータラインとを備える、二次元表示及び三次元表示の間で切り替え可能な画素構造であって、
前記ゲートラインは、複数の第１のゲートライン及び複数の第２のゲートラインを備え、
各サブ画素は第１部分及び第２部分を有し、且つ各サブ画素は第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、
前記第１部分は前記第１の薄膜トランジスタを介して対応するデータラインに接続され、前記第１の薄膜トランジスタのゲート電極が対応する第１のゲートラインに接続され、各サブ画素における前記第１部分及び第２部分は前記第２の薄膜トランジスタを介して互いに接続され、且つ前記第２の薄膜トランジスタのゲート電極が対応する第２のゲートラインに接続され、
前記画素構造における各サブ画素に用いられる第２のゲートラインは導線を介して互いに電気的に接続され、前記第１部分の面積は前記第２部分の面積よりも大きいことを特徴とする画素構造。

【請求項2】

平面表示モードの場合、前記第２のゲートラインは、各前記サブ画素における第２の薄膜トランジスタを導通する高レベルを提供することを特徴とする請求項１に記載の画素構造。

【請求項3】

立体表示モードの場合、前記第２のゲートラインは、各前記サブ画素における第２の薄膜トランジスタをカットオフする低レベルを提供することを特徴とする請求項１に記載の画素構造。

【請求項4】

平面表示モードから立体表示モードに切り換えるとき、データラインは各サブ画素における第１部分及び第２部分にブラックを表示させるデータ信号を提供することを特徴とする請求項１〜３のいずれか１項に記載の画素構造。

【請求項5】

前記サブ画素は常ブラックモード構造を有することを特徴とする請求項１〜４のいずれか１項に記載の画素構造。

【請求項6】

データラインで入力される信号はレベルが交替に変換する交流信号であることを特徴とする請求項１〜５のいずれか１項に記載の画素構造。

【請求項7】

各サブ画素の第１部分及び第２部分は画素電極をそれぞれ有し、前記第１部分の画素電極は前記第１の薄膜トランジスタを介して上記対応するデータラインに接続され、前記第２部分の画素電極は前記第２の薄膜トランジスタを介して前記第１部分の画素電極に接続されることを特徴とする請求項１〜６のいずれか１項に記載の画素構造。

【請求項8】

請求項１〜７のいずれか１項に記載の画素構造に用いられる制御方法であって、
平面表示モードの場合、各サブ画素における第２の薄膜トランジスタを導通するように第２のゲートラインによって高レベルを提供し、各前記サブ画素における第１部分及び第２部分に同じであってデータラインから入力する内容を表示させる工程と、
平面表示モードから立体表示モードに切り換える場合、データラインによってブラック画像を提供し、各前記サブ画素における第１部分及び第２部分にブラックを表示させる工程と、
立体表示モードの場合、各前記サブ画素における第２の薄膜トランジスタをカットオフするように前記第２のゲートラインによって低レベルを提供し、各前記サブ画素における第１部分にデータラインから入力した内容を表示させ、前記第２部分をブラックを維持させる工程と、を備えることを特徴とする制御方法。

【請求項9】

データラインで入力される信号はレベルが交替に変換する交流信号であることを特徴とする請求項８に記載の制御方法。

【請求項10】

ブラック画像を提供するとき、前記第１のゲートライン及び第２のゲートラインはいずれも高レベルを提供し、且つデータラインがブラック画像信号を提供することを特徴とする請求項８または９に記載の制御方法。

【請求項11】

前記第２部分の感光を避けるように、数フレーム画像ごとにブラック画像を１回挿入することを特徴とする請求項８〜１０のいずれか１項に記載の制御方法。

【請求項12】

請求項１〜請求項７のいずれかに記載の前記画素構造を備える二次元表示及び三次元表示の間で切り替え可能なディスプレイパネルであって、
前記複数のサブ画素はマトリックスのように配列され、且つ前記複数のサブ画素における第１部分及び第２部分はそれぞれ行によって配列され、第１部分からなる行と第２部分からなる行とは交替に配置されることを特徴とするディスプレイパネル。

【請求項13】

前記ディスプレイパネルは液晶ディスプレイパネルまたは有機電界発光ディスプレイパネルであることを特徴とする請求項１２に記載のディスプレイパネル。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施例は立体表示装置に用いられる画素構造及びその制御方法、並びに該画素構造を備えるディスプレイパネルに関する。

【背景技術】

【0002】

立体表示は、表示分野の一般的な傾向になっている。立体表示の基本的な原理は、視差によって立体感を生じることである。即ち、人の左眼に左眼画面を見させ、右眼に右眼画面を見させる。ここの左・右眼画面は視差を有する立体画像の対である。

【0003】

立体体験は、シリアル表示によって実現する。即ち、第１の時刻では、ディスプレイが左眼画像を表示し、視聴者の左眼のみに表示画像を見させ、第２の時刻では、ディスプレイが右眼画像を表示し、視聴者の右眼のみに表示画像を見させ、画像が網膜での残像性によって人を左右眼が左右眼の画像を同時に見えるように感じさせ、立体の感覚を生じる。

【0004】

一方、立体体験は、パラレル表示によって実現する。即ち、同じ時刻では、ディスプレイにおける一部の画素は左眼画像の内容を表示し、一部の画素が右眼画像の内容を表示し、回折格子、偏光メガネなどによって一部の画素が右眼のみに見え、他の部分の画素が左眼のみに見え、立体の感覚を生じる。

【0005】

偏光メガネ型立体表示は、現在、立体表示分野の主流技術になっている。この技術の基本的な構成は、ディスプレイパネルの前に出射光の偏光方向を調整するデバイスを取り付けるのである。このデバイスは、位相差板（ｐａｔｔｅｒｎ ｒｅｔａｒｄｅｒ）、液晶セル、或いは、異なる画素からの出射光の偏光方向を調整できるデバイスであってもよい。図２は位相差板の立体表示の原理を示す。ディスプレイパネル上に、右眼図及び左眼図を行ごとにそれぞれ表示し、ディスプレイパネルの前に、一行をλ／２遅延にし、一行をゼロ遅延にするように重複する位相差板を放置し、λ／２遅延の画素からの出射光の偏光方向を90°回転する。これによって、左・右眼の偏光方向が直交する偏光メガネをかけることで、右眼を右眼の画素からの光のみが見えるようにして、左眼を左眼の画素からの光のみが見えるようにして、立体效果が生じる。

【0006】

複数種類の偏光メガネの立体表示では、位相差板を用いる技術は最も注目されている。具体的に、ディスプレイパネル上に正確に揃えるように位相差板を貼り合わせて、位相差板における異なる区域に生じる位相遅延によって、異なる画素からの光が異なる偏光方向に出射する。視聴者は偏光メガネによって３Ｄ效果が見える。

【0007】

然し、上述した３Ｄ表示は、最も大きい欠点として、垂直方向において観覧可能な視野角が非常に小さい。図３は、観覧可能な角度が制限される原理を示す。図３において、ａは画素表示領域の高さであり、ｂは垂直方向におけるブラックマトリックス（ＢＭ）の幅であり、ｈは位相差板からディスプレイパネルへの距離であり、ｃは位相差板におけるストリップの幅であり、θは３Ｄ表示の観覧可能な角度であり、ｐは画素のサイズであり、ｐ＝ａ＋ｂ且つｐが定値である。図３において、ｄ領域は良好の３Ｄ效果を得られる領域であり、それにおいて、肝心なパラメータが角度θである。

【0008】

上述した簡単化された数学モデルによって幾何の演算から得られるように、３Ｄ表示の観覧可能な角度θは式（１）を満たす。

【0009】

【数1】

【0010】

これで分かるように、ブラックマトリックス（遮光ストリップ）の幅ｂが大きいほど、θが大きくなる。これによって、図４（ｂ）に示すように、アクティブブラックマトリックス（Ａｃｔｉｖｅ ＢＭ）の設計が提出された。図４（ａ）に示す普通の画素構造と異なるように、図４（ｂ）のアクティブブラックマトリックス構造において、元の１つのサブ画素を上下の両部分（本発明では、適宜Ａ部分及びＢ部分と称する）に分けてそれぞれ制御し、２Ｄ表示モードでは、Ａ及びＢ画素は同じ内容を表示するが、３Ｄ表示モードでは、Ｂ画素がブラックを表示し、元の画素のＢＭ幅（ｂ）を広くしたことに相当し、３Ｄの観覧可能な角度θが広げた。

【発明の概要】

【発明が解決しようとする課題】

【0011】

従来のアクティブブラックマトリックスのディスプレイパネルの制御方法は、Ｂ部分を独立の画素として制御するので、元のディスプレイパネルゲートライン及びデータラインの両倍になる必要があり、制御コスト及び難度が大幅に向上される。

【課題を解決するための手段】

【0012】

本発明の一実施例は、複数のサブ画素と、互いに交差する複数のゲートラインと、複数のデータラインとを備える画素構造であって、前記ゲートラインは、複数の第１のゲートライン及び複数の第２のゲートラインを備え、各サブ画素は第１部分及び第２部分を有し、且つ各サブ画素は第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、前記第１部分は前記第１の薄膜トランジスタを介して対応するデータラインに接続され、前記第１の薄膜トランジスタのゲート電極が対応する第１のゲートラインに接続され、各サブ画素における前記第１部分及び第２部分は前記第２の薄膜トランジスタを介して互いに接続され、且つ前記第２の薄膜トランジスタのゲート電極が対応する第２のゲートラインに接続される。

【0013】

本発明の他の実施例は前記画素構造に用いられる制御方法であって、平面表示モードの場合、各サブ画素における第２の薄膜トランジスタを導通するように第２のゲートラインによって高レベルを提供し、各前記サブ画素における第１部分及び第２部分に同じであってデータラインから入力する内容を表示させる工程と、平面表示モードから立体表示モードに切り換える場合、データラインによってブラック画像を提供し、各前記サブ画素における第１部分及び第２部分にブラックを表示させる工程と、立体表示モードの場合、各前記サブ画素における第２の薄膜トランジスタをカットオフするように前記第２のゲートラインによって低レベルを提供し、各前記サブ画素における第１部分にデータラインから入力した内容を表示させ、前記第２部分にブラックを維持させる工程と、を備える。

【0014】

本発明の他の実施例は、前記画素構造を備えるディスプレイパネルであって、前記複数のサブ画素はマトリックスのように配列し、且つ前記複数のサブ画素における第１部分及び第２部分はそれぞれ行で配列し、且つ第１部分からなる行と第２部分からなる行とは交替に配置される。

【図面の簡単な説明】

【0015】

以下、本発明実施例の技術案をさらに明確に説明するように、実施例の図面を簡単に説明する。当然ながら、下記図面は本発明の一部の実施例に関するものであり、本発明を限定するものではない。

【0016】

【図1】本発明実施例に係る画素構造を示す概略図である。

【図2】従来技術において位相差板によって立体表示する図である。

【図3】従来技術において立体表示の角度制約を示す図である。

【図4(a)】図４（ａ）は従来技術において普通の画素構造を示す概略図である。

【図4(b)】図４（ｂ）は従来技術においてアクティブブラックマトリックス画素構造を示す概略図である。

【発明を実施するための形態】

【0017】

以下、本発明実施例の目的、技術案及びメリットをさらに明確にするように、図面を参照しながら、本発明実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明実施例の一部であり、全ての実施例ではない。本発明実施例に基づき、当業者が創造性のある労働を払う必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。

【0018】

本発明実施例に係る画素構造は、図１に示すように、複数のサブ画素１を備える。各サブ画素１は、第１部分（Ａ部分）と第２部分（Ｂ部分）との両部分を有し、かつ第１の薄膜トランジスタ（ＴＦＴ）Ｔ１及び第２の薄膜トランジスタＴ２が配置されている。また、該画素構造は、互いに交差するデータライン（Ｖｄ１／Ｖｄ２）及びゲートライン（ＶＧａ１／ＶＧａ２／ ＶＧｂ１／ＶＧｂ２）を複数本備える。ゲートラインは、第１のゲートラインＶＧａ１／ＶＧａ２及び第２のゲートラインＶＧｂ１／ＶＧｂ２を有する。第１部分（Ａ部分）は、第１のＴＦＴによって対応するデータラインＶｄ１／Ｖｄ２（例えば、第１のＴＦＴでは、ソース電極がデータラインに接続され、第２のＴＦＴでは、ドレイン電極が第１部分に接続される）に接続され、第１の薄膜トランジスタ（ＴＦＴ）のゲート電極は、対応する第１のゲートラインＶＧａ１／ＶＧａ２に接続される。第２部分（Ｂ部分）は、第２のＴＦＴによって第１部分（Ａ部分）に接続され（例えば、第２のＴＦＴでは、ソース電極が第１部分に接続され、第２のＴＦＴでは、ドレイン電極が第２部分に接続される）、第２のＴＦＴのゲート電極は、対応する第２のゲートラインＶＧｂ１／ＶＧｂ２に接続される。第２部分（Ｂ部分）に用いられる全ての第２のゲートラインＶＧｂ１／ＶＧｂ２は、回路Ｃによって接続することができる。

【0019】

１つの実施例では、サブ画素は、第１部分及び第２部分がそれぞれ画素電極を有する。第１部分における画素電極は、第１のＴＦＴを介してデータラインに接続され、第２部分における画素電極は、第２のＴＦＴを介して第１部分の画素電極に接続される。表示するとき、画素電極は、画素の駆動電極として、対応する画素の各部分を画像表示またはブラック表示させるように駆動する。よって、本発明実施例に係る画素構造によれば、アクティブ・ブラックマトリックス構造が構成される。以下、制御方法を一層詳しく説明する。

【0020】

１つの実施例では、サブ画素毎は、常ブラックモードの構造を有する。つまり、画素に駆動電圧または表示信号が印加されない場合、画素はブラックを表示する。

【0021】

図１に示す画素構造は、平面表示及び立体表示をすることができる。例えば、以下は該画素構造の制御方法である。

【0022】

平面表示モードの場合では、サブ画素毎のＡ部分におけるゲートライン（第１のゲートライン）が高レベルを順に入力するため、第１のＴＦＴが導通される。これによって、表示のためのデータ信号がデータラインからＡ部分に入力される。第１のゲート電極を走査するとき、回路Ｃが高レベルをずっと入力するので、全ての第２のゲートラインＶＧｂ１／ＶＧｂ２が高レベルを提供する。これによって、Ａ部分とＢ部分とを接続する第２のＴＦＴが導通される。よって、Ａ部分に伝送されるデータ信号は、第２のＴＦＴを介してＢ部分に伝送されることもでき、Ａ部分とＢ部分とを同じ内容を表示させるようにする。

【0023】

平面表示モードから立体表示モードに切り替えるとき、平面表示モードにおいて、最後のフレームの画像にブラック画像を挿入して、Ａ部分及びＢ部分をともにブラックを表示させるようにする。

【0024】

そして、回路Ｃが低レベルを入力し、第２のＴＦＴをカットオフさせるが、Ａ部分が平面表示モードで引き続いて動作する。第２のＴＦＴが既にカットオフされるので、Ａ部分の信号がＢ部分に入ることができず、Ｂ部分が依然としてブラックを表示する。このとき、Ｂ部分は、ブラックマトリックス（遮光ストリップ）として機能する。

【0025】

本発明実施例における上述した制御方法が常ブラックモードに用いることが好ましい。なぜならば、常ブラックモードでは、電場を印加しない場合にブラック画像が表示されるので、ゲートラインに低い電圧が入力されるとき、Ｂ部分におけるＴＦＴがカットオフされ、Ｂ部分に印加される表示信号がなくなり、ブラックが表示されるからである。逆に、常白モードであれば、ブラック画像の表示には、最も高い画素電圧が必要になる。立体表示を行うとき、Ｂ部分をブラックを表示させるように、Ｂ部分に、信号を入力するための独立のデータラインを追加する必要があるので、構造が複雑になる。

【0026】

データラインで入力される信号は電位が交替に変換する交流信号であることが好ましい。これによって、Ｂ部分に入る漏れ電流がある程度で中和され、Ｂ部分の感光が低減される。

【0027】

１つの実施例では、画素において第１部分から第２部分へ（即ち、Ａ部分とＢ部分との間）の漏れ電流が大きすぎると、この第２部分（Ｂ部分）の感光を避けるように、数フレームの画像ごとにブラック画像を入力する。
１つの実施例では、ブラック画像を入力するとき、第１のゲートライン及び第２のゲートラインをいずれも高電位を入力させ、データラインをブラック画像信号を入力させ、スクリーン全体を肉眼に発見されないような短い時間でブラック画像に更新させる。

【0028】

上述した第１部分（Ａ部分）及び第２部分（Ｂ部分）は１つのサブ画素を構成する。平面表示（二次元表示）の場合では、サブ画素における第１部分及び第２部分は、同じ画像信号によって表示する。立体表示（三次元表示）の場合では、サブ画素における第１部分は、対応する画像信号によって表示するが、サブ画素における第２部分は、ブラックマトリックス（遮光ストリップ）の機能をするようにブラックを表示する。

【0029】

本発明実施例はディスプレイパネルをさらに提供する。このディスプレイパネルは、以上のような画素構造を有し、サブ画素がマトリックスのように配列する。このディスプレイパネルにおいて、複数のサブ画素における第１部分及び第２部分は行によって配列され、且つ第１部分からなる行と第２部分からなる行とが交替に配置される。

【0030】

本発明実施例に係るディスプレイパネルは、液晶ディスプレイパネル及び有機電界発光ディスプレイパネルを備えるが、それらに限らない。

【0031】

１つの例示では、該ディスプレイパネルは液晶ディスプレイパネルである。液晶ディスプレイパネルのサブ画素構造は画素電極を備え、サブ画素構造毎の第１部分における画素電極は、薄膜トランジスタによってデータラインに接続され、サブ画素構造毎の第２部分における画素電極は、薄膜トランジスタによって第１部分における画素電極に接続される。

【0032】

液晶ディスプレイパネルが平面表示モードである場合に、サブ画素構造の第１部分におけるゲートラインが高レベルを入力するので、表示に用いられるデータ信号がデータラインから第１部分の画素電極に入力し、画素電極及び公共電極は液晶を回転させる電場を生じ、対応する表示を行う。このとき、回路Ｃも高レベルを入力するので、サブ画素において第１部分と第２部分とを接続する第２のＴＦＴも導通される。よって、サブ画素構造の第２部分における画素電極は、液晶を回転させて対応する表示を行うように、対応する表示信号を受信する。液晶ディスプレイパネルが立体表示モードであるとき、各サブ画素の第１部分は平面表示の場合と類似するように表示を行う。然し、第２のＴＦＴをカットオフするように、回路Ｃが低レベルを入力する。よって、各サブ画素の第２部分に表示信号がなく、ブラックを維持する。以上のように、サブ画素における第２部分が行によって配列するので、ブラックマトリックス（遮光ストリップ）の機能をする。

【0033】

他の例示では、該ディスプレイパネルは有機電界発光ディスプレイパネルである。有机電界発光ディスプレイパネルにおけるサブ画素構造の各部分（第１部分及び第２部分）は、ともに発光ダイオードを有する。各サブ画素構造の第１部分における発光ダイオードの画素電極（陽極または陰極）は、薄膜トランジスタによってデータラインに接続され、各サブ画素構造の第２部分における発光ダイオードの画素電極は、薄膜トランジスタによって第１部分における発光ダイオードの画素電極に接続される。

【0034】

有機電界発光ディスプレイパネルは、平面表示及び立体表示の原理が上述した液晶ディスプレイパネルと類似する。よって、立体表示の場合に、各画素の第２部分は表示信号がなくてブラックを表示するので、行によって配列する第２部分は、ブラックマトリックス（遮光ストリップ）の機能をする。

【0035】

以上のように、図１は４つのサブ画素のみを示したが、本発明実施例に係る画素構造またはディスプレイパネルにおけるサブ画素の数は４つに限らず、２つ以上のいずれの数であってもよい。図１は、２本の第１のゲートライン、２本の第２のゲートライン及び２本のデータラインのみを示したが、各信号線の数はこれに限らない。また、各サブ画素は、異なる色に対応するカラーサブ画素、例えば、赤いサブ画素、緑色のサブ画素及びブルーのサブ画素であってもよい。

【0036】

以上により、本発明実施例は、少なくとも以下の構造及び方法を提供する。
（１）複数のサブ画素と、互いに交差する複数のゲートラインと、複数のデータラインとを備える画素構造であって、
前記ゲートラインは、複数の第１のゲートライン及び複数の第２のゲートラインを備え、
各サブ画素は第１部分及び第２部分を有し、且つ各サブ画素は第１の薄膜トランジスタ及び第２の薄膜トランジスタを有し、
前記第１部分は前記第１の薄膜トランジスタを介して対応するデータラインに接続され、前記第１の薄膜トランジスタのゲート電極が対応する第１のゲートラインに接続され、各サブ画素における前記第１部分及び第２部分は前記第２の薄膜トランジスタを介して互いに接続され、且つ前記第２の薄膜トランジスタのゲート電極が対応する第２のゲートラインに接続される。
（２）前記画素構造における各サブ画素に用いられる第２のゲートラインは導線を介して互いに電気的に接続される（１）に記載の画素構造。
（３）平面表示モードの場合、前記第２のゲートラインは、各前記サブ画素における第２の薄膜トランジスタを導通する高レベルを提供する（１）または（２）に記載の画素構造。
（４）立体表示モードの場合、前記第２のゲートラインは、各前記サブ画素における第２の薄膜トランジスタをカットオフする低レベルを提供する（１）または（２）に記載の画素構造。
（５）平面表示モードから立体表示モードに切り換えるとき、データラインは各サブ画素における第１部分及び第２部分をブラックを表示させるデータ信号を提供する（１）〜（４）のいずれか１つに記載の画素構造。
（６）前記サブ画素は常ブラックモード構造を有する（１）〜（５）のいずれかに記載の画素構造。
（７）データラインで入力される信号はレベルが交替に変換する交流信号である（１）〜（６）のいずれかに記載の画素構造。
（８）各サブ画素の第１部分及び第２部分は画素電極をそれぞれ有し、前記第１部分の画素電極は前記第１の薄膜トランジスタを介して上記対応するデータラインに接続され、前記第２部分の画素電極は前記第２の薄膜トランジスタを介して前記第１部分の画素電極に接続される（１）〜（７）のいずれかに記載の画素構造。
（９）（１）〜（８）のいずれかに記載の画素構造に用いられる制御方法であって、平面表示モードの場合、各サブ画素における第２の薄膜トランジスタを導通するように第２のゲートラインによって高レベルを提供し、各前記サブ画素における第１部分及び第２部分に同じであってデータラインから入力する内容を表示させる工程と、平面表示モードから立体表示モードに切り換える場合、データラインによってブラック画像を提供し、各前記サブ画素における第１部分及び第２部分にブラックを表示させる工程と、立体表示モードの場合、各前記サブ画素における第２の薄膜トランジスタをカットオフするように前記第２のゲートラインによって低レベルを提供し、各前記サブ画素における第１部分にデータラインから入力した内容を表示させ、前記第２部分をブラックを維持させる工程と、を備える。
（１０）データラインで入力される信号はレベルが交替に変換する交流信号である（９）に記載の制御方法。
（１１）ブラック画像を提供するとき、前記第１のゲートライン及び第２のゲートラインはいずれも高レベルを提供し、且つデータラインがブラック画像信号を提供する（９）または（１０）に記載の制御方法。
（１２）前記第２部分の感光を避けるように、数フレーム画像ごとにブラック画像を１回挿入する（９）〜（１１）のいずれかに記載の制御方法。
（１３）（１）〜（８）のいずれかに記載の前記画素構造を備えるディスプレイパネルであって、
前記複数のサブ画素はマトリックスのように配列され、且つ前記複数のサブ画素における第１部分及び第２部分はそれぞれ行によって配列され、第１部分からなる行と第２部分からなる行とは交替に配置される。
（１４）前記ディスプレイパネルは液晶ディスプレイパネルまたは有機電界発光ディスプレイパネルである（１３）に記載のディスプレイパネル。

【0037】

上記構造によれば、本発明実施例に係る画素構造は従来技術に対してコストがさらに低下され、制御方法が一層簡単化され、かつ立体表示の効果を効果的に改善できる。また、ブラックマトリックスを構成する画素部分は独立に駆動されないといけないので、各第２のゲートラインに接続される回路Ｃだけによって、この画素部分が平面表示モードと立体表示モードとの間での切り替えが制御できるので、構造が簡単化され、ゲートラインの走査速度率が向上される。

【符号の説明】

【0038】

１・・・サブ画素
Ｔ１、Ｔ２・・・薄膜トランジスタ

【図1】

【図2】

【図3】

【図4(a)】

【図4(b)】