特許第6241640号(P6241640)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ サンケン電気株式会社の特許一覧
<>
  • 特許6241640-半導体装置 図000002
  • 特許6241640-半導体装置 図000003
  • 特許6241640-半導体装置 図000004
  • 特許6241640-半導体装置 図000005
  • 特許6241640-半導体装置 図000006
  • 特許6241640-半導体装置 図000007
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6241640
(24)【登録日】2017年11月17日
(45)【発行日】2017年12月6日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/78 20060101AFI20171127BHJP
   H01L 21/336 20060101ALI20171127BHJP
   H01L 29/739 20060101ALI20171127BHJP
【FI】
   H01L29/78 652M
   H01L29/78 653A
   H01L29/78 658G
   H01L29/78 655A
   H01L29/78 652S
   H01L29/78 652F
   H01L29/78 652B
【請求項の数】2
【全頁数】8
(21)【出願番号】特願2013-27054(P2013-27054)
(22)【出願日】2013年2月14日
(65)【公開番号】特開2014-157883(P2014-157883A)
(43)【公開日】2014年8月28日
【審査請求日】2015年12月7日
(73)【特許権者】
【識別番号】000106276
【氏名又は名称】サンケン電気株式会社
(72)【発明者】
【氏名】鳥居 克行
【審査官】 棚田 一也
(56)【参考文献】
【文献】 特開2011−181583(JP,A)
【文献】 特開2011−165928(JP,A)
【文献】 特開2000−106434(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 29/78
H01L 21/336
H01L 29/739
H01L 27/04
(57)【特許請求の範囲】
【請求項1】
一方の主面と他方の主面を有する半導体基板と、
前記半導体基板内に形成されたp型のコレクタ領域と、
前記半導体基板内において前記コレクタ領域上に配置されたn型のドリフト領域と、
前記半導体基板内において前記ドリフト領域上に配置されたp型のベース領域と、
前記半導体基板内において前記ベース領域とpn接合を構成する前記ベース領域上に互いに離間して部分的に配置されたn型のエミッタ領域と、
前記半導体基板の一方の主面から前記エミッタ領域及び前記ベース領域を貫通する複数の溝と、
前記溝の底面及び側面に配置されたゲート酸化膜と、
前記ゲート酸化膜を介して前記ベース領域と対向して前記溝の内部に埋め込まれたゲート電極と、
を備え、
前記ベース領域と前記エミッタ領域の双方が前記半導体基板の一方の主面において前記溝の延伸する側壁面に交互に接しており、前記溝と前記溝との間に前記溝から離間して前記溝の延伸する方向と並行に延伸し、前記半導体基板の一方の主面から前記エミッタ領域を貫通する深さの孔を有し、
前記孔が前記溝の延伸方向に複数形成されており、
前記孔は、
前記溝の延伸方向に平行して形成された対向する一対の第一の側壁部と、
上方から見て前記第一の側壁部の間にわたって設けられた一対の第二の側壁部によって構成され、
前記第一の側壁部は前記エミッタ領域を含んで形成され、
前記第二の側壁部は前記ベース領域によって形成され、
前記半導体基板の一方の主面上に形成されるエミッタ電極が、前記孔の底部及び前記第二の側壁部において、前記ベース領域と接することを特徴とする半導体装置。
【請求項2】
前記溝の延伸方向における、前記エミッタ領域の幅に対する前記ベース領域の幅の比率が0.8〜9.0であることを特徴とする請求項1に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、IGBT構造を有する半導体装置に関する。
【背景技術】
【0002】
絶縁ゲート型バイポーラトランジスタ(IGBT)は、主にモータ駆動回路などにおけるスイッチング素子として使用されている。このようなIGBTの構造として、基板表面にゲート電極が埋設されたトレンチを備えた構造が広く知られている。
【0003】
従来のトレンチゲート構造を有するIGBTは、図1に示すように半導体基板1と、エミッタ電極2と、コレクタ電極3と、ゲート電極4と、凹部又は溝から成るトレンチ5の壁面に設けられたゲート絶縁膜6と、層間絶縁膜7とを有している。
【0004】
半導体基板1は、P+ 型コレクタ領域8と、N+ 型バッファ領域9と、N- 型ドリフト領域10と、P型ベース領域11と、N型エミッタ領域12とを有する。なお、N- 型ドリフト領域1 0、又はN- 型ドリフト領域10とN+ 型バッファ領域9との組み合せをN型ベース領域と呼ぶこともできる。
【0005】
トレンチ5は半導体基板1の一方の主面13から他方の主面14に向って延びており且つP
型ベース領域11よりも深く形成されている。導電性を有する多結晶シリコン等から成るゲート電極4はゲート絶縁膜6を介してトレンチ5の壁面に対向している。P型ベース領域11はトレンチ5に露出しているので、P型ベース領域11のトレンチ5に沿った部分がチャネル部分となる。
【0006】
半導体基板1の一方の主面13のトレンチ5の相互間にエミッタ領域12の側面とP型ベース領域11とを露出させるための凹部15が形成されている。エミッタ電極2は凹部15を埋めるように配置され、エミッタ領域12及びP型ベース領域11に接続されている。コレクタ電極3は半導体基板1の他方の主面14に配置され、P型コレクタ領域8に接続されている。
【0007】
このIGBTのゲート電極4にエミッタ電極2よりも高い電圧を印加すると、P型ベース領域11のトレンチ5に沿う部分にNチャネルが形成され、コレクタ電極3とエミッタ電極2との間に電流が流れる。上述のようなIGBTは例えば次の特許文献1で公知である。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】2009−152364号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
しかしながら、このようなIGBTの特性としては、低オン電圧で、且つ、より破壊耐量を向上させることが望まれるが、この両立を図ることが困難であった。このような問題点に鑑み、本発明は、低オン電圧を維持したまま、更なる破壊耐量の向上を図ることが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0010】
本発明の一態様によれば、一方の主面と他方の主面を有する半導体基板と、前記半導体基板内に形成されたp型のコレクタ領域と、前記半導体基板内において前記コレクタ領域上に配置されたn型のドリフト領域と、前記半導体基板内において前記ドリフト領域上に配置されたp型のベース領域と、前記半導体基板内において前記ベース領域とpn接合を構成する前記ベース領域上に互いに離間して部分的に配置されたn型のエミッタ領域と、前記半導体基板の一方の主面から前記エミッタ領域及び前記ベース領域を貫通する複数の溝と、前記溝の底面及び側面に配置されたゲート酸化膜と、前記ゲート酸化膜を介して前記ベース領域と対向して前記溝の内部に埋め込まれたゲート電極と、を備え、前記ベース領域と前記エミッタ領域の双方が前記半導体基板の一方の主面において前記溝の延伸する側壁面に交互に接しており、前記溝と前記溝との間に前記溝から離間して前記溝の延伸する方向と並行に延伸し、前記半導体基板の一方の主面から前記エミッタ領域を貫通する深さの孔を有し、前記孔が前記溝の延伸方向に複数形成されており、前記孔は、前記溝の延伸方向に平行して形成された対向する一対の第一の側壁部と、上方から見て前記第一の側壁部の間にわたって設けられた一対の第二の側壁部によって構成され、前記第一の側壁部は前記エミッタ領域を含んで形成され、前記第二の側壁部は前記ベース領域によって形成され、
前記半導体基板の一方の主面上に形成されるエミッタ電極が、前記孔の底部及び第二の側壁部において前記ベース領域と接することを特徴とする。
【発明の効果】
【0011】
本発明によれば、低オン電圧を維持したまま、更なる破壊耐量の向上を図ることが可能な半導体装置を提供できる。
【図面の簡単な説明】
【0012】
図1】従来のIGBTの断面図である。
図2】本発明の第1の実施形態に係る半導体装置の構造を示す模式的な断面図である。
図3】本発明の第1の実施形態に係る半導体装置の構造を示す模式的な斜視図である。
図4】本発明の第1の実施形態に係る半導体装置の構造を示す模式的な上面図である。
図5図4に示した半導体装置のA−A方向に沿った模式的な断面図である。
図6】本発明の第2の実施形態に係る半導体装置の構造を示す模式的な斜視図である。
【発明を実施するための形態】
【0013】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各領域の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【0014】
この半導体装置(IGBT)には、半導体基板中に形成された溝(トレンチ)中にゲートが形成された構成を具備するトレンチゲート型の素子である。図2において、この半導体基板50においては、コレクタ領域となるp領域(第4の半導体領域)21の上に、バッファ領域となるn領域40、ドリフト領域となるn領域(第1の半導体領域)22と、ベース領域となるp領域(第2の半導体領域)23が順次形成されている。半導体基板50の一方の主面には、当該主面からp領域23(第2の半導体領域)を貫通してn領域(第1の半導体領域)22に達する溝(トレンチ)30が形成されている。溝30は、図2における紙面と垂直方向に延伸して並行に複数形成されている。溝30の内面(側面)にはゲート酸化膜26が一様に形成された上で、ゲート電極27が溝30を埋め込むように形成されている。
【0015】
半導体基板50の一方の主面においては、溝30の両側に、エミッタ領域となるn領域(第3の半導体領域)24が形成されている。半導体基板50の他方の主面には、コレクタ領域21と電気的に接続してコレクタ電極(裏面電極)29が形成されている。半導体基板50の一方の主面上には、エミッタ電極(共通電極)28が形成されている。ただし、溝30の上部においては層間絶縁膜25がゲート電極27(溝30)を覆うように形成されているため、エミッタ電極(共通電極)28は、層間絶縁膜25の開口部を通じてエミッタ領域24とベース領域23の両方に電気的に接続し、ゲート電極27とは絶縁される。
【0016】
この半導体装置においては、溝30毎に、ゲート電極27に印加された電圧によって溝30の側面におけるベース領域23でチャネルが生じ、このチャネルを介して電流を流すことができる。このため、ドリフト領域22とエミッタ領域24の間でnチャネルのMOSFETとして動作する。このMOSFETがオンとされた場合、通常のMOSFETとしての動作に加え、コレクタ領域21からホールが、ドリフト領域側に注入されるため、ドリフト領域における伝導度変調が生じ、IGBTのオン抵抗が特に小さくなる。このため、特に大電流を流すことができる。すなわち、ゲート電極27に印加する電圧によって、エミッタ電極(共通電極)28とコレクタ電極(裏面電極)29との間の電流のオン・オフを制御することができる。
【0017】
隣り合う溝30の間には、エミッタ接続開口部として孔31が示されている。エミッタ電極28と半導体基板50とは、この孔31で直接接する。孔31は、半導体基板50の一方の主面からエミッタ領域24の下面よりも深く、その底部はベース領域23の一部が露出する深さまで掘り下げられている。
【0018】
図2に示した断面図における構成は、図1に示す従来のIGBTと同様な構成であるが、上面斜視からの透視図である図3において、本発明の特徴部分が開示される。図3では、エミッタ電極28を透視した場合の図である。図3では、溝30の延伸する方向に孔31が形成されるが、溝30の延伸する方向において、エミッタ領域24とベース領域23が、溝30の側面と接するように交互に配置され、半導体基板50の一方の主面に形成される。このように、溝30の延伸する方向において、エミッタ領域24の領域を間引いて孔31の側壁部に露出するベース領域23aを形成することで、エミッタ電極28とベース領域の接触面積が増大し、IGBTをオフした時のホールの引き抜き間口が増えることになるため、IGBTをオフした時の残存ホール量が減少する。したがって、IGBTをオフした時の残存ホールによる破壊耐量の向上に寄与することになる。
【0019】
なお、エミッタ領域24を溝30方向に沿って間引かずに、孔31を深く掘り下げることでもエミッタ電極28と接するベース領域23の面積を増やすことは可能ではあるが、孔31を半導体基板50の表面からあまりに深く掘り下げることは望ましくない。その理由として第一に、孔31にはエミッタ電極28が埋め込まれるが、孔31が深く形成されると、孔31の底部までエミッタ電極28が到達せず、ベース領域23との十分に低いコンタクトがとれず、IGBTをオフした時の残存ホールを良好に引き抜きできないことが考えられるからである。第二に、ベース領域23を不純物の拡散により形成した場合には、半導体基板50の一方の主面側の濃度は濃く、半導体基板50の内部に向かって徐々に薄くなっていく。孔31はベース領域23を形成した後のエッチングにより形成するため、孔31を深く掘り下げるほど、孔31の底部には、不純物濃度の低い部分が露出することになり、不純物濃度の低い箇所では、エミッタ電極28と十分に低いコンタクトをとることができず、IGBTをオフした時の残存ホールを良好に引き抜きできないからである。よって、孔31は、半導体基板50の一方の主面からエミッタ領域24の下面よりも深く、その底部はベース領域23の一部が露出する深さまで掘り下げれば十分である。
【0020】
次に、溝30の延伸方向におけるエミッタ領域24を間引く間隔について説明する。図4は、本発明に係るIGBTを上面方向から、エミッタ電極28及び層間絶縁膜25を透視したものである。半導体基板50の一方の主面には、エミッタ領域24とベース領域23aが、溝30の側面と接するように交互に配置されている。また、エミッタ領域24は、上面から見て溝30に対し、溝30及び孔31を挟んで垂直方向に伸びている。
ここで、エミッタ領域24における溝30方向の幅をW1とし、エミッタ領域に挟まれるベース領域23aにおける溝30方向の幅をW2とした場合のW1とW2の比は、W1を1としたときに、W2は0.8〜9.0とすることが好ましく、より好ましくは0.8〜6.0とするとよい。なぜなら、W1に対してW2を0.8より狭くしすぎると、エミッタ領域24に挟まれるベース領域23aが小さくなるため、エミッタ電極28との接触面積も小さくなり、IGBTのオフ時においてホールを引き抜く間口が狭まることになり、破壊耐量の低下につながるからである。
他方で、W1に対してW2を9.0より広くしすぎると、IGBTのオン時において溝30の側面に形成されるチャネル領域における電流経路が減少し、オン電圧が高くなってしまうからである。このメカニズムについて、もう少し詳しく次に述べる
【0021】
図5は、図4におけるA−A方向に沿った断面図である。このIGBTのゲート電極27にエミッタ電極28よりも高い電圧を印加すると、P型ベース領域23の溝30に沿う部分にNチャネル領域60が形成され、コレクタ電極29とエミッタ電極28との間に電流が流れる。ここで、周知のようにエミッタ領域24から電子が供給されるが、図5に示すように、エミッタ領域24の斜め下方向に向かっても広がるように電子が移動する。そのため、エミッタ領域24に挟まれるベース領域23aの下部においても、隣同士のエミッタ領域24からの電子の供給により電流経路となる。これにより、電流経路を確保してオン電圧を低く維持できる一方で、エミッタ領域を間引くことで形成されるベース領域23aにより、IGBTオフ時におけるホールの引き抜きの間口が広がるため、破壊耐量を向上させることができる。
【0022】
しかし、複数のエミッタ領域24に挟まれるベース領域23aの幅(W2)を広くしすぎた場合、エミッタ領域に挟まれるベース領域23aの下部には、電流経路が形成されない領域が生じてしまう。隣同士のエミッタ領域24から斜め下方向に向かって広がるように電子が移動しても、ベース領域23aの幅(W2)が広い場合は、ベース領域23aの下部に形成されているチャネル領域60の全体にわたって電子が広がりきらず、その部分には電流経路が確保されないからである。このため、オン電圧が上昇するという不都合が生じることになる。よって、W1の幅を1としたときに、W2の幅は0.8〜9.0とすることが好ましく、より好ましくはW2の幅を0.8〜6.0とするとよい。これにより、オン電圧を低く維持しつつ、且つ破壊耐量が向上したIGBTが実現できる。
【0023】
図6は、この発明の第2の実施例を示したものである。第2の実施例に係るIGBTは、第1の実施例に係るものと比較して、孔31の形状が異なるのみである。第1の実施例に係るIGBTでは、溝30と溝30間には、溝30から離間して1つの孔31が形成されており、孔31の側壁にはエミッタ領域24とベース領域23aが同一面上に交互に配置されている。これに対し、図6に示す第2の実施例に係るIGBTでは、溝30と溝30間には、溝30から離間して孔31が溝30の延伸方向に複数形成されており、孔31は、対向する一対の第一の側壁部70と、上方から見て第一の側壁部70の間にわたって設けられた一対の第二の側壁部80によって構成され、第一の側壁部70はエミッタ領域24と、その両側のベース領域23aの一部を有し、第二の側壁部80はベース領域23によって形成されている。ただし、第一の側壁部70はエミッタ領域24を含んでいればよく、必ずしもその両側にベース領域23aの一部を有していなくてもよい。
【0024】
言いかえると、第2の実施例においては、孔31はエミッタ領域24と同様に、溝30の延伸方向に間引かれて形成されている。実施例1のIGBTと比較して、孔31が形成される領域を減少させ、半導体基板50の一方の主面におけるベース領域23の面積を大きくさせた構造である。これにより、半導体基板50の一方の主面においては、上述した通り、孔31の底部よりも不純物濃度が高いため、エミッタ電極28と接続する際に、エミッタ電極28との十分なオーミック性を確保でき、良好なコンタクトをとることができ、
。このため、側壁にはエミッ側壁にはエミッタ領域24が露出れる。より信頼性を高めることができる。
さらに、孔31の第二の側壁部にはベース領域が露出しているため、エミッタ電極28と接するベース領域を十分に確保でき、第1の実施例に係るIGBTと比較しても破壊耐量が低下することもない。
すなわち、第2の実施例に係るIGBTは、第1の実施例に係るIGBTと同様に低オン電圧を維持したまま破壊耐量を向上させることができ、第1の実施例に係るIGBTよりもさらに信頼性を向上させたものである。
【0025】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0026】
21・・・コレクタ領域
22・・・ドリフト領域
23,23a・・・ベース領域
24・・・エミッタ領域
25・・・層間絶縁膜
26・・・ゲート酸化膜
27・・・ゲート電極
28・・・エミッタ電極
29・・・コレクタ電極
30・・・溝
31・・・孔
40・・・バッファ領域
50・・・半導体基板
60・・・チャネル領域
70・・・第一の側壁部
80・・・第二の側壁部
図1
図2
図3
図4
図5
図6