【実施例】
【0038】
(実施例1)
図4は、GaAs(111)A基板をインジウムハンダでモリブデン製基板ホルダに貼り付けてから加熱する様子を説明する図である。
まず、
図4に示すようにGaAsの(111)A面基板(市販)をインジウムハンダにより、モリブデン製基板ホルダに貼り付けた。
次に、結晶成長装置の超高真空チャンバー内にこれを配置した。
次に、砒素雰囲気下、裏面のヒーターによりGaAs基板を約600℃に加熱して、自然酸化膜を蒸発させた。
次に、砒素雰囲気下、裏面のヒーターによりGaAs基板を500℃に加熱して、ガリウムを供給して、(111)A面上にGaAsをホモエピタキシャル成長させて、GaAsバッファ層を形成した。これによりGaAs(111)Aの清浄表面を得た。
【0039】
次に、分子線エピタキシー(MBE)法により、砒素雰囲気下でインジウムを照射して、厚さが0.7nmのInAs層を形成した。
成長条件としては、基板温度400〜500℃、砒素分子線強度1〜10×10
−5Torr程度、In成長速度はInAsに換算して0.06nm/sec程度とした。
【0040】
次に、分子線エピタキシー(MBE)法により、表面の平坦性に優れ、且つ、低欠陥密度であるIn
0.23Ga
0.77Asエピタキシャル薄膜を150nmの厚さで形成した。
以上により、実施例1のデバイス作製用基板「In
0.23Ga
0.77As/InAs(0.64nm)/GaAs(111)A」を作製した。
図5は、実施例1のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
【0041】
(実施例2)
InAs層の膜厚を1nmとした他は実施例1と同様にして、実施例2のデバイス作製用基板「In
0.23Ga
0.77As(150nm)/InAs(1.0nm)/GaAs(111)A」を作製した。
図6は、実施例2のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図7は、実施例2のデバイス作製用基板のX線回折(115)入射逆格子マッピングの結果である。In
0.23Ga
0.77Asに起因する単峰ピークがx=−5.6441、y=7.0292に観察される。この2つの数値から面内(11-2)と成長方向(111)の格子定数の比(d
111/d
11−2)が、1.405163と求まる。無歪みのIn
0.23Ga
0.77Asではこの値は、1.414であることから、99%以上の格子緩和が実現されている。
【0042】
次に、実施例2のデバイス作製用基板のInGaAs薄膜の一面上に、薄膜を積層して、量子井戸構造を形成して、近赤外線発光デバイスを作製した。
図8は、実施例2のデバイス作製用基板を用いて作製した近赤外線発光デバイスの擬略側面図である。
図9は、実施例2のデバイス作製用基板を用いて作製した近赤外線発光デバイスの発光スペクトルである。
【0043】
(実施例3)
InAs層の膜厚を1.8nmとした他は実施例1と同様にして、実施例3のデバイス作製用基板「In
0.23Ga
0.77As(150nm)/InAs(1.8nm)/GaAs(111)A」を作製した。
図10は、実施例3のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
【0044】
(比較例1)
InAs層を形成しなかった他は実施例1と同様にして、比較例1のデバイス作製用基板「In
0.23Ga
0.77As(150nm)/GaAs(111)A」を作製した。
図11は、比較例1のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図12は、比較例1のデバイスス作製用基板のX線回折(115)入射逆格子マッピングの結果である。In
0.23Ga
0.77Asに起因するピークがx=―5.7213、y=7.0046にピークが観察される。また、ピークが面内の格子定数がGaAsと一致する方向にも広がっている。このことから、初めに格子緩和していない層が成長した後に一部格子緩和した層が成長されている事が分かる。
【0045】
(比較例2)
InAs層の膜厚を0.38nmとした他は実施例1と同様にして、比較例2のデバイス作製用基板「In
0.23Ga
0.77As/InAs(0.4nm)/GaAs(111)A」を作製した。
図13は、比較例2のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図14は、比較例1、2の一例を示す断面模式図である。
【0046】
(比較例3)
InAs層の膜厚を3.5nmとした他は実施例1と同様にして、比較例3のデバイス作製用基板「In
0.23Ga
0.77As/InAs(3.5nm)/GaAs(111)A」を作製した。
図15は、比較例3のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
【0047】
(比較例4)
InAs層の膜厚を20.8nmとした他は実施例1と同様にして、比較例4のデバイス作製用基板「In
0.23Ga
0.77As/InAs(20.8nm)/GaAs(111)A」を作製した。
図16は、比較例4のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図17は、比較例3、4の一例を示す断面模式図である。
【0048】
(比較例5)
In
0.23Ga
0.77As層の膜厚を80nmとした他は比較例2と同様にして、比較例5のデバイス作製用基板「In
0.23Ga
0.77As(80nm)/GaAs(111)A」を作製した。
図18は、比較例5のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図19は、比較例5のデバイス作製用基板のX線回折(115)入射逆格子マッピングの結果である。In
0.23Ga
0.77As(80nm)に起因するピークが観測されるが。面内の格子定数はGaAs基板と一致しており、全く格子緩和していない層が成長している事が分かる。
【0049】
(実施例4)
InGaAs層のIn組成をIn
0.51Ga
0.49Asとした他は実施例2と同様にして、実施例4のデバイス作製用基板「In
0.51Ga
0.49As(150nm)/InAs(1.0nm)/GaAs(111)A」を作製した。
図20は、実施例4のデバイス作製用基板のIn
0.23Ga
0.77As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図21は、実施例4のデバイス作製用基板のX線回折(115)入射逆格子マッピングの結果である。In
0.51Ga
0.49Asに起因する単峰ピークがx=―5.5609、y=6.8796に観察される。この2つの数値から成長方向と面内方向の格子定数の比(d
111/d
11−2)が、1.414555と求まる。無歪みのIn
0.51Ga
0.49Asではこの値は、1.414であることから、99%以上の格子緩和が実現されている。
【0050】
(実施例5)
InGaAs層のIn組成をIn
0.75Ga
0.25Asとした他は実施例2と同様にして、実施例4のデバイス作製用基板「In
0.75Ga
0.25As(150nm)/InAs(1.0nm)/GaAs(111)A」を作製した。
図22は、実施例5のデバイス作製用基板のIn
0.75Ga
0.25As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図23は、実施例5のデバイス作製用基板のX線回折(115)入射逆格子マッピングの結果である。In
0.75Ga
0.25Asに起因する単峰ピークがx=―5.488、y=6.7714に観察される。この2つの数値から成長方向と面内方向の格子定数の比(d
111/d
11−2)が、1.418318と求まる。無歪みのIn
0.75Ga
0.25Asではこの値は、1.414であることから、99%以上の格子緩和が実現されている。
【0051】
(実施例6)
被格子緩和層をIn
0.52Al
0.48Asとした他は、実施例2と同様にして、実施例6のデバイス作製用基板「In
0.52Al
0.48As(150nm)/InAs(1.0nm)/GaAs(111)A」を作製した。
図24は、実施例6のデバイス作製用基板のIn
0.52Al
0.48As表面の5μm×5μmの領域の原子間力顕微鏡(AFM)像である。
図25は、実施例6のデバイス作製用基板のX線回折(115)入射逆格子マッピングの結果である。In
0.52Al
0.48Asに起因する単峰ピークがx=―5.5417、y=6.8994に観察される。この2つの数値から成長方向と面内方向の格子定数の比(d
111/d
11−2)が、1.405626と求まる。無歪みのIn
0.52Al
0.48Asではこの値は、1.414であることから、99%以上の格子緩和が実現されている。
【0052】
次に、実施例6のデバイス作製用基板のInAlAs薄膜の一面上に、薄膜を積層して、量子井戸構造を形成して、近赤外線発光デバイスを作製した。
図26は、実施例6のデバイス作製用基板を用いて作製した近赤外線発光デバイスの擬略側面図である。
図27は、実施例6のデバイス作製用基板を用いて作製した近赤外線発光デバイスの発光スペクトルである。
【0053】
(実施例7)
被格子緩和層であるIn
0.23Ga
0.77Asの厚さ以外は実施例2と同様にして、実施例7のデバイス作製用基板「In
0.23Ga
0.77As(50nmまたは100nmまたは150nm)/InAs(1.0nm)/GaAs(111)A」を作製した。
図28は、実施例7のデバイス作製用基板の表面のRHEEDパターンを示す図である。50nm、100nm、150nmいずれの場合の於いても表面が平坦であることを表すストリークパターンが観察されている。また、
図7に示すようにIn
0.23Ga
0.77As(150nm)/InAs(1.0nm)/GaAs(111)AにおいてすべてのIn
0.23Ga
0.77As(150nm)は格子緩和していることから、In
0.23Ga
0.77As(50nmまたは100nm)/InAs(1.0nm)/GaAs(111)Aも格子緩和している事がわかる。
【0054】
(実施例8)
被格子緩和層であるIn
0.52Al
0.48Asの厚さ以外は、実施例6と同様にして、実施例8のデバイス作製用基板「In
0.52Al
0.48As(50nmまたは100nmまたは100nm)/InAs(1.0nm)/GaAs(111)A」を作製した。
図29は、実施例8のデバイス作製用基板の表面のRHEEDパターンを示す図である。50nm、100nm、150nmいずれの場合の於いても、表面が平坦であることを表すストリークパターンが観察されている。また、
図25に示すようにIn
0.52Al
0.48As(150nm)/InAs(1.0nm)/GaAs(111)AにおいてすべてのIn
0.52Al
0.48As(150nm)は格子緩和していることから、In
0.52Al
0.48As(50nmまたは100nm)/InAs(1.0nm)/GaAs(111)Aも格子緩和している事がわかる。
表1に、各実験条件及び結果をまとめた。
【0055】
【表1】