特許 6242268 ツェナーダイオードとサイリスタを利用する保護用半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6242268

(24)【登録日】2017年11月17日

(45)【発行日】2017年12月6日

(54)【発明の名称】ツェナーダイオードとサイリスタを利用する保護用半導体装置

(51)【国際特許分類】

   H01L 29/74 20060101AFI20171127BHJP

   H01L 21/822 20060101ALI20171127BHJP

   H01L 27/04 20060101ALI20171127BHJP

   H01L 21/8222 20060101ALI20171127BHJP

   H01L 27/06 20060101ALI20171127BHJP

   H01L 21/329 20060101ALI20171127BHJP

   H01L 29/866 20060101ALI20171127BHJP

【ＦＩ】

   H01L29/74 G

   H01L27/04 H

   H01L27/06 T

   H01L27/06 101P

   H01L27/06 311A

   H01L27/06 311B

   H01L29/90 D

【請求項の数】3

【全頁数】9

(21)【出願番号】特願2014-76139(P2014-76139)

(22)【出願日】2014年4月2日

(65)【公開番号】特開2015-198190(P2015-198190A)

(43)【公開日】2015年11月9日

【審査請求日】2017年1月18日

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(73)【特許権者】

【識別番号】000003551

【氏名又は名称】株式会社東海理化電機製作所

(74)【代理人】

【識別番号】110000110

【氏名又は名称】特許業務法人快友国際特許事務所

(72)【発明者】

【氏名】鈴木 隆司

(72)【発明者】

【氏名】石川 剛

(72)【発明者】

【氏名】足立 和也

(72)【発明者】

【氏名】島 健悟

【審査官】 綿引 隆

(56)【参考文献】

【文献】 特開２００１−２９１８３６（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／０２７９８２４（ＵＳ，Ａ１）

【文献】 特開平１１−１８６５６９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２１／８２２２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ２９／７４

Ｈ０１Ｌ ２９／８６６

(57)【特許請求の範囲】

【請求項1】

サイリスタを構成するｐｎｐトランジスタのコレクタ領域と、前記サイリスタを構成するｎｐｎトランジスタのベース領域と、ツェナーダイオードのアノード領域を兼用するｐ側ウェル領域と、
前記ツェナーダイオードのカソード領域となるｎ型領域を備えており、
前記ｎ型領域は、前記ｐ側ウェル領域内に形成されており、半導体基板の表面に臨む範囲に形成されており、前記半導体基板の前記表面に臨む位置におけるｎ型不純物の濃度が金属膜とオーミック接触する濃度であり、少なくとも、前記半導体基板の前記表面に近い浅いレベルと、前記浅いレベルよりも深いレベルにおいて、ｎ型不純物の濃度が極大となることを特徴とする半導体装置。

【請求項2】

前記ｎ型領域は、前記半導体基板の前記表面から前記ｐ型ウェル領域内にｎ型不純物を注入する注入工程と、前記ｎ型不純物が拡散する加熱工程を経て製造したものであり、
注入エネルギーが相違する複数回の注入工程を実施したことを特徴とする請求項１に記載の装置。

【請求項3】

前記半導体基板を平面視したときに、相互に離反した複数個の前記ｎ型領域が存在することを特徴とする請求項１または２に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書では、ＩＣ回路等に過電圧が印加するのを防止する保護回路を提供する半導体装置を開示する。特にツェナーダイオードとサイリスタを備えており、過電圧が生じるとツェナーダイオードが降伏してサイリスタが点弧し、ＩＣ回路等に過電圧が印加するのを防止する保護回路を実装している半導体装置を開示する。本明細書では、保護回路によって過電圧から保護する回路を保護対象回路という。

【背景技術】

【0002】

特許文献１に、ツェナーダイオードとサイリスタを利用し、保護対象回路を過電圧から保護する保護回路が開示されている。特許文献１の技術では、保護対象回路の電源線にサージ電圧が印加されると、ツェナーダイオードが降伏してサイリスタが点弧する。保護回路が保護対象回路を過電圧から保護する。

【0003】

特許文献１の技術では、サイリスタを構成するｐｎｐトランジスタのコレクタ領域と、ｐｎｐトランジスタと相俟ってサイリスタを構成するｎｐｎトランジスタのベース領域をｐ側ウェル領域で形成し、前記ｐｎｐトランジスタのベース領域と、前記ｎｐｎトランジスタのコレクタ領域をｎ側ウェル領域で形成する。ｐ型ウェル領域内にｐ^＋型領域を形成し、ｐ^＋型領域とｎ型ウェル領域に接する位置にｎ^＋型領域を形成する。ｐ^＋型領域とｎ^＋型領域によってツェナーダイオードを構成する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許７５３８９９７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１の技術では、ｎ^＋型領域に接するｐ^＋型領域を、ｐ型ウェル領域内に形成する。ｐ型ウェル領域内にｐ^＋型領域を形成すると、ｐ^＋型領域とｎ^＋型領域によって形成されるツェナーダイオードの降伏電圧を下げることができ、保護回路が導通する際の電源線電圧を下げることができる。

【0006】

しかしながら特許文献１の技術では、ｐ型ウェル領域内にｐ^＋型領域を形成する必要があり、それが製造工程を複雑化する。ｐ型ウェル領域内にｎ型領域を設け、ｐ型ウェル領域とｎ型領域によってツェナーダイオードを形成することができれば、ｐ^＋型領域が不用となり、製造工程が簡単化する。

【0007】

しかしながらｐ型ウェル領域内にｐ⁺型領域を設けず、ｐ型ウェル領域内にｎ型領域を設けるだけにすると、ｐ型ウェル領域とｎ型領域によって形成されるツェナーダイオードが降伏してサージ電流が流れる際に、電流集中現象が発生して半導体装置が破壊されることがある。ただ単にｐ^＋型領域を省略するだけでは、実用的な保護回路を実現できない。

【課題を解決するための手段】

【0008】

ｐ型ウェル領域内にｎ型領域を設けることでツェナーダイオードを形成した場合に半導体装置が破壊される原因を研究した結果、下記が判明した。
ｐ型ウェル領域内に設けるｎ型領域は、ｐｎ接合を利用するダイオードを実現するだけでなく、ダイオードのカソード電極とのオーミック接触を確保するコンタクト領域を兼用する。そのために少なくとも半導体基板の表面ではｎ^＋型領域とする必要がある。本明細書でいう＋は、半導体基板の表面に形成された金属膜とオーミック接触する不純物濃度であることを意味する。半導体基板の表面において、金属膜とオーミック接触する不純物濃度を持つｎ型領域を形成するためには、ｎ型不純物を半導体基板の表面から浅く注入してから拡散させる。そうして製造されるｎ型領域の表面における不純物濃度は濃く、金属膜とオーミック接触する。反面、そうして製造されるｎ型領域は浅い。
ｎ型領域が浅いと、サージ電圧によってツェナーダイオードが降伏してｐ型ウェル領域とｎ型領域の間をサージ電流が流れる際に、半導体基板の表面近傍に電流集中現象が発生し、その電流集中現象によって半導体基板の表面近傍に位置するｐ型ウェル領域で破壊が生じることが分かった。
本明細書で開示する技術は、前記の電流集中現象の発生を抑えれば、半導体装置の破壊を防止できるという知見に基づいて創作された。

【0009】

本明細書で開示する半導体装置には、過電圧から保護する必要があるＩＣ回路といった保護対象回路を保護する保護回路が組み込まれている。その保護回路は、ツェナーダイオードとサイリスタを備えており、過電圧が生じるとツェナーダイオードが降伏してサイリスタが点弧する。
本明細書で開示する半導体装置は、ｐ側ウェル領域を備えており、そのｐ側ウェル領域が、サイリスタを構成するｐｎｐトランジスタのコレクタ領域と、そのｐｎｐトランジスタと相俟ってサイリスタを構成するｎｐｎトランジスタのベース領域と、ツェナーダイオードのアノード領域を兼用する。すなわち、ｐ側ウェル領域を、ツェナーダイオードのアノード領域に利用する。ツェナーダイオードを形成するために、ｐ側ウェル領域内にｐ^＋型領域を設ける従来技術と相違する。
本明細書で開示する半導体装置は、ツェナーダイオードのカソード領域となるｎ型領域を備えている。そのｎ型領域は、前記のｐ側ウェル領域（ツェナーダイオードのアノード領域を兼用している）内にあって、半導体基板の表面に臨む範囲に形成されている。ツェナーダイオードのカソード領域となるｎ型領域の不純物濃度の分布を半導体基板の表面から深さ方向に観察すると、表面に近い浅いレベルで最初の極大値が観測され、それよりも深いレベルで再び極大値が観測される。不純物濃度の極大値が観測されるレベルが少なくとも２以上あればよく、３レベル以上存在することを排除するものでない。
浅いレベルに不純物濃度の極大値が観測される場合、半導体基板の表面に臨む位置における不純物濃度も濃く、金属膜とオーミック接触する濃度にすることができる。深いレベルにも不純物濃度の極大値が観測され場合、サージ電流が表面近傍に集中する現象が抑制され、半導体装置の破壊を防止することができる。

【0010】

ツェナーダイオードのカソード領域となるｎ型領域は、半導体基板の表面からｐ型ウェル領域内にｎ型不純物を注入する注入工程と、ｐ型ウェル領域内に注入したｎ型不純物を拡散する加熱工程を経て製造することができる。
この際に、注入エネルギーが相違する複数回の注入工程を実施してから加熱工程を実施すると、半導体基板の表面から深さ方向に不純物濃度の分布を観察したときに、不純物濃度の極大値が２以上の深さレベルで観測されるｎ型領域を得ることができる。
ただし、本明細書に記載の半導体装置は、複数回の注入処理を必須とするものでない。注入エネルギーを時間的に変化させることによって、一回の注入工程で複数の深さに注入することができる。あるいは、注入エネルギーが相違する２種類以上の不純物を同時に注入することによって、複数の深さに注入することができる。

【0011】

ｎ型領域を深さ方向に観察したときに不純物濃度の極大値が２以上の深さレベルで観測される場合、そのｎ型領域は浅い拡散層と深い拡散層を備えているということができる。浅い拡散層が存在することから、ツェナーダイオードのカソード領域とカソード電極をオーミック接触させることができる。深い拡散層が存在することから、ツェナーダイオードが降伏して電流が流れる際に、電流が浅いレベルに集中せず、深いレベルにまで分散される。これによって、ｎ型領域の周囲に存在するｐ型ウェル領域内における電流集中度合が緩和され、ｐ型ウェル領域で損傷が発生することを防止できる。ｐ^＋型領域を省略し、ｐ型ウェル領域内にｎ型領域を形成するだけで、実用的な保護回路を形成することが可能となる。

【0012】

ｐ型ウェル領域内に形成するｎ型領域は、半導体基板を平面視したときに１個の連続体であってもよいが、複数個に分割されていてもよい。複数個に分割された複数個のｎ型領域が、相互に離反した状態で分布していると、電流集中が一層に抑制される。

【発明の効果】

【0013】

本明細書に記載の技術によると、ｐ型ウェル領域内にｐ^＋型領域を設ける必要がなく、製造工程が簡単化する。また、浅いｎ型領域に加えて深いｎ型領域を設けるだけで、半導体装置の信頼性が大きく向上する。

【図面の簡単な説明】

【0014】

【図1】実施例の保護回路の回路図を示す。

【図2】実施例の半導体装置の断面を示す。

【図3】ｎ型領域の拡大断面を示す。

【図4】複数個に分割されたｎ型領域を示す。

【図5】サージ電圧とサージ電流の関係を示す。

【発明を実施するための形態】

【0015】

以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）平面視したときに、複数個に分割された複数個のｎ型領域の集合によって、ツェナーダイオードのカソード領域が形成されている。
（第２特徴）個々のｎ型領域を平面視したときの形状が、三角形・四角形・五角形以上の多角形・円形のいずれかである。
（第３特徴）ｎ型不純物の注入エネルギーを切換えて注入工程を繰り返す。
（第４特徴）ｎ型不純物の注入エネルギーを時間的に変化させながら注入工程を実施する。
（第５特徴）注入エネルギーが相違する２種類のｎ型不純物を同時に注入する。

【実施例】

【0016】

図１は、電源線２に過大な電圧が印加されたときに、過大な電圧が印加されないように保護する必要がある保護対象回路（本実施例ではＩＣ回路）４のための保護回路６を示している。保護回路６は、電源線２と接地線１２の間に保護対象回路４と並列に接続されている。電源線２に過大な電圧が印加されたときには保護回路６が動作して電源線２と接地線１２を接続するように動作することによって、保護対象回路４に過大な電圧が印加されるのを防止する。

【0017】

図１の参照願号は下記を示している。
Ｅ１：ｐｎｐトランジスタのエミッタ領域。Ｅ２：ｎｐｎトランジスタのエミッタ領域。
Ｂ１：ｐｎｐトランジスタのベース領域。 Ｂ２：ｎｐｎトランジスタのベース領域。
Ｃ１：ｐｎｐトランジスタのコレクタ領域。Ｃ２：ｎｐｎトランジスタのコレクタ領域。
Ａ３：ツェナーダイオードのアノード領域。Ｃ３：ツェナーダイオードのカソード領域。
２：電源線。４：ＩＣ回路等の保護対象回路。６：保護回路。８：抵抗。１０：抵抗。１２：接地線。
ｐｎｐトランジスタのベース領域Ｂ１と、ｎｐｎトランジスタのコレクタ領域Ｃ２を共通部材で構成し、ｐｎｐトランジスタのコレクタ領域Ｃ１と、ｎｐｎトランジスタのベース領域Ｂ２と、ツェナーダイオードのアノード領域Ａ３を共通部材で形成すれば、保護回路６の回路を実現することができる。

【0018】

図２は、保護回路６の回路を実現する半導体装置の断面構造を示す。図示の明瞭化のためにハッチを省略する。ｐ^＋型エミッタ領域Ｅ１と、ｎ型ベース領域Ｂ１（ｎ型ウェル領域２０）と、ｐ型コレクタ領域Ｃ１（ｐ型ウェル領域２２）によって、ｐｎｐトランジスタが構成される。ｎ型コレクタ領域Ｃ２（ｎ型ウェル領域２０）と、ｐ型ベース領域Ｂ２（ｐ型ウェル領域２２）と、ｎ^＋型エミッタ領域Ｅ２によって、ｎｐｎトランジスタが構成される。ｐｎｐトランジスタとｎｐｎトランジスタによってサイリスタが構成される。また、ｐ型アノード領域Ａ３（ｐ型ウェル領域２２）と、ｎ型カソード領域Ｃ３によってツェナーダイオードが構成される。

【0019】

ｐｎｐトランジスタのｎ型ベース領域Ｂ１と、ｎｐｎトランジスタのｎ型コレクタ領域Ｃ２は共通部位（ｎ型ウェル領域２０）で構成される。ｐｎｐトランジスタのｐ型コレクタ領域Ｃ１と、ｎｐｎトランジスタのｐ型ベース領域Ｂ２と、ツェナーダイオードのｐ型アノード領域Ａ３は共通部位（ｐ型ウェル領域２２）で構成される。なお参照番号１４は電源線２とｎ型ウェル領域２０をオーミック接触させるｎ^＋型領域であり、参照番号１６は接地線１２とｐ型ウェル領域２２をオーミック接触させるｐ^＋型領域であり、参照番号１８はＬＯＣＯＳ酸化膜である。ｎ型ウェル領域２０は抵抗8を兼用し、ｐ型ウェル領域２２は抵抗１０を兼用する。図２の半導体装置によって図１の保護回路６の回路が得られる。

【0020】

図２に示すように、ツェナーダイオードのカソード領域Ｃ３は、ｐ型ウェル領域２２内に形成されており、ｐ型ウェル領域２２自体がツェナーダイオードのアノード領域Ａ３となる。アノード領域を得るためにｐ^＋型領域を形成することがない。図２の構造はシンプルであって、製造しやすい。
図２に示すように、ツェナーダイオードのカソード領域となるｎ型領域Ｃ３は、ｐ型ウェル領域２２内にあって、半導体基板の表面に臨む範囲に形成されている。また、半導体基板の表面に臨む範囲に形成されている他の高濃度拡散領域１４、Ｅ１，Ｅ２，１６よりも深く形成されている。

【0021】

他の高濃度拡散領域１４、Ｅ１，Ｅ２，１６は、半導体基板の表面に形成する図示しない金属膜とのオーミック接触を得るための領域であり、表面における不純物濃度が高い必要がある。そのために不純物を浅く注入してから拡散している。
ツェナーダイオードのカソード領域となるｎ型領域Ｃ３も、半導体基板の表面に形成する図示しない金属膜とのオーミック接触を得るための領域であり、表面における不純物濃度が高い必要がある。そのために不純物を浅く注入してから拡散する必要がある。しかしそれだけだと、ツェナーダイオードが降伏して電流が流れる際に、ｎ型領域Ｃ３の周囲に位置するｐ型ウェル領域２２の表面近傍に電流が集中してｐ型ウェル領域２２で損傷が発生することがある。
そこで、ツェナーダイオードのカソード領域となるｎ型領域Ｃ３については、不純物を浅く注入する工程と、不純物を深く注入する工程を経て製造される。浅い注入レベルと深い注入レベルから拡散してｎ型領域Ｃ３を形成するので、ｎ型領域Ｃ３の表面における不純物濃度が高く（そのためにカソード電極とオーミック接触する）、しかも深部にまで達している。

【0022】

図２の半導体装置によると、電源線２にサージ電圧が生じてツェナーダイオードのアノード領域Ａ３とカソード領域Ｃ３の間をサージ電流が流れる際には、電流が半導体基板の表面近傍の浅いレベルに集中せず、深いレベルにまで分散して流れる。電流集中現象の発生が防止され、半導体装置の損傷が防止される。

【0023】

図３は、ｎ型領域Ｃ３の拡大断面を示す。×印は拡散前の不純物注入レベルを示している。（１）は注入レベルが一つだけの場合を示す。この場合、ｎ型領域Ｃ３が浅すぎ、電流集中現象が発生する。（２）は、浅いレベルと深いレベルに注入してから拡散した場合を示す。ｎ型領域Ｃ３が深くまで達する。これによって電流集中が緩和される。（３）は、深いレベルの注入範囲を浅いレベルの注入範囲よりも狭めた場合を示す。この場合、ｎ型領域Ｃ３の輪郭を構成する曲線の半径が大きくなり、電流の分散が一層に促進される。電流集中がよく防止される。

【0024】

図３の（２）（３）では、浅いレベルに注入する不純物濃度が濃く、拡散処理した後の表面における不純物濃度が濃い。表面に形成する図示しないカソード電極とオーミック接触する。
図３の（２）（３）では、浅いレベルに注入する不純物濃度と、深いレベルに注入する不純物濃度が一致している。これに代えて、浅いレベルに注入する不純物濃度を濃くし、深いレベルに注入する不純物濃度を薄くしてもよい。また、カソード電極とオーミック接触する濃度が維持される条件下で浅いレベルに注入する不純物濃度を薄くし、深いレベルに注入する不純物濃度を濃くしてもよい。
図３の（２）（３）から拡散したｎ型領域の不純物濃度を、半導体基板の表面から深さ方向に観察すると、表面に近い浅いレベルで不純物濃度が極大となり、それより深いレベルにおいて不純物濃度が再び極大となる。不純物濃度が極大となるレベルが２以上あれば、電流集中を抑制することができる。

【0025】

図４は、ツェナーダイオードのカソード領域となるｎ型領域Ｃ３を、複数個に分割した実施例を示している。個々の領域を平面視したときの形状は、多角形（頂点数が３以上であればよい）、円形、長円形、楕円等のいずれであってもよい。ツェナーダイオードのカソード領域となるｎ型領域Ｃ３を複数個に分割すると、電流集中が効果的に抑制される。

【0026】

図５は、保護回路６にサージ電圧が加わったときの電圧と電流の関係を示す。
グラフ４０は、保護回路６をサイリスタのみで構成し、ツェナーダイオードを利用しない場合の特性を示す。この場合、サージ電圧がＶＢ１となるまで保護回路６が動作せず、保護対象回路４を保護しきれない場合が生じる。
グラフ４２は、ツェナーダイオードを利用するものの、ツェナーダイオードのカソード領域となるｎ型領域Ｃ３が浅い（他の高濃度拡散領域１４、Ｅ１，Ｅ２，１６と同一深さ）の場合の特性を示す。ツェナーダイオードを利用することで、保護回路６が動作を始めるときの電圧をＶＢ３にまで低下させることができる。保護対象回路４を保護するのに必要な電圧に調整することができる。ツェナーダイオードのカソード領域となるｎ型領域Ｃ３が浅い場合、電流が集中して半導体装置が破壊されることがある。またホールド電圧がＶＨ２にまで低下してしまう。保護回路６の動作速度を上げるためには、ホールド電圧が高い方が好ましい。
グラフ４４は、ツェナーダイオードのカソード領域となるｎ型領域Ｃ３が深い（２以上のレベルに注入してから拡散したために、他の高濃度拡散領域１４、Ｅ１，Ｅ２，１６より深い）の場合の特性を示す。ツェナーダイオードを利用することで、保護回路６が動作を始めるときの電圧をＶＢ３にまで低下させることができる。ツェナーダイオードのカソード領域となるｎ型領域Ｃ３が深い場合、電流集中が発生せず、半導体装置が破壊されることがない。またホールド電圧はＶＨ３となる。ＶＨ２＜ＶＨ３である。ｎ型領域Ｃ３が深い場合、保護回路６の動作速度が高速化できる。

【0027】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0028】

２：電源線
４：保護対象回路（ＩＣ回路）
６：保護回路
８：抵抗
１０：抵抗
１２：接地線
１４：ｎ^＋領域
１６：ｐ^＋領域
１８：ＬＯＣＯＳ酸化膜
２０：ｎ型ウェル領域
２２：ｐ型ウェル領域

【図1】

【図2】

【図3】

【図4】

【図5】