知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6242911
(24)【登録日】2017年11月17日
(45)【発行日】2017年12月6日
(54)【発明の名称】ＭＤＩＯをＳＧＭＩＩ送信に符号化するための装置及び方法
(51)【国際特許分類】
H04L 12/28 20060101AFI20171127BHJP
H04L 29/10 20060101ALI20171127BHJP
【ＦＩ】
H04L12/28 200Z
H04L13/00 309Z
【請求項の数】19
【全頁数】15
(21)【出願番号】特願2015-548138(P2015-548138)
(86)(22)【出願日】2012年12月20日
(65)【公表番号】特表2016-500500(P2016-500500A)
(43)【公表日】2016年1月12日
(86)【国際出願番号】CN2012087029
(87)【国際公開番号】WO2014094278
(87)【国際公開日】20140626
【審査請求日】2015年11月24日
(73)【特許権者】
【識別番号】595020643
【氏名又は名称】クゥアルコム・インコーポレイテッド
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100109830
【弁理士】
【氏名又は名称】福原 淑弘
(74)【代理人】
【識別番号】100158805
【弁理士】
【氏名又は名称】井関 守三
(74)【代理人】
【識別番号】100194814
【弁理士】
【氏名又は名称】奥村 元宏
(72)【発明者】
【氏名】ユ、ホンチュン
(72)【発明者】
【氏名】チェン、ホンル
(72)【発明者】
【氏名】ファン、チ
(72)【発明者】
【氏名】ジャン、ウェンジュン
【審査官】
速水 雄太
(56)【参考文献】
【文献】
米国特許出願公開第２００９／００４６８０４（ＵＳ，Ａ１）
【文献】
米国特許出願公開第２００５／０１３５４２１（ＵＳ，Ａ１）
【文献】
特開２０１１−１９９７６１（ＪＰ，Ａ）
【文献】
米国特許第０７３４３４２５（ＵＳ，Ｂ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｈ０４Ｌ １２／２８
Ｈ０４Ｌ ２９／１０
(57)【特許請求の範囲】
【請求項1】
イーサネット・メディア・アクセス・コントローラ（ＭＡＣ）及び物理インターフェース（ＰＨＹ）の間の通信の方法であって、
直列化非直列化（ＳＥＲＤＥＳ）プロトコルに従って、少なくとも１つのシリアル・リンクを介して、前記ＭＡＣ及び前記ＰＨＹの間の通信を確立することと、
データ移動モードにおいて前記少なくとも１つのシリアル・リンクに従って、データを移動することと、
アイドル・モードにおいて、前記少なくとも１つのシリアル・リンクに従って、アイドル時間ギャップの内にアイドル・フレームを移動することと、
キューされたマネージメント・データ入力／出力（ＭＤＩＯ）情報の存在を検出することと、
１つ又は複数のＭＤＩＯアイドル・フレーム内に、前記ＭＤＩＯ情報を符号化すること、及び、前記少なくとも１つのシリアル・リンクに従って、前記アイドル時間ギャップの内に、前記１つ又は複数のＭＤＩＯアイドル・フレームを移動することによって、前記ＰＨＹを管理することと、
ここにおいて、前記アイドル・フレームは、定義されたフレーム構造を有し、前記１つ又は複数のＭＤＩＯアイドル・フレームは、前記定義されたフレーム構造を維持しながら構造化される、
を備える方法。
直列化非直列化（ＳＥＲＤＥＳ）プロトコルに従って、少なくとも１つのシリアル・リンクを介して、前記ＭＡＣ及び前記ＰＨＹの間の通信を確立することと、
データ移動モードにおいて前記少なくとも１つのシリアル・リンクに従って、データを移動することと、
アイドル・モードにおいて、前記少なくとも１つのシリアル・リンクに従って、アイドル時間ギャップの内にアイドル・フレームを移動することと、
キューされたマネージメント・データ入力／出力（ＭＤＩＯ）情報の存在を検出することと、
１つ又は複数のＭＤＩＯアイドル・フレーム内に、前記ＭＤＩＯ情報を符号化すること、及び、前記少なくとも１つのシリアル・リンクに従って、前記アイドル時間ギャップの内に、前記１つ又は複数のＭＤＩＯアイドル・フレームを移動することによって、前記ＰＨＹを管理することと、
ここにおいて、前記アイドル・フレームは、定義されたフレーム構造を有し、前記１つ又は複数のＭＤＩＯアイドル・フレームは、前記定義されたフレーム構造を維持しながら構造化される、
を備える方法。
【請求項2】
前記ＳＥＲＤＥＳプロトコルは、シリアル・ギガビット・メディア・インディペンデント・インターフェース（ＳＧＭＩＩ）である、請求項１に記載の方法。
【請求項3】
前記ＰＨＹを管理することは、１つまたは複数のＰＨＹレジスタの内容にアクセスするための要求を、１つ又は複数のＰＨＹに発行することを含む、請求項１に記載の方法。
【請求項4】
前記ＰＨＹを管理することは、ＰＨＹレジスタ・アクセスのために１つまたは複数のリード／ライト・コマンドを発行することを含む、請求項１に記載の方法。
【請求項5】
前記少なくとも１つのシリアル・リンクは、チャネルを形成するために集められた複数のリンクを備える、請求項１に記載の方法。
【請求項6】
前記ＳＥＲＤＥＳプロトコルは、クアッド・シリアル・ギガビット・メディア・インディペンデント・インターフェース（ＱＳＧＭＩＩ）である、請求項５に記載の方法。
【請求項7】
各ＭＤＩＯアイドル・フレームは、定義されたキャパビリティの通知を表すビットを送信するためのフィールドを含む、請求項１に記載の方法。
【請求項8】
集積回路物理レイヤ（ＰＨＹ）トランシーバとインターフェースするためのメディア・アクセス・コントローラ（ＭＡＣ）であって、前記ＭＡＣは、
データ送信モードにおいてデータ・パケットを、アイドル・モードにおいてアイドル・パケットを組み立てるためのパケット・生成論理と、
キューされたマネージメント・データ入力／出力（ＭＤＩＯ）情報の存在を検出すること、及びＭＤＩＯアイドル・パケットに前記ＭＤＩＯ情報を符号化することを行うためのＭＤＩＯインターフェース論理と、
シリアル・リンクに渡る移動のための１つまたは複数のパケット間ギャップ（ＩＰＧ）に、前記ＭＤＩＯパケットまたは前記アイドル・パケットを挿入することの間で選択するための制御信号に反応する選択回路と、
ここにおいて、前記アイドル・パケットは、アイドル・パケット・フレーム・フォーマットに組み立てられ、前記ＭＤＩＯアイドル・パケットは、前記アイドル・パケット・フレーム・フォーマットに組み立てられる、
を備える、ＭＡＣ。
データ送信モードにおいてデータ・パケットを、アイドル・モードにおいてアイドル・パケットを組み立てるためのパケット・生成論理と、
キューされたマネージメント・データ入力／出力（ＭＤＩＯ）情報の存在を検出すること、及びＭＤＩＯアイドル・パケットに前記ＭＤＩＯ情報を符号化することを行うためのＭＤＩＯインターフェース論理と、
シリアル・リンクに渡る移動のための１つまたは複数のパケット間ギャップ（ＩＰＧ）に、前記ＭＤＩＯパケットまたは前記アイドル・パケットを挿入することの間で選択するための制御信号に反応する選択回路と、
ここにおいて、前記アイドル・パケットは、アイドル・パケット・フレーム・フォーマットに組み立てられ、前記ＭＤＩＯアイドル・パケットは、前記アイドル・パケット・フレーム・フォーマットに組み立てられる、
を備える、ＭＡＣ。
【請求項9】
シリアル・インターフェース回路をさらに備え、
ここにおいて、前記シリアル・インターフェース回路は、シリアル・ギガビット・メディア・インディペンデント・インターフェース直列化非直列化（ＳＧＭＩＩ ＳＥＲＤＥＳ）リンク・プロトコルをサポートし、前記シリアル・リンクに結合するためのものである、請求項８に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
ここにおいて、前記シリアル・インターフェース回路は、シリアル・ギガビット・メディア・インディペンデント・インターフェース直列化非直列化（ＳＧＭＩＩ ＳＥＲＤＥＳ）リンク・プロトコルをサポートし、前記シリアル・リンクに結合するためのものである、請求項８に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
【請求項10】
前記制御信号は、キューされたＭＤＩＯ情報の指示に基づいて生成される、請求項８に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
【請求項11】
前記ＭＤＩＯ論理は、前記ＭＤＩＯアイドル・パケットとして、前記ＭＤＩＯアイドル・パケットを識別するコードにおいて、各ＭＤＩＯアイドル・パケット内の少なくとも１つのシンボルを符号化する、請求項８に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
【請求項12】
受信機回路のための動作の方法であって、前記方法は、
アイドル・パケット・シーケンスを受信することと、
前記受信したアイドル・パケット・シーケンスに基づいてリンク状態を維持することと、
前記受信したアイドル・パケット・シーケンスからＭＤＩＯアイドル・シーケンスを検出することと、
前記検出したＭＤＩＯアイドル・シーケンスから帯域外のＭＤＩＯ情報を読み出すことと
を備える方法。
アイドル・パケット・シーケンスを受信することと、
前記受信したアイドル・パケット・シーケンスに基づいてリンク状態を維持することと、
前記受信したアイドル・パケット・シーケンスからＭＤＩＯアイドル・シーケンスを検出することと、
前記検出したＭＤＩＯアイドル・シーケンスから帯域外のＭＤＩＯ情報を読み出すことと
を備える方法。
【請求項13】
前記受信したアイドル・パケット・シーケンスは、低電力アイドル・パケット・シーケンスを備える、請求項１２に記載の方法。
【請求項14】
ＭＤＩＯアイドル・シーケンスを前記検出することは、
前記ＭＤＩＯアイドル・シーケンス内の符号化されたシンボルを復号すること、前記符号化されたシンボルは、前記ＭＤＩＯ情報を含むこととして前記ＭＤＩＯアイドル・シーケンスを識別する、
を含む、請求項１２に記載の方法。
前記ＭＤＩＯアイドル・シーケンス内の符号化されたシンボルを復号すること、前記符号化されたシンボルは、前記ＭＤＩＯ情報を含むこととして前記ＭＤＩＯアイドル・シーケンスを識別する、
を含む、請求項１２に記載の方法。
【請求項15】
前記受信機回路によって検出されないＭＤＩＯパケット・シーケンスを受信することと、
前記受信したアイドル・パケット・シーケンスが標準アイドル・パケット・シーケンスである場合、前記ＭＤＩＯパケット・シーケンスを、標準アイドル・パケット・シーケンスとして処理することと、
前記受信したアイドル・パケット・シーケンスが、低電力アイドル・パケット・シーケンスとして、前記受信機回路によって、検出される場合、前記ＭＤＩＯパケット・シーケンスを低電力アイドル・パケット・シーケンスとして処理することと
をさらに備える、請求項１２に記載の方法。
前記受信したアイドル・パケット・シーケンスが標準アイドル・パケット・シーケンスである場合、前記ＭＤＩＯパケット・シーケンスを、標準アイドル・パケット・シーケンスとして処理することと、
前記受信したアイドル・パケット・シーケンスが、低電力アイドル・パケット・シーケンスとして、前記受信機回路によって、検出される場合、前記ＭＤＩＯパケット・シーケンスを低電力アイドル・パケット・シーケンスとして処理することと
をさらに備える、請求項１２に記載の方法。
【請求項16】
物理レイヤ（ＰＨＹ）集積回路デバイスであって、
シリアル・リンクへ結合するためのシリアル・リンク・インターフェースと、
第１のモードにおいて、前記シリアル・リンクから受信されたアイドル・パケットを検出し、メディア・アクセス・コントローラ（ＭＡＣ）からＭＤＩＯ情報を含むこととして、前記アイドル・パケットを識別するために、前記シリアル・リンク・インターフェースへ結合された論理と
を備える、物理レイヤ（ＰＨＹ）集積回路デバイス。
シリアル・リンクへ結合するためのシリアル・リンク・インターフェースと、
第１のモードにおいて、前記シリアル・リンクから受信されたアイドル・パケットを検出し、メディア・アクセス・コントローラ（ＭＡＣ）からＭＤＩＯ情報を含むこととして、前記アイドル・パケットを識別するために、前記シリアル・リンク・インターフェースへ結合された論理と
を備える、物理レイヤ（ＰＨＹ）集積回路デバイス。
【請求項17】
前記ＰＨＹ集積回路デバイスに関連付けられた値を記憶するための記憶回路をさらに備え、
ここにおいて、前記論理は、前記記憶回路へアクセスするために前記ＭＤＩＯ情報に反応する、請求項１６に記載の物理レイヤ（ＰＨＹ）集積回路デバイス。
ここにおいて、前記論理は、前記記憶回路へアクセスするために前記ＭＤＩＯ情報に反応する、請求項１６に記載の物理レイヤ（ＰＨＹ）集積回路デバイス。
【請求項18】
前記記憶回路は、複数のレジスタを備える、請求項１７に記載の物理レイヤ（ＰＨＹ）集積回路デバイス。
【請求項19】
データ送信モードにおいてデータ・パケットを、アイドル・モードにおいてアイドル・パケットを組み立てるためのパケット生成論理を含むメディア・アクセス・コントローラ（ＭＡＣ）と、
複数の記憶レジスタを含む物理レイヤ回路（ＰＨＹ）と、
前記ＭＡＣを前記ＰＨＹと相互接続し、前記ＭＡＣと前記ＰＨＹの間で、データ／アイドル・パケットを通信するように動作可能であるシリアル・リンクと、ここにおいて、ＭＤＩＯ情報を含むアイドル・パケットは、パケット間ギャップ内の前記シリアル・リンクを渡って移動される、
を備えるシステム。
複数の記憶レジスタを含む物理レイヤ回路（ＰＨＹ）と、
前記ＭＡＣを前記ＰＨＹと相互接続し、前記ＭＡＣと前記ＰＨＹの間で、データ／アイドル・パケットを通信するように動作可能であるシリアル・リンクと、ここにおいて、ＭＤＩＯ情報を含むアイドル・パケットは、パケット間ギャップ内の前記シリアル・リンクを渡って移動される、
を備えるシステム。
【発明の詳細な説明】
【技術分野】
【0001】
[0001]本明細書の開示は、一般に通信に関し、例えば、イーサネット（登録商標）通信に関する。
【背景技術】
【0002】
[0002]高速度イーサネット・システムは、マルチプルなトランシーバ・リンク・パートナーがデータ・トラフィックを交換することを可能にするマルチプルなリンク・ポートを、しばしば採用する。各リンクは、メディア・アクセス・コントローラ（ＭＡＣ）とインターフェースする物理インターフェース回路（ＰＨＹ）を一般に含む。１つのＩＥＥＥ標準、より特にＩＥＥＥ ８０２．３ ２２及び４５節に関して、各ＭＡＣとＰＨＹの間のデータ・リンクは、シリアル・ギガビット・メディア・インディペンデント・インターフェース（ＳＧＭＩＩ）など、直列化・非直列化（ＳＥＲＤＥＳ）リンクによって実現される。ＳＧＭＩＩは、送信並びに受信データ、及び、オプションで、対応するクロック信号を搬送するための二つの差動信号経路を採用する。ＰＨＹに関して制御及び状態更新は、マネージメント・データ入力／出力（ＭＤＩＯ）インターフェースとして知られる、別個のシリアル・リンクを通して典型的に管理される。ＭＤＩＯ信号は、局管理エンティティ（ＳＴＡ）から各ＰＨＹへ別個のマルチ・ドロップ・バスに従って典型的に送られる。
【0003】
[0003]従来型のＩＥＥＥ８０２．３標準は、その意図されたアプリケーションのために功を奏する一方、ＭＤＩＯ動作を操作するための別個のインターフェースの使用は、各ＰＨＹに余分なピンを一般に含ませ、スピードにおいてしばしば制限されている。これは、回路ピン・カウント、設計、及び性能視点から望ましくないものでありうる。
【発明の概要】
【0004】
[0004]この発明の概要は、発明を実施するための形態において以下にさらに説明される概念のセレクションを簡略化された形態で紹介するために提供される。この発明の概要は、権利主張される主題の重要な特徴または本質的な特徴を識別するように意図されておらず、権利主張される主題の範囲を限定するようにも意図されていない。
【0005】
[0005]イーサネット・メディア・アクセス・コントローラ（ＭＡＣ）及び物理インターフェース（ＰＨＹ）間の通信の方法が、開示される。１つの実施形態において、方法は、ＳＥＲＤＥＳプロトコルに従って、第１のシリアル・リンクを介してＭＡＣ及びＰＨＹ間の通信を確立することを含む。データ移動モードにおいて、データは、第１のシリアル・リンクに従って移動される。アイドル・フレームは、アイドル・モードにおいてリンクに従ってアイドル時間ギャップ内で移動される。ＰＨＹは、１つ又は複数のマネージメント・データ入力／出力（ＭＤＩＯ）フレームにおいてＭＤＩＯ情報を符号化すること、及び第１のシリアル・リンクに従ってアイドル時間ギャップ内で１つ又は複数のＭＤＩＯフレームを移動することによって管理される。アイドル時間ギャップにＭＤＩＯ情報を挿入することによって、ＰＨＹは、ＭＡＣ及びＰＨＹ間の別個のＭＤＩＯバスを必要とすることなく管理され得る。結果として、それぞれのＭＡＣ及びＰＨＹピン・カウントは減らされ、ＭＤＩＯ情報は、より高いレートで通信され得る。
【0006】
[0006]１つの実施形態に関して、集積回路物理レイヤ（ＰＨＹ）トランシーバとインターフェースするためのメディア・アクセス・コントローラ（ＭＡＣ）が、開示される。ＭＡＣは、データ送信モードにおいてデータ・パケットを、アイドル・モードにおいてアイドル・パケットを組み立てるためのパケット生成論理を含む。マネージメント・データ入力／出力インターフェース（ＭＤＩＯ）論理は、ＭＤＩＯ情報をＭＤＩＯパケットに符号化する。選択回路は、シリアル・リンクを渡る移動のために１つ又は複数のパケット間ギャップ（ＩＰＧ）にＭＤＩＯパケット又はアイドル・パケットを挿入することの間で選択するための制御信号に反応する。
【0007】
[0007]本実施形態は、例として例示され、添付図面の図によって制限されるように意図されない。
【図面の簡単な説明】
【0008】
【詳細な説明】
【0009】
[0016]以下の説明では、本開示の完全な理解を提供するために、特定のコンポーネント、回路、およびプロセスの例などの、多数の特定の詳細が説明される。また、以下の説明では、説明の目的で、本実施形態の完全な理解を提供するために、特定の専門用語が記載される。しかしながら、これらの特定の詳細が本実施形態を実現するために必要とされない場合もあることは、当業者にとって明らかであろう。他の事例では、周知の回路およびデバイスは、本開示を不明瞭にすることを避けるために、ブロック図形式で示される。ここで使用される「結合された」という用語は、直接接続されること、または、１つまたは複数の介在するコンポーネントまたは回路を通じて接続されることを意味する。本明細書で説明される様々なバスを通して供給される任意の信号は、他の信号と時間多重されて（time-multiplexed with）、１つまたは複数の共通バスを通して供給されうる。さらに、回路要素またはソフトウェアブロック間の相互接続は、バスまたは単一の信号線として示されうる。各々のバスは、代替として単一の信号線であることができ、各々の単一の信号線は、代替としてバスであることができ、単一の線またはバスは、コンポーネント間の通信のための無数の物理的または論理的なメカニズムのうちの任意の１つまたは複数を表すことができる。本明細書の実施形態は、本明細書で説明される特定の例に限定されるようには解釈されるべきではなく、添付の特許請求の範囲によって定義される全ての実施形態をそれらの範囲内に含むように解釈されるべきである。
【0010】
[0017]より明確に、一般に直ちに図１を参照すると、マルチポート・イーサネット・インターフェースの一部が示され、一般に１００で指定される。インターフェースは、データ・リンク・レイヤ１０２及び物理リンク・レイヤ１０４の間の遷移に対応する。データ・リンク・レイヤは、コンピュータ・ネットワーキングの周知の７階層ＯＳＩモデルのＬＡＹＥＲ ２に対応し、一方、物理リンク・レイヤは、モデルのＬＡＹＥＲ １に対応する。マルチプルなメディア・アクセス・コントローラ（ＭＡＣ）１０６ａ−１０６ｎは、データ・リンク・レイヤの一部を形成し、物理リンク・レイヤに対応する、対応する物理インターフェース回路（ＰＨＹ）１０８ａ−１０８ｎと相互作用する。
【0011】
[0018]さらに図１を参照すると、ＭＡＣ及びＰＨＹ間の結合は、リンク１１０ａ−１１０ｎを介してポイント・ツー・ポイントの関係において実行される。１つの実施形態において、リンクの各々は、メディア・インディペンデント・インターフェース（ＭＩＩ）プロトコルに従って情報を移動するための、ＳＥＲＤＥＳリンクとしてしばしば称される、高速度シリアル・リンクである。１つの実施形態に関して、シリアル・ギガビット・メディア・インディペンデント・インターフェース（ＳＧＭＩＩ）プロトコルが採用される。ＳＧＭＩＩプロトコル及びその変異形（クアッドＳＧＭＩＩ［ＱＳＧＭＩＩ］を含む）は、従来のパラレル・インターフェースと比較した場合、とても少ないリンク経路に従う、高速度シリアル・データ送信を可能にする。ＭＡＣ１０６ａ及びＰＨＹ１０８ａなどの、各相互接続されたＭＡＣ及びＰＨＹは、チャネル１１２を定義する。
【0012】
[0019]図２は、図１のＭＡＣ１０６ａ及びＰＨＹ１０８ａに対応する、ＭＡＣ２０２及び対応するＰＨＹ２０４を伴う、図１のチャネル１１２の１つの実施形態のより詳細な図を例示する。上記で言及されたように、各ＭＡＣ２０２は、共有された物理媒体を渡って通信することを可能にする、アドレス指定及びチャネル・アクセス・コントロール機能を提供することを含む、あるＯＳＩデータ・リンク動作を実行するための回路及び関連付けられた機能性を含む。例えば、共有された媒体は、１つ又は複数のツイスト・ペア・ケーブル、プリント回路基板（ＰＣＢ）上の少なくとも１つの配線、または同種のものでありうる。
【0013】
[0020]さらに図２を参照すると、ＭＡＣ２０２は、シリアル・インターフェース回路２０６を含む。１つの実施形態において、シリアル・インターフェース回路は、シリアル・ギガビット・メディア・インディペンデント・インターフェース（ＳＧＭＩＩ）などの、メディア・インディペンデント・インターフェース（ＭＩＩ）回路として実現される。ＩＥＥＥ標準に従って、ＳＧＭＩＩインターフェース回路２０６は、ＭＡＣ２０２及びＰＨＹ２０４間でデータを送信及び受信するための、それぞれの差動送信Ｔｘ及び受信Ｒｘシグナリング経路及び関連付けられたクロック経路ＴｘＣＬＫ及びＲｘＣＬＫをサポートするための回路を採用する。ＳＧＭＩＩインターフェース回路２０６は、送信シグナリング経路Ｔｘを渡る移動のためにパケットを直列化するための直列化回路（図示せず）、及び受信シグナリング経路Ｒｘを介して受信されるパケットを非直列化するための非直列化回路を含む。ＳＧＭＩＩインターフェース回路２０６は、ＰＨＹ２０４上に配置された対応するＳＧＭＩＩインターフェース回路２０８と相互作用する。
【0014】
[0021]図２への継続された参照に伴って、ＳＧＭＩＩインターフェース回路２０６を介して移動及び受信されたパケットは、データ／アイドル論理２１０によって符号化／復号化され、及び／又はパッケージされ得る。送信動作に関して、データ／アイドル論理２１０は、適切なパケット・プロトコルに従って、パケットを組み立て、構造化し、生成する。パケットは、標準データ・パケット及びアイドル・パケットの両方を含みうる。アイドル・パケットは、一般に、あるＰＨＹ及びそれの同等のリンク・パートナーＰＨＹ（図示せず）の間のリンク実現可能性を維持するために、データ移動のない期間の間送信される。アイドル・パケットは、例えば、リンクＰＨＹフィルタ及び他の適応的コンポーネント（図示せず）の集中を維持する、信号遷移を提供するために、「アイドル・ギャップ」として、しばしば言及されるタイム・スロットの間送信され得る。
【0015】
[0022]さらに図２を参照すると、ＭＡＣ２０２は、ＭＤＩＯ情報を含むＭＤＩＯパケットを生成するＭＤＩＯ論理２１２を含む。ＭＤＩＯ論理２１２は、周期的なリード及びライト・コマンドを生成及び発行することにより、ＰＨＹレジスタ内容を更新するプロセスを一般に管理する。1つの実施形態において、ＭＤＩＯ論理は、ＰＨＹ２０４の状態をモニタするための他の制御信号を生成もする。ＭＤＩＯ論理は、データ・パケットの送信の間、ＭＤＩＯコマンドを一時的に記憶するキュー２１３を含む。セレクタ２１５は、データ／アイドル論理２１０の出力を受信するための第1の入力、及びＭＤＩＯ論理出力を受信するための第2の入力を含む。セレクタ２１５は、論理２１０からのデータ／アイドル・パケット又は論理２１２からのＭＤＩＯパケットのいずれかを、インターフェース回路２０６へ通すための制御信号（ＣＴＬ）へ応答しうる。より十分に以下に説明されるように、ＭＤＩＯパケットは、セレクタ２１５によって、選択されたアイドル・ギャップに挿入される。より十分に以下に説明されるであろうように、ＭＤＩＯパケット、又はフレームは、従来型のアイドル・パケットと同様に構造化され、ＰＨＹ２０４によってそのように処理される。
【0016】
[0023]さらに図２を参照すると、ＰＨＹ２０４の1つの実施形態は、ＰＨＹ側のＳＧＭＩＩインターフェース回路２０８に結合されたステート・マシン２１４を含む。ステート・マシン２１４は、ＭＡＣ２０２から受信されたデータ及びアイドル・パケットを解釈し、予め定義されたステート・マシン基準に従って作動する。ＰＨＹ２０４は、他のリンク関連状態情報のためのストレージを含みもしうる、ＰＨＹレジスタ２１８内の予め定義された基準のいくつかを記憶する。ＭＤＩＯスレーブ２１６は、ステート・マシン２１４に結合し、アイドル・ギャップの間、ＭＤＩＯ情報が通過されているときを検出する。いくつかの実施形態において、ＭＤＩＯスレーブ２１６は、迂回され、ステート・マシン２１４は、ＭＤＩＯコマンド／データ情報にアクセスするための経路２１９を介してＰＨＹレジスタ２１８と直接的に相互作用しうる。標準データ・パケット及び／又はアイドル・パケットは、ＰＨＹ２０４をパートナーＰＨＹ（図示せず）へリンクするデータ送信媒体への経路２２１に従って、ＰＨＹ２０４によって転送される。ＰＨＹ２０４は、ツイスト・ペア・ケーブル又はＰＣＢ配線などのような、データ送信媒体２２０へのネットワーク物理インターフェースを一般に提供する、集積回路ＰＨＹトランシーバとして実現されえ、接続の他の終端におけるリンク・パートナーＰＨＹ（図示せず）と相互作用する。
【0017】
[0024]図３ａは、ＩＥＥＥ仕様書８０２．３ａｅ、２２節に従って、一般に３００で指定された、ＭＤＩＯフレームに関するパケット・フレーム構造の一実施形態を例示する。フレームは、ＰＨＹレジスタ２１８（図２）の１つ又は複数にアクセスするためのリード又はライト・コマンドを規定する、スタートＳＴビット３０４及びアクセス・タイプＯＰビット３０６を含む制御ビットによって後続されるプリアンブル「ＰＲＥ」フィールド３０２を含む。レジスタ・アドレスは、別のアドレス・フィールドＲＥＧＡＤ３１０中で与えられる一方、ＰＨＹアドレスは、アドレス・フィールドＰＨＹＡＤ３０８中で与えられる。データは、アイドル・フィールドＩＤＬＥ３１６によって後続される、データ・フィールドＤＡＴＡ３１４中で与えられる。「２２節」ＭＤＩＯパケット構造化は、５ビットアドレスを介して３２個までのＰＨＹデバイスのアドレスにアクセスすることを可能にする。
【0018】
[0025]より多くのレジスタにアクセスするために、６５，５３６までのレジスタがアクセスされ得るように、ＩＥＥＥ仕様書８０２．３ａｅの「４５節」は、１６ビット・レジスタ・アドレッシングを可能にする。４５節に従って、一般に３２０で指定された、拡張されたＭＤＩＯフレーム構造の例を、図３Ｂは例示する。４５節フレームのためのフィールドの多くは、２２節フレーム構造と同様であるが、２２節のレジスタ・アドレス・フィールドは、デバイス・アドレス・フィールドＤＥＶＡＤ３２２に対して代用され、組み合されたアドレス／データ・フィールドＡＤＤＲ／ＤＡＴＡ３２４は、複数のフレーム送信を通して指定されたレジスタの拡張されたアドレスを規定するために与えられる。
【0019】
[0026]上記で指し示されたように、各ＭＡＣ及びＰＨＹ間のＭＤＩＯ情報を通信するための別個のＭＤＩＯインターフェースの利用を避ける一方、ＭＤＩＯパフォーマンスを改善しようと努力して、１つの実施形態が図４で示される、修正されたＭＤＩＯフレーム構造又はシンボルが採用され得る。ＭＤＩＯフレーム構造は、帯域外ＭＤＩＯ情報が、ＭＡＣ ＳＧＭＩＩインターフェース回路２０６及びＰＨＹ ＳＧＭＩＩインターフェース２０８間のＳＧＭＩＩリンクを渡る帯域内ＳＧＭＩＩパケット送信内に組み込まれることを可能にする。１つの実施形態において、ＭＤＩＯフレームは、通信のアイドル期間の間で移動され、特定のリード又はライト動作のスタートを指し示すスタート／動作ＳＴ，ＯＰフィールド４０２を含む。随意に、例示的な実施形態内ではなく、ＭＤＩＯフレーム４００は、アクセスすべき特定のＰＨＹを規定するビットを含む、ＰＨＹ又は部分アドレスＰＨＹＡＤ／ＰＲＴＡＤフィールド４０４を含みうる。しかしながら、例えば、（特定用途のために取っておかれたチャネルは、特定用途のために取っておかれたＰＨＹをアドレス指定するであろうから）Ｐ２Ｐ動作のせいで、ＰＨＹＡＤ／ＰＲＴＡＤフィールド４０４は、ＭＤＩＯフレーム４００から除外され得る。レジスタ・アドレス情報は、レジスタ・アドレスＲＥＧＡＤ／ＤＥＶＡＤフィールド４０６内に含まれる。データ・フィールドＡＤＤＲ／ＤＡＴＡ４０８は、アドレス指定されたレジスタから書き込まれるべき又は読み取られるべきデータを与える。
【0020】
[0027]さらに図４を参照すると、組み合されたＳＴ，ＯＰデータ・フィールド４０２は、データ運搬エンティティに依存して、ＭＩＩフレーム又はＭＤＩＯ管理可能なデバイス（ＭＭＤ）フレームとして分類され得るＭＤＩＯフレームのマルチプルなタイプを定義しうる。１つの実施形態において、ＭＩＩ駆動動作は、ライト・データなどのような、データが、ＰＨＹへＭＡＣによって駆動される、それらを含む。ＭＭＤ駆動動作は、リード・データなどのような、データが、ＭＡＣへ（ＭＭＤとして称される）ＰＨＹによって駆動される、それらとしてみなされ得る。例えば、フレーム・タイプは、動作がライト動作であるかどうかに関連しうる。１つの実施形態において、動作がリードである場合、その後、リンク・パートナー側は、ＲＥＧＡＤ及び組み込まれたデータで、リード・バックＭＤＩＯフレーム（ＳＴ，ＯＰフィールドとは異なる）で応答する。１つの実施形態において、ＳＴ，ＯＰフィールドは、（Ｑ）ＳＧＭＩＩ自動ネゴシエーションを置換するためのリンク状態などのような、少なくとも１つの特定の機能、決定された結果の機能に関連づけられるフロー制御、及び低電力動作がサポートされている又は可能にされているか否か、等を通知するための動作の分類として定義され得る。
【0021】
[0028]図５は、組み込まれたＭＤＩＯ情報を含み得る、一般に５００で指定された、フレーム又はシンボルのアイドル・シーケンスを考慮する追加の詳細の１つの実施形態を提供する。アイドル・シーケンスは、ＩＥＥＥ ８０２．３に従って標準化される、従来型のノーマル及び低電力アイドル・シーケンスへの構造化及び構造において同様であり得る。１つの実施形態において、ＭＤＩＯコマンド及びデータ送信は、一般に５００で指定された、１２のシンボル・シーケンスにおいて完結され得る。シーケンスは、シーケンスの開始をシグナルする、「エンド・オブ・パケット」（ＥＯＰ）のペアで始まり、ここにおいて、１つの実施形態において、シーケンスは、データ・シーケンスにすぐに後続することを始める（標準において、及びアイドル・シンボル・シーケンスの如何なる他のタイプに同様に定義されるように）。１つの実施形態において、シーケンスが、データ・シーケンスの後すぐに開始しなく、かつＭＤＩＯコマンドの前にＭＤＩＯアイドル・シーケンスがある場合、シーケンスは、以下のように説明された、シーケンス５００のフィールドを使用してＭＤＩＯアイドル・シーケンスから開始するであろう。５０４において、シンボルの次のセットは、フレーム境界同期シンボルＳＹＮＣ、及び、ＭＤＩＯアイドル・シーケンスとしてアイドル・シーケンスを識別するために符号化されたデータ・シンボルＤＡＴＡを包含する。コマンド／データ・シンボル及び対応する同期シンボルの３つのセットは、その後、５１２において、アイドル・シンボル・セットによって後続される、５０６、５０８及び５１０において移動される。アイドル・シンボル・セット５１２は、シンボル・シーケンスにおける如何なる連続しているぶつかり合いに対処し、したがって、如何なる後続するデータ・パケットに関する連続しているぶつかり合いに用意させる。
【0022】
[0029]上述された、ＭＤＩＯアイドル・シンボル・シーケンスは、標準化されたアイドル・シーケンス及び低電力アイドル・シーケンスを受信する現行のレガシーＰＨＹステート・マシンと功を奏する。シンボル構造は、レガシー・アイドル構成と同様であるので、ステート・マシン動作は、受信されたＭＤＩＯアイドル・シーケンスから組み込まれたＭＤＩＯ情報を抽出する間、正常に機能できる。
【0023】
[0030]１つの実施形態において、ＭＡＣ及びＰＨＹ間の動作は、図６において一般に説明されるステップに従って、双方向データ・パケット移動、アイドル・パケット移動及びＭＤＩＯ情報移動を含む。ＭＡＣからＰＨＹへのデータ移動に関して、データは、データ／アイドル論理２１０及び６０２において生成されたデータ移動要求パケットによって組み立てられ、及びパッケージ化される。パッケージ化されたデータは、その後、６０４において、ＳＧＭＩＩインターフェース回路２０６によって直列化され、６０６において、送信経路Ｔｘに従ってＰＨＹ２０４へ移動される。ＰＨＹにおいて、直列化されたデータは、ＰＨＹ ＳＧＭＩＩインターフェースによって受信され、ＰＨＹから、リンクされたパートナーＰＨＹ（図示せず）への移動のためにより適したパラレル・データへ非直列化される。ステート・マシン２１４は、データ・パケットを検出し、リンク・パートナーＰＨＹへシーケンスを転送する。ＰＨＹ２０４からＭＡＣ２０２へのデータ移動は、同様の方式で処理される。
【0024】
[0031]１つ又は複数のデータ移動の完了において、ＰＨＹが、ＰＨＹレジスタ２１８からの状態リード要求、レジスタ更新又は同様のものの形式で任意の管理を必要とするかどうか、６０８において、決定がなされる。決定は、任意のＭＤＩＯ制御情報が、ＰＨＹへの移動のためにキューされているかどうかを含む。少しもＭＤＩＯ情報がキューされていない場合、その後、標準アイドル・パケットは、６１０において、生成される。６１２において、ＰＨＹへの又はからの移動のためのデータが用意ができている場合、新しいデータ移動要求は、６０２において生成され、上述された処理ステップは、繰り返し適用される。少しもデータが移動のために準備ができていない場合、キュー内でＭＤＩＯ情報が検出されるか、又はデータが移動のために準備ができているかのいずれかまで、データの代わりに、アイドルは、移動される。
【0025】
[0032]６０８において、ＭＤＩＯ情報がキューされる場合、その後、６１４において、ＭＡＣからＰＨＹへのＳＧＭＩＩリンクに従う、ＭＤＩＯ情報の移動を指し示すために、ＭＤＩＯアイドル・パケットが生成される。実際のＭＤＩＯ情報は、その後、６１８において、ＰＨＹへの移動のために、６１６において、１つ又は複数のアイドル・ギャップ内に、符号化、及び、セットされる。ＭＡＣ２０２及びＰＨＹ２０４を相互接続するＳＧＭＩＩリンクにＭＤＩＯ情報を符号化することによって、ＰＨＹは、ＰＨＹ上に追加のＭＤＩＯ特有のピンを必要とすることなく、ＭＤＩＯ制御シグナルによって管理され得る。さらに、上記特徴は、ＩＥＥＥ ８０２．３ａｚをサポートするＰＨＹが、アイドルを低電力アイドルとして解釈できる一方、レガシーＰＨＹが、ＭＤＩＯアイドルを標準アイドルとして解釈するであろうように実装され、ここにおいて、ＭＤＩＯアイドル・パケットが、ノーマル・アイドルに組み込まれるのであれば、その後、ＭＤＩＯアイドル・パケットは、受信機側のＳＧＭＩＩ ＰＣＳによってノーマル・アイドルとして処理され、ＭＤＩＯアイドル・パケットが、低電力アイドルに組み込まれるのであれば、その後、ＭＤＩＯアイドル・パケットが、受信機側のＳＧＭＩＩ ＰＣＳによって低電力アイドルとして処理される。
【0026】
[0033]図７は、組み込まれたＭＤＩＯ情報を含みうるシンボルのアイドル・シーケンスを受信するときのステート・マシン２１４の動作に関するさらなる詳細の１つの実施形態を与える。一般に、所与のデータ又はアイドル・パケットの終了は、パケット又はフレームの終了を指し示すために、１つ又は複数の「パケットの終了」ＥＯＰビットを含む。７０２において、ステート・マシンがＥＯＰビットを検出し、及び、７０４において、アイドル・パケットを受信し得る。ステート・マシンは、その後、７０６において、送信されているアイドルのタイプを決定し得る。例えば、アイドル・パケット内のシンボルの特定の符号化を識別することによって、決定はなされ得る。例えば、いわゆる「コンマ・シンボル」と一致するシンボル符号化は、所与のアイドル・パケットを標準アイドル、低電力アイドル、又は、ＭＤＩＯアイドルとして識別するために使用され得る。７０６において、ＭＤＩＯアイドルが検出された場合、その後、ステート・マシンは、７０８において、組み込まれたＭＤＩＯコマンド／データ情報を抽出するために動作し、例えば、ＰＨＹレジスタ２１８へアクセスするためのリード又はライト動作の形式で情報を渡す。ＭＤＩＯ情報が、ステート・マシン２１４によって検出されない場合、その後、次のレベルの決定が、７１０において、アイドルが低電力アイドルであるかどうかに応じて実行される。１つの実施形態において、上述されたように、ＭＤＩＯアイドル・パケットが、ノーマル・アイドルに組み込まれる場合、その後、ＭＤＩＯアイドル・パケットは、受信機側のＳＧＭＩＩ ＰＣＳによってノーマル・アイドルとして処理され、ＭＤＩＯアイドル・パケットが、低電力アイドルに組み込まれるのであれば、その後、ＭＤＩＯアイドル・パケットは、受信機側のＳＧＭＩＩ ＰＣＳによって低電力アイドルとして処理される。ＭＤＩＯアイドルが、他のＬＰアイドルに含まれる場合、その後、ステート・マシンは、７１２において、ＭＤＩＯアイドルをＬＰアイドルとして処理する。ＭＤＩＯアイドルが、他の標準アイドルに含まれる場合、その後、アイドルは、７１４において、標準アイドルとして処理される。
【0027】
[0034]当業者は、本明細書で説明された実施形態によって提供される利益および利点を理解するであろう。所与のＭＡＣ及びＰＨＹを相互接続する高速度シリアル・リンクを渡るＭＤＩＯ情報を構造化及び移動することによって、特定用途のために取っておかれたＭＤＩＯバスは、チャネル構造から除かれ得る。これは、それぞれのＭＡＣ及びＰＨＹ集積回路が、ピンの減少された数を有することを可能にする。さらに、シリアル・リンクを渡ってＭＤＩＯ情報を通信することは、シリアル・リンクの高速性によるパフォーマンス向上を提供しうる。
【0028】
[0035]前述の明細書では、本実施形態は、その特定の例示的な実施形態に関して説明された。それゆえに、本明細書および図面は、限定的な意味ではなく、例示的な意味において考慮されるべきである。以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
イーサネット・メディア・アクセス・コントローラ（ＭＡＣ）及び物理インターフェース（ＰＨＹ）の間の通信の方法であって、
直列化非直列化（ＳＥＲＤＥＳ）プロトコルに従って、少なくとも１つのシリアル・リンクを介して、前記ＭＡＣ及び前記ＰＨＹの間の通信を確立することと、
データ移動モードにおいて前記少なくとも１つのシリアル・リンクに従って、データを移動することと、
アイドル・モードにおいて、前記少なくとも１つのシリアル・リンクに従って、アイドル時間ギャップの内にアイドル・フレームを移動することと、
１つ又は複数のマネージメント・データ入力／出力（ＭＤＩＯ）フレーム内に、ＭＤＩＯ情報を符号化すること、及び、前記少なくとも１つのシリアル・リンクに従って、前記アイドル時間ギャップの内に、前記１つ又は複数のＭＤＩＯフレームを移動することによって、前記ＰＨＹを管理することと
を備える方法。
［Ｃ２］
前記ＳＥＲＤＥＳプロトコルは、シリアル・ギガビット・メディア・インディペンデント・インターフェース（ＳＧＭＩＩ）である、Ｃ１に記載の方法。
［Ｃ３］
前記ＰＨＹを管理することは、１つまたは複数のＰＨＹレジスタの内容にアクセスするための要求を、１つ又は複数のＰＨＹに発行することを含む、Ｃ１に記載の方法。
［Ｃ４］
前記ＰＨＹを管理することは、ＰＨＹレジスタ・アクセスのために１つまたは複数のリード／ライト・コマンドを発行することを含む、Ｃ１に記載の方法。
［Ｃ５］
前記少なくとも１つのシリアル・リンクは、チャネルを形成するために集められた複数のリンクを備える、Ｃ１に記載の方法。
［Ｃ６］
前記ＳＥＲＤＥＳプロトコルは、クアッド・シリアル・ギガビット・メディア・インディペンデント・インターフェース（ＱＳＧＭＩＩ）である、Ｃ５に記載の方法。
［Ｃ７］
前記アイドル・フレームは、定義されたフレーム構造を有し、前記１つ又は複数のＭＤＩＯフレームは、前記定義されたフレーム構造を維持しながら構造化される、Ｃ１に記載の方法。
［Ｃ８］
各ＭＤＩＯフレームは、定義されたキャパビリティの通知を表すビットを送信するためのフィールドを含む、Ｃ１に記載の方法。
［Ｃ９］
集積回路物理レイヤ（ＰＨＹ）トランシーバとインターフェースするためのメディア・アクセス・コントローラ（ＭＡＣ）であって、前記ＭＡＣは、
データ送信モードにおいてデータ・パケットを、アイドル・モードにおいてアイドル・パケットを組み立てるためのパケット・生成論理と、
マネージメント・データ入力／出力（ＭＤＩＯ）パケットにＭＤＩＯ情報を符号化するためのＭＤＩＯインターフェース論理と、
シリアル・リンクに渡る移動のための１つまたは複数のパケット間ギャップ（ＩＰＧ）に、前記ＭＤＩＯパケットまたは前記アイドル・パケットを挿入することの間で選択するための制御信号に反応する選択回路と
を備える、ＭＡＣ。
［Ｃ１０］
シリアル・インターフェース回路をさらに備え、
ここにおいて、前記シリアル・インターフェース回路は、シリアル・ギガビット・メディア・インディペンデント・インターフェース直列化非直列化（ＳＧＭＩＩ ＳＥＲＤＥＳ）リンク・プロトコルをサポートし、前記シリアル・リンクに結合するためのものである、Ｃ９に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
［Ｃ１１］
前記制御信号は、キューされたＭＤＩＯ情報の指示に基づいて生成される、Ｃ９に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
［Ｃ１２］
前記アイドル・パケットは、アイドル・パケット・フレーム・フォーマットに組み立てられ、前記ＭＤＩＯパケットは、前記アイドル・パケット・フレーム・フォーマットに組み立てられる、Ｃ９に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
［Ｃ１３］
前記ＭＤＩＯ論理は、ＭＤＩＯパケットとして、前記ＭＤＩＯパケットを識別するコードにおいて、各ＭＤＩＯパケット内の少なくとも１つのシンボルを符号化する、Ｃ１２に記載のメディア・アクセス・コントローラ（ＭＡＣ）。
［Ｃ１４］
受信機回路のための動作の方法であって、
前記方法は、
アイドル・パケット・シーケンスを受信することと、
前記受信したアイドル・パケット・シーケンスに基づいてリンク状態を維持することと、
前記受信したアイドル・パケット・シーケンスからＭＤＩＯアイドル・シーケンスを検出することと、
前記検出したＭＤＩＯアイドル・シーケンスから帯域外のＭＤＩＯ情報を読み出すことと
を備える方法。
［Ｃ１５］
前記受信したアイドル・パケット・シーケンスは、低電力アイドル・パケット・シーケンスを備える、Ｃ１４に記載の方法。
［Ｃ１６］
ＭＤＩＯアイドル・シーケンスを前記検出することは、
前記ＭＤＩＯアイドル・シーケンス内の符号化されたシンボルを復号すること、前記符号化されたシンボルは、前記ＭＤＩＯ情報を含むこととして前記ＭＤＩＯアイドル・シーケンスを識別する、
を含む、Ｃ１４に記載の方法。
［Ｃ１７］
前記受信機回路によって検出されないＭＤＩＯパケット・シーケンスを受信することと、
前記受信したアイドル・パケット・シーケンスが標準アイドル・パケット・シーケンスである場合、前記ＭＤＩＯパケット・シーケンスを、標準アイドル・パケット・シーケンスとして処理することと、
前記受信したアイドル・パケット・シーケンスが、低電力アイドル・パケット・シーケンスとして、前記受信機回路によって、検出される場合、前記ＭＤＩＯパケット・シーケンスを低電力アイドル・パケット・シーケンスとして処理することと
をさらに備える、Ｃ１４に記載の方法。
［Ｃ１８］
物理レイヤ（ＰＨＹ）集積回路デバイスであって、
シリアル・リンクへ結合するためのシリアル・リンク・インターフェースと、
第１のモードにおいて、前記シリアル・リンクから受信されたアイドル・パケットを検出し、メディア・アクセス・コントローラ（ＭＡＣ）からＭＤＩＯ情報を含むこととして、前記アイドル・パケットを識別するために、前記シリアル・リンク・インターフェースへ結合された論理と
を備える、物理レイヤ（ＰＨＹ）集積回路デバイス。
［Ｃ１９］
前記ＰＨＹ集積回路デバイスに関連付けられた値を記憶するための記憶回路をさらに備え、
ここにおいて、前記論理は、前記記憶回路へアクセスするために前記ＭＤＩＯ情報に反応する、Ｃ１８に記載の物理レイヤ（ＰＨＹ）集積回路デバイス。
［Ｃ２０］
前記記憶回路は、複数のレジスタを備える、Ｃ１９に記載の物理レイヤ（ＰＨＹ）集積回路デバイス。
［Ｃ２１］
データ送信モードにおいてデータ・パケットを、アイドル・モードにおいてアイドル・パケットを組み立てるためのパケット生成論理を含むメディア・アクセス・コントローラ（ＭＡＣ）と、
複数の記憶レジスタを含む物理レイヤ回路（ＰＨＹ）と、
前記ＭＡＣを前記ＰＨＹと相互接続し、前記ＭＡＣと前記ＰＨＹの間で、データ／アイドル・パケットを通信するように動作可能であるシリアル・リンクと、ここにおいて、ＭＤＩＯ情報を含むアイドル・パケットは、パケット間ギャップ内の前記シリアル・リンクを渡って移動される、
を備えるシステム。