特許 6243022 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6243022

(24)【登録日】2017年11月17日

(45)【発行日】2017年12月6日

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G02F 1/133 20060101AFI20171127BHJP

   G02F 1/13357 20060101ALI20171127BHJP

   G09G 3/36 20060101ALI20171127BHJP

   G09G 3/34 20060101ALI20171127BHJP

   G09G 3/20 20060101ALI20171127BHJP

   F21S 2/00 20160101ALI20171127BHJP

   F21V 23/00 20150101ALI20171127BHJP

【ＦＩ】

   G02F1/133 535

   G02F1/13357

   G09G3/36

   G09G3/34 J

   G09G3/20 621E

   G09G3/20 611E

   F21S2/00 444

   F21V23/00 140

【請求項の数】6

【全頁数】12

(21)【出願番号】特願2016-524958(P2016-524958)

(86)(22)【出願日】2014年6月2日

(86)【国際出願番号】JP2014064602

(87)【国際公開番号】WO2015186171

(87)【国際公開日】20151210

【審査請求日】2016年12月14日

(73)【特許権者】

【識別番号】391010116

【氏名又は名称】ＥＩＺＯ株式会社

(74)【代理人】

【識別番号】110001139

【氏名又は名称】ＳＫ特許業務法人

(74)【代理人】

【識別番号】100130328

【弁理士】

【氏名又は名称】奥野 彰彦

(74)【代理人】

【識別番号】100130672

【弁理士】

【氏名又は名称】伊藤 寛之

(72)【発明者】

【氏名】朝日 啓太

(72)【発明者】

【氏名】高畠 充宏

(72)【発明者】

【氏名】村田 敬

【審査官】 岸 智史

(56)【参考文献】

【文献】 国際公開第２００９／０６３８０３（ＷＯ，Ａ１）

【文献】 特開２００３−１３１２２４（ＪＰ，Ａ）

【文献】 特開２００１−１８４０３４（ＪＰ，Ａ）

【文献】 特開２０１３−２４６３７９（ＪＰ，Ａ）

【文献】 特開２００６−１０６６０５（ＪＰ，Ａ）

【文献】 特開２０１１−０８５６９３（ＪＰ，Ａ）

【文献】 特開２００２−１５６９５０（ＪＰ，Ａ）

【文献】 特開２００８−２６８３２３（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／０２６８２３８（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０２Ｆ １／１３３，１／１３３５７

Ｇ０９Ｇ ３／２０，３／３４，３／３６

(57)【特許請求の範囲】

【請求項1】

ＰＷＭ調光によってバックライトの輝度制御を行う制御部を有する液晶表示装置であって、
前記バックライトは、互いに異なるタイミングで点灯される１次元的に配置されたｎ系統（ｎ≧４）のバックライトブロックを備え、
前記ｎ系統のバックライトブロックは、前記バックライトブロックの物理的な並び順とは異なる順序で且つ両端のバックライトブロックが連続して点灯されることがない順序で点灯される、液晶表示装置。

【請求項2】

前記ｎ系統のバックライトブロックは、両端以外の隣接するバックライトブロックが連続して点灯されることがない順序で点灯される、請求項１に記載の液晶表示装置。

【請求項3】

ｎ≧５であり、前記ｎ系統のバックライトブロックは、隣接するバックライトブロックが連続して点灯されることがない順序で点灯される、請求項２に記載の液晶表示装置。

【請求項4】

前記ｎ系統のバックライトブロックは、ブロックＡ，Ｂ，Ｃ，Ｄをこの順序で備え、ブロックＡ，Ｂ，Ｃ，Ｄは、Ａ→Ｂ→Ｄ→Ｃ又はＡ→Ｃ→Ｄ→Ｂの順序で点灯される、請求項１又は請求項２に記載の液晶表示装置。

【請求項5】

前記ｎ系統のバックライトブロックは、ブロックＡ，Ｂ，Ｃ，Ｄ，Ｅをこの順序で備え、ブロックＡ，Ｂ，Ｃ，Ｄ，Ｅは、Ａ→Ｃ→Ｅ→Ｂ→Ｄ、Ａ→Ｄ→Ｂ→Ｅ→Ｃ、Ａ→Ｂ→Ｄ→Ｅ→Ｃ、又はＡ→Ｃ→Ｅ→Ｄ→Ｂの順序で点灯される、請求項１〜請求項３の何れか１つに記載の液晶表示装置。

【請求項6】

前記制御部は、高輝度領域ではＤＣ調光のみによって前記バックライトの輝度制御を行い、前記高輝度領域よりも輝度設定値が小さい低輝度領域ではＤＣ調光と前記ＰＷＭ調光の組み合わせによって前記バックライトの輝度制御を行う、請求項１〜請求項５の何れか１つに記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に関する。

【背景技術】

【0002】

液晶表示装置の輝度制御は、通常、バックライトから出力される光の強度を変化させることによって行われる。バックライトからの出力光の強度は、一般に、バックライトに流れる電流をＯＮ／ＯＦＦするデューティ比を変化させることによって制御される。このような制御方法は、一般にＰＷＭ調光と称される。ＰＷＭ調光は、簡易な回路構成で実現可能であるという利点がある反面、バックライトがＯＮ／ＯＦＦされるために、特にデューティ比が小さい場合には、画面がチカチカするいわゆるフリッカーが発生するという欠点を有している。

【0003】

このような欠点を補うために、特許文献１では、バックライトを５系統のバックライトブロックに分割し、点灯開始のタイミングをずらして各バックライトブロックを順次点灯させるという、いわゆるフェーズシフト制御を行うことによって、全てのバックライトが同時にＯＮ／ＯＦＦされる場合に比べてフリッカーを低減することを可能にしている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８−２２５１２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、特許文献１に開示されているフェーズシフト制御を行っても、ある程度のフリッカーが残っており、眼精疲労の原因になっている。

【0006】

本発明はこのような事情に鑑みてなされたものであり、フリッカーを一層低減することが可能な液晶表示装置、特に、低輝度領域（とりわけ、バックライトブロックが１系統ごとにバラバラに光る領域（４系統の場合であればデューティ比２５％未満の領域））でのフリッカー低減効果がより高い液晶表示装置を提供するものである。

【課題を解決するための手段】

【0007】

本発明によれば、ＰＷＭ調光によってバックライトの輝度制御を行う制御部を有する液晶表示装置であって、前記バックライトは、互いに異なるタイミングで点灯されるｎ系統（ｎ≧４）のバックライトブロックを備え、前記ｎ系統のバックライトブロックは、前記バックライドブロックの物理的な並び順とは異なる順序で点灯される、液晶表示装置が提供される。

【0008】

従来技術のフェーズシフト制御では、複数系統のバックライトブロックが一列に並べられ、その並び順に沿って順に点灯させていた。本発明者は、フリッカー低減策を検討するために、バックライトブロックの点灯順序を変更させた場合にフリッカーがどのように変化するのかについての実験を行ったところ、バックライトブロックをその並び順に従って点灯させた場合の結果が最も悪く、それ以外の何れの並び順で点灯させた場合でもフリッカーが低減されるという驚きの結果が得られ、本発明の完成に到った。

【0009】

以下、本発明の種々の実施形態を例示する。以下に示す実施形態は互いに組み合わせ可能である。
好ましくは、前記ｎ系統のバックライトブロックは、両端のバックライトブロックが連続して点灯されることがない順序で点灯される。
好ましくは、前記ｎ系統のバックライトブロックは、両端以外の隣接するバックライトブロックが連続して点灯されることがない順序で点灯される。
好ましくは、ｎ≧５であり、前記ｎ系統のバックライトブロックは、隣接するバックライトブロックが連続して点灯されることがない順序で点灯される。
好ましくは、前記ｎ系統のバックライトブロックは、ブロックＡ，Ｂ，Ｃ，Ｄをこの順序で備え、ブロックＡ，Ｂ，Ｃ，Ｄは、Ａ→Ｂ→Ｄ→Ｃ又はＡ→Ｃ→Ｄ→Ｂの順序で点灯される。
好ましくは、前記ｎ系統のバックライトブロックは、ブロックＡ，Ｂ，Ｃ，Ｄ，Ｅをこの順序で備え、ブロックＡ，Ｂ，Ｃ，Ｄ，Ｅは、Ａ→Ｃ→Ｅ→Ｂ→Ｄ、Ａ→Ｄ→Ｂ→Ｅ→Ｃ、Ａ→Ｂ→Ｄ→Ｅ→Ｃ、又はＡ→Ｃ→Ｅ→Ｄ→Ｂの順序で点灯される。
好ましくは、前記制御部は、高輝度領域ではＤＣ調光のみによって前記バックライトの輝度制御を行い、前記高輝度領域よりも輝度設定値が小さい低輝度領域ではＤＣ調光と前記ＰＷＭ調光の組み合わせによって前記バックライトの輝度制御を行う。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施形態の液晶表示装置の構成を示すブロック図である。

【図2】本発明の一実施形態の液晶表示装置のバックライトの構成を示し、（ａ）は４系統のバックライト、（ｂ）は５系統のバックライトを示す。

【図3】４系統のバックライトのバックライトブロックの点灯タイミングを示すタイミングチャートである。

【図4】４系統のバックライトをデューティ比２０％で駆動した場合のフリッカーの測定値の分布を示し、（ａ）〜（ｆ）は、それぞれパターンａ〜ｆに対応する。

【図5】５系統のバックライトをデューティ比２０％で駆動した場合のフリッカーの測定値の分布を示し、（ａ）〜（ｌ）は、それぞれパターンａ〜ｌに対応する。

【発明を実施するための形態】

【0011】

以下、本発明の種々の実施形態について説明する。以下に示す実施形態中で示した各種特徴事項は、互いに組み合わせ可能である。

【0012】

図１を用いて、本発明の一実施形態の液晶表示装置３について説明する。液晶表示装置３は、液晶パネル９と、映像処理回路１１と、バックライト１３と、バックライト制御回路１５と、制御部１７と、記憶部１９とを備える。

【0013】

映像処理回路１１は、外部から入力された映像信号に基づいて、液晶パネル９に最適な信号への変換処理を行い、変換により得られた液晶パネル映像信号を出力する。バックライト制御回路１５は、バックライトを駆動する電圧をバックライト１３に印加し、制御部１７から入力されたバックライト制御信号に従って、バックライト１３に流れる電流を出力する。バックライト制御信号は、ＰＷＭ調光の場合はバックライト１３に流れる電流をＯＮ/ＯＦＦするデューティ比を制御する信号であり、ＤＣ調光とＰＷＭ調光の組み合わせの場合には、デューティ比及びバックライト１３に流す電流量を制御する信号である。バックライト１３は、バックライト制御回路１５から出力されたバックライト駆動電流によって駆動されて可視光を出力する。ユーザーは、図示しない輝度設定値操作部を操作して設定した輝度設定値に応じて、バックライト制御回路１５に出力電流を調整させて、バックライト１３の輝度を調整することができる。液晶パネル９は、映像処理回路１１から入力された液晶パネル映像信号と、バックライト１３が出力した可視光により、映像を表示する。制御部１７は、ＣＰＵ及び各種メモリにより構成される。そして、制御部１７の動作は、プログラムの形式で記録部１９に記憶されており、このプログラムをＣＰＵが読み出して実行することによって本実施形態の処理が行われる。

【0014】

バックライト１３の種類は、特に限定されず、蛍光管タイプとＬＥＤタイプのどちらであっても本発明の効果を得ることができるが、ＬＥＤタイプの場合は、残光時間が短いため、フリッカーが顕著に現れやすいので、本発明は、バックライト１３がＬＥＤタイプである場合に、より好適に適用される。また、本発明は、バックライト１３の光源の配置が、エッジライト方式の場合に、好適に適用される。以下の説明では、ＬＥＤが表示画面の端部に配置されたエッジライト方式の液晶表示装置３を例に挙げて説明を進める。

【0015】

バックライト１３は、図２（ａ）〜（ｂ）に示すように、ベース１３ａ上に一列に並べて配置された多数のＬＥＤ１３ｂと、ＬＥＤ１３ｂに隣接して配置された導光板１３ｃとを備える。導光板１３ｃは、液晶表示装置３の表示画面に対応した位置に配置され、ＬＥＤ１３ｂからの光は、導光板１３ｃによって表示画面全体に広げられる。

【0016】

バックライト１３が図２（ａ）に示すように４系統のブロックＡ，Ｂ，Ｃ，Ｄに分けられる場合、ブロックＡ，Ｂ，Ｃ，Ｄは、図３（ａ）〜（ｄ）に示すように、互いに異なるタイミングで点灯される。従来技術では、ブロックＡ，Ｂ，Ｃ，Ｄは、図３（ａ）に示すように、その物理的な並び順と同じ順序で、つまり、Ａ→Ｂ→Ｃ→Ｄの順序で点灯されていた。図３（ａ）は、デューティ比が２０％である例であるので、各ブロックは、１周期の２０％の時間（図中のＯＮで示す時間）だけ点灯し、残りの時間（図中のＯＦＦで示す時間）は消灯している。また、あるブロックが点灯してから次のブロックが点灯するまでの時間は、４系統のバックライト１３では、１／４周期（１周期の２５％の時間）であるので、図３（ａ）の例では、あるブロックが消灯してから次のブロックが点灯するまでの１周期の５％の時間は、何れのブロックも点灯していない状態となる。従って、図３（ａ）に示す従来の点灯制御では、デューティ比が２０％であるにも関わらず、１周期の８０％の時間は何れかのブロックが点灯していることとなり、１周期における合計２０％の消灯時間は、それぞれのブロックの点灯後に４回（５％）に分けて発生するため、フリッカーが抑制されている。

【0017】

本実施形態では、図３（ｂ）〜（ｄ）に示すように、ブロックＡ，Ｂ，Ｃ，Ｄの点灯順序を制御することによって、フリッカーをさらに抑制している。具体的には、ブロックＡ，Ｂ，Ｃ，Ｄは、図３（ｂ）〜（ｄ）に示すように、Ａ→Ｂ→Ｃ→Ｄの順序以外の順序で点灯されており、後述する実施例で示すように、その全てにおいて、Ａ→Ｂ→Ｃ→Ｄの順序で点灯した場合よりもフリッカーが抑制されるという驚きの結果が得られた。さらに、図３（ｄ）のように、両端のブロックＡ，Ｄが連続して点灯される場合よりも、図３（ｂ）〜（ｃ）にように両端のバックライトブロックが連続して点灯されることがない順序で点灯される場合に、フリッカーがさらに抑制されるという結果が得られた。

【0018】

また、バックライト１３が図２（ｂ）に示すように５系統のブロックＡ，Ｂ，Ｃ，Ｄ，Ｅに分けられる場合でも、４系統の場合と同様に、５系統のブロックＡ，Ｂ，Ｃ，Ｄ，Ｅの並び順以外の順序、つまりＡ→Ｂ→Ｃ→Ｄ→Ｅ以外の順序でブロックＡ，Ｂ，Ｃ，Ｄ，Ｅを点灯することによって、Ａ→Ｂ→Ｃ→Ｄ→Ｅの順序で点灯した場合よりもフリッカーが抑制されるという結果が得られた。また、５系統の場合も、４系統の場合と同様に、両端のバックライトブロックが連続して点灯されることがない順序で点灯される場合に、フリッカーがさらに抑制されるという結果が得られた。また、両端以外の隣接するバックライトブロックが連続して点灯されることがない順序で点灯される場合に特にフリッカーが抑制されることが分かった。より詳しくは、両端以外のバックライトブロックは、ブロックＢ，Ｃ，Ｄであるので、Ｂ→Ｃ、Ｃ→Ｂ、Ｃ→Ｄ、Ｄ→Ｃの順序での点灯が含まれない点灯順序が好ましいことが分かった。このような点灯順序としては、Ａ→Ｃ→Ｅ→Ｂ→Ｄ、Ａ→Ｄ→Ｂ→Ｅ→Ｃ、Ａ→Ｂ→Ｄ→Ｅ→Ｃ、及びＡ→Ｃ→Ｅ→Ｄ→Ｂが挙げられる。また、隣接するバックライトブロックが連続して点灯されることがない順序で点灯される場合に特にフリッカーが抑制されることが分かった。つまり、Ａ→Ｂ、Ｂ→Ａ、Ｄ→Ｅ、Ｅ→Ｄの順序での点灯も含まれない点灯順序が好ましいことが分かった。このような点灯順序としては、Ａ→Ｃ→Ｅ→Ｂ→Ｄ、及びＡ→Ｄ→Ｂ→Ｅ→Ｃが挙げられる。

【0019】

上記結果から、バックライト１３が互いに異なるタイミングで点灯されるｎ系統（ｎ≧４）のバックライトブロックを備える場合、これらｎ系統のブロックを、その物理的な並び順とは異なる順序で点灯することによってフリッカーが抑制され、両端のバックライトブロックが連続して点灯されることがない順序で点灯することによってフリッカーがさらに抑制されることが分かった。さらに、ｎ系統のブロックを、両端以外の隣接するバックライトブロックが連続して点灯されることがない順序で点灯することによってフリッカーがさらに抑制されることが分かった。さらにｎ系統のブロックを、隣接するバックライトブロックが連続して点灯されることがない順序で点灯することによってフリッカーがさらに抑制されることが分かった

【0020】

本実施形態でのＰＷＭ調光のデューティ比は、特に限定されないが、デューティ比が小さいほどフリッカーが目立ちやすいので、デューティ比が小さい場合ほど、本実施形態の効果も顕著に現れる。特に、全てのブロックが同時に消灯される瞬間がある場合（バックライトが１系統ずつバラバラに光る場合）に、フリッカーが特に目立ちやすいので、そのような場合に、本実施形態の効果が特に顕著に現れる。従って、バックライト１３がｎ系統（ｎ≧４）のバックライトブロックを備える場合、デューティ比が１００／ｎ（％）未満（４系統であれば２５％未満、５系統であれば２０％未満）の場合、好ましくは（１００／ｎ）×０．８（％）未満の場合に、本実施形態のＰＷＭ調光が好適に適用される。

【0021】

また、ＰＷＭ調光の周波数は、特に限定されないが、例えば１００Ｈｚ〜１０００Ｈｚであり、２００〜１０００Ｈｚが好ましく、２００〜５００Ｈｚがさらに好ましい。この周波数が小さすぎると、本実施形態を適応してもフリッカーが目立ちやすくなり、この周波数が大きすぎるとＰＷＭの最小デューティが制限され、暗くしにくくなる、という問題が生じやすい。

【0022】

ところで、バックライト１３に供給する電流量を変化させることによって輝度制御を行うＤＣ調光では、原理上、フリッカーが発生しない。従って、フリッカー抑制という観点からはＰＷＭ調光よりもＤＣ調光の方が好ましい。しかし、バックライト１３に供給する電流量と、バックライト１３から出力される光強度の関係は、供給電流量が多い場合には安定しているが、供給電流量の減少に伴って不安定になる。また、供給電流量の減少に伴って、色度が変化して、バックライトが白色から幾分ずれる（バックライトは常に白色でなければならない。）場合がある。バックライト１３がＬＥＤタイプの場合にはその傾向が顕著である。

【0023】

以上の観点から、ＤＣ調光の欠点を抑制しつつその利点を活用すべく、高輝度領域ではＤＣ調光によってバックライト１３の輝度制御を行い、高輝度領域よりも輝度設定値が小さい低輝度領域ではＤＣ調光とＰＷＭ調光の組み合わせによってバックライト１３の輝度制御を行い、該ＰＷＭ調光において、本実施形態の点灯順序となるように制御部１７を構成することが好ましい。例えば、高輝度領域と低輝度領域の閾値となる輝度設定値を２０％とすると、輝度設定値が３０％の場合は、ＤＣ調光のみによってバックライト１３の輝度制御が行われる。一方、輝度設定値が１０％の場合、例えば、ＤＣ調光によってバックライト１３の出力を１／５にし、かつＰＷＭ調光でデューティ比を５０％にすることによってバックライト１３の出力をさらに１／２にすることによって輝度設定値に従った輝度が達成される。このように、ＤＣ調光と本実施形態を採用したＰＷＭ調光を組み合わせることによって、輝度設定値が小さい場合でも、ＰＷＭ調光のデューティ比を比較的大きくすることができ、また、デューティ比を小さくせざるを得ない場合でも、デューティ比が１００／ｎ（％）未満の場合のフリッカー低減効果が特に高いので、フリッカーが一層抑制される。

【実施例】

【0024】

１．フリッカー計測実験（４系統）
図２（ａ）に示すような４系統のバックライト１３のブロックＡ，Ｂ，Ｃ，Ｄを表１に示すパターンａ〜ｆの点灯順序で点灯させ、図２（ａ）中の測定点１〜９でフリッカーを測定した。測定点１〜９は、表示画面を上下方向及び左右方向にそれぞれ８等分したときの、１：左上、２：上端中央、３：右上、４：左端中央、５：中央、６：右端中央、７：左下、８：下端中央、９：右下、にある交点上の点である。フリッカーは、輝度・フリッカー計測器（コニカミノルタ製、型式：CA-210）、及びフリッカー測定プローブ（コニカミノルタ製、型式：CA-P12）を用いて測定した。ＰＷＭ調光の周波数は、１００Ｈｚとした。温度及び湿度は、常温常湿とした。また、測定は、暗室ではない通常のオフィス環境で行った。

【0025】

パターンａ，ｆでは、点灯順序がブロックの物理的な並び順に一致しているので、「並び順点灯」の列を○にしている。パターンａ，ｃ，ｅ，ｆでは、Ａ→Ｄ又はＤ→Ａの順序で連続して点灯されているので、「両端連続」の列を○にしている。また、パターンａ，ｃ，ｅ，ｆでは、Ｂ→Ｃ又はＣ→Ｂの順序で連続して点灯されているので、「両端以外の隣接ブロック連続点灯」の列を○にしている。

【0026】

【表1】

【0027】

フリッカー測定の結果を表２〜表４に示す。表２〜表４には、輝度・フリッカー計測器に表示された最高値を記載した。表２〜表４は、それぞれ、デューティ比８０％、５０％、２０％の場合の結果を示す。また、表４の内容を図示したものを図４に示す。表２〜表４中でＡＶＥは、９点の測定値の平均値を示す。ＭＩＮは、９点の測定値の最小値を示す。ΔＡＶＥ及びΔＭＩＮは、それぞれ、パターンａでのＡＶＥ，ＭＩＮの値に対する相対値を示す。パターンａは、従来と同様の、バックライトブロックの物理的な並び順と同じ順序での点灯順序であるので、ΔＡＶＥ及びΔＭＩＮは、点灯順序変更によるフリッカー低減効果を示している。

【0028】

表２〜表４を参照すると、デューティ比８０％、５０％、２０％の何れの場合であっても、パターンａ，ｆの場合のＡＶＥがそれ以外のパターンよりも大きかった。また、パターンｂ，ｃ，ｄ，ｅは、ＡＶＥの値は大きく異ならないが、パターンｂ，ｄでは、ＭＩＮの値がパターンｃ，ｅよりもはるかに小さかった。以上より、ブロックの物理的な並び順以外の順序で点灯することによってフリッカーが抑制され、両端のブロックが連続して点灯されることがない順序で点灯することによってフリッカーがさらに抑制されることが分かった。また、図４では、色が薄い部分のほどフリッカーの測定値が小さいことを示しており、パターンｂ，ｄにおいては、特に中央部近傍において色が薄くなっており、ユーザーが気になりやすい画面中央部において、フリッカーが顕著に低減されていることが分かる。

【0029】

また、表２〜表４のＡＶＥ及びＭＩＮの行を参照すると、デューティ比が小さくなるほど、フリッカーが大きくなる傾向があることが分かる。また、表２〜表４のΔＡＶＥ及びΔＭＩＮを参照すると、ΔＡＶＥ及びΔＭＩＮはデューティ比が小さい場合ほど大きな負の値になっていることから、デューティ比が小さい場合ほど、本発明によるフリッカー抑制効果が高いことが分かる。特に、デューティ比２０％では、バックライトブロックが１系統ずつ点灯しているために、パターンａでのＡＶＥ及びＭＩＮが非常に大きな値となっており、かつパターンｂ〜ｅでのΔＡＶＥ及びΔＭＩＮが非常に大きな負の値になっていることからパターンｂ〜ｅを適用することによってフリッカーが顕著に抑制されていることが分かる。

【0030】

【表2】

【0031】

【表3】

【0032】

【表4】

【0033】

２．フリッカー計測実験（５系統）
図２（ｂ）に示すような５系統のバックライト１３のブロックＡ，Ｂ，Ｃ，Ｄ，Ｅを表５に示すパターンａ〜ｌの点灯順序で点灯させ、図２（ｂ）中の測定点１〜９でフリッカーを測定した。測定点１〜９は、図２（ａ）と同様の位置の点である。フリッカーの測定条件は、４系統の場合と同様である。

【0034】

パターンａ〜ｌの中には、例えば、「Ａ→Ｅ→Ｄ→Ｃ→Ｂ→Ａ」という点灯順序が現れない。その理由は、「Ａ→Ｅ→Ｄ→Ｃ→Ｂ→Ａ」は、「Ｅ→Ｄ→Ｃ→Ｂ→Ａ→Ｅ」と等価であり、この点灯順序は、５系統のブロックを右から順にＡ，Ｂ，Ｃ，Ｄ，Ｅと命名した場合、「Ａ→Ｂ→Ｃ→Ｄ→Ｅ→Ａ」となり、パターンａと同一になる。５系統のブロックを右から順に命名するか、左から順に命名するかで結果に影響はないので、評価を簡潔に行うために「Ａ→Ｅ→Ｄ→Ｃ→Ｂ→Ａ」のようにパターンａ〜ｌの何れかと対称なパターンは表５に含めていない。

【0035】

パターンａでは、点灯順序がブロックの物理的な並び順に一致しているので、「並び順点灯」の列を○にしている。パターンａ，ｃ，ｇ，ｉ，ｋ，ｌでは、Ａ→Ｅ又はＥ→Ａの順序で連続して点灯されているので、「両端連続」の列を○にしている。また、パターンｄ，ｊ以外のパターンでは、Ｂ→Ｃ、Ｃ→Ｂ、Ｃ→Ｄ、Ｄ→Ｃの順序での点灯が含まれているので、「両端以外の隣接ブロック連続点灯」の列を○にしている。また、パターンｄでは、Ａ→ＢとＤ→Ｅの順序での点灯が含まれているので、「隣接ブロック連続点灯」の列を○にしている。

【0036】

【表5】

【0037】

フリッカー測定の結果を表６に示す。表６は、デューティ比２０％の場合の結果を示す。また、表６の内容を図示したものを図５に示す。図５の各図の上下左右の方向は、図４と同様である。表６中のＡＶＥ、ＭＩＮ、ΔＡＶＥ、及びΔＭＩＮの意味は、４系統の場合と同様である。

【0038】

表６を参照すると、並び順点灯であるパターンａでは、ＡＶＥがそれ以外のパターンよりも大きかった。この結果は、５つのブロックをその物理的な並び順で点灯させないことによってフリッカーを抑制可能であることを示している。また、両端連続点灯であるパターンｃ，ｇ，ｉ，ｋでは、ＭＩＮの値がその以外のパターンよりも大きく、両端連続点灯であるパターンｌでは、一番目立ちやすい画面中央部でのフリッカーの値が非常に大きくなっている。これらの結果は、両端のブロックを連続して点灯させないことによってフリッカーを抑制可能であることを示している。さらに、パターンｄ，ｊでは、両端以外のブロックＢ，Ｃ，Ｄにおいて、隣接するブロックを連続点灯させていないために、ＭＩＮの値が非常に小さくなった。さらにパターンｊでは、隣接するブロックを連続点灯させていないために、ＭＩＮの値が特に小さくなった。また、図５では、色が薄い部分のほどフリッカーの測定値が小さいことを示しており、パターンｄ，ｊにおいては、特に中央部近傍において色が薄くなっており、ユーザーが気になりやすい画面中央部において、フリッカーが顕著に低減されていることが分かる。
なお、パターンｄの点灯順序は、「Ａ→Ｃ→Ｅ→Ｄ→Ｂ」と対称であり、パターンｊの点灯順序は、「Ａ→Ｄ→Ｂ→Ｅ→Ｃ」と対称である。従って、「Ａ→Ｃ→Ｅ→Ｄ→Ｂ」は、パターンｄと同様にフリッカーが抑制されることが期待され、「Ａ→Ｄ→Ｂ→Ｅ→Ｃ」は、パターンｊと同様にフリッカーが抑制されることが期待される。

【0039】

【表6】

【図1】

【図2】

【図3】

【図4】

【図5】