知財求人 - 知財ポータルサイト「IP Force」
特許6244455半導体基板上に提供されるフォトニック結晶下部クラッド層を有するフォトニックデバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6244455
(24)【登録日】2017年11月17日
(45)【発行日】2017年12月6日
(54)【発明の名称】半導体基板上に提供されるフォトニック結晶下部クラッド層を有するフォトニックデバイス
(51)【国際特許分類】
G02B 6/122 20060101AFI20171127BHJP
G02B 6/12 20060101ALI20171127BHJP
H01L 21/336 20060101ALI20171127BHJP
H01L 29/78 20060101ALI20171127BHJP
H01L 27/15 20060101ALI20171127BHJP
【ＦＩ】
G02B6/122
G02B6/122 301
G02B6/12 371
H01L29/78 301C
H01L27/15 B
H01L27/15 C
【請求項の数】19
【全頁数】11
(21)【出願番号】特願2016-523782(P2016-523782)
(86)(22)【出願日】2014年6月16日
(65)【公表番号】特表2016-528534(P2016-528534A)
(43)【公表日】2016年9月15日
(86)【国際出願番号】US2014042496
(87)【国際公開番号】WO2014209652
(87)【国際公開日】20141231
【審査請求日】2016年2月19日
(31)【優先権主張番号】13/927,306
(32)【優先日】2013年6月26日
(33)【優先権主張国】US
【前置審査】
(73)【特許権者】
【識別番号】595168543
【氏名又は名称】マイクロン テクノロジー， インク．
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(74)【代理人】
【識別番号】100106851
【弁理士】
【氏名又は名称】野村 泰久
(72)【発明者】
【氏名】サアード，ユバル
【審査官】
奥村 政人
(56)【参考文献】
【文献】
特開２００２−１８９１３５（ＪＰ，Ａ）
【文献】
特開平１１−２７１５４１（ＪＰ，Ａ）
【文献】
特開２００８−２０９４５０（ＪＰ，Ａ）
【文献】
特表２００４−５２７７７８（ＪＰ，Ａ）
【文献】
特開２００５−０９１４６７（ＪＰ，Ａ）
【文献】
特開２００２−３２３６３３（ＪＰ，Ａ）
【文献】
米国特許第０６６７４９４９（ＵＳ，Ｂ１）
【文献】
米国特許出願公開第２００３／０１７４９４０（ＵＳ，Ａ１）
【文献】
米国特許第０６９９３２１２（ＵＳ，Ｂ１）
【文献】
米国特許出願公開第２０１０／０１４２８７７（ＵＳ，Ａ１）
(58)【調査した分野】（Int.Cl.，ＤＢ名）
Ｇ０２Ｂ ６／１２− ６／１４
(57)【特許請求の範囲】
【請求項1】
半導体基板と、
前記基板内に形成された複数の離隔された材料領域を含む、前記基板内に形成された光学クラッドと、
前記光学クラッド上に形成されたコアを含む導波路と、
を含み、
前記コアは半導体材料を含み、
前記導波路は、前記コアの側面および上部表面上にさらなるクラッドをさらに含む、
ことを特徴とする集積構造。
前記基板内に形成された複数の離隔された材料領域を含む、前記基板内に形成された光学クラッドと、
前記光学クラッド上に形成されたコアを含む導波路と、
を含み、
前記コアは半導体材料を含み、
前記導波路は、前記コアの側面および上部表面上にさらなるクラッドをさらに含む、
ことを特徴とする集積構造。
【請求項2】
前記さらなるクラッドは酸化物材料を含む、
ことを特徴とする請求項１に記載の集積構造。
ことを特徴とする請求項１に記載の集積構造。
【請求項3】
前記酸化物材料は二酸化シリコンを含む、
ことを特徴とする請求項２に記載の集積構造。
ことを特徴とする請求項２に記載の集積構造。
【請求項4】
前記さらなるクラッドはＢＰＳＧまたはＰＳＧを含む、
ことを特徴とする請求項１に記載の集積構造。
ことを特徴とする請求項１に記載の集積構造。
【請求項5】
半導体基板と、
前記基板内に形成された複数の離隔された材料領域を含む、前記基板内に形成された光学クラッドと、
前記光学クラッド上に形成されたコアを含む導波路と、
を含み、
前記コアは、高さ（ｈ）および幅（ｗ）を有し、（ｗ）≧３ｈである、
ことを特徴とする集積構造。
前記基板内に形成された複数の離隔された材料領域を含む、前記基板内に形成された光学クラッドと、
前記光学クラッド上に形成されたコアを含む導波路と、
を含み、
前記コアは、高さ（ｈ）および幅（ｗ）を有し、（ｗ）≧３ｈである、
ことを特徴とする集積構造。
【請求項6】
前記光学クラッドはフォトニック結晶を含み、前記フォトニック結晶は、０．５４μｍの平均周期（ａ）を有する、
ことを特徴とする請求項５に記載の集積構造。
ことを特徴とする請求項５に記載の集積構造。
【請求項7】
（ｈ）は３．３μｍにほぼ等しい、
ことを特徴とする請求項５に記載の集積構造。
ことを特徴とする請求項５に記載の集積構造。
【請求項8】
シリコン基板内にフォトニック結晶として形成された下部クラッドと、前記下部クラッド上に形成されたエピタキシャル結晶シリコンで形成されたコアと、前記コアの側面および上に形成された酸化物クラッドと、を含む光学導波路を含む、
ことを特徴とする集積構造。
ことを特徴とする集積構造。
【請求項9】
前記フォトニック結晶は一次元フォトニック結晶である、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【請求項10】
前記フォトニック結晶は二次元フォトニック結晶である、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【請求項11】
前記フォトニック結晶は三次元フォトニック結晶である、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【請求項12】
前記フォトニック結晶は、前記シリコン基板内の離隔された材料領域を含む、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【請求項13】
前記材料領域は、前記シリコン基板内で周期的に離隔される、
ことを特徴とする請求項１２に記載の集積構造。
ことを特徴とする請求項１２に記載の集積構造。
【請求項14】
前記材料領域は、前記シリコン基板内で準周期的に離隔される、
ことを特徴とする請求項１２に記載の集積構造。
ことを特徴とする請求項１２に記載の集積構造。
【請求項15】
前記基板はその厚さの全体にわたってシリコンを含む、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【請求項16】
前記基板上に集積された電子デバイスをさらに含む、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【請求項17】
前記フォトニック結晶は、前記光学導波路を通る光路の方向に複数の連続する単位セルを含み、前記単位セルに対して（ａ）の平均周期を提供する、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【請求項18】
（ａ）は、約０．５４μｍの値を有する、
ことを特徴とする請求項１７に記載の集積構造。
ことを特徴とする請求項１７に記載の集積構造。
【請求項19】
前記光学導波路は、断面幅ｗおよび高さｈを有し、ｗ≧３ｈである、
ことを特徴とする請求項８に記載の集積構造。
ことを特徴とする請求項８に記載の集積構造。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板上に作製されるフォトニックデバイスに関する。
【背景技術】
【0002】
導波路、変調器、検出器、復調器、共振器、タップ、スプリッタ、増幅器、回折格子、カプラなどのフォトニックデバイスは、集積回路基板上に集積されることに成功した。典型的には、フォトニックデバイスは、光を伝送するための導波路コア材料と、コア内に光を封じ込めるためのコア周囲のクラッドと、を有する。しばしば基板はシリコンで形成され、コア材料はポリシリコンで形成される。このようなデバイスが基板上に作製されるとき、光信号損失を防ぐために、コアを通る光が基板に結合されないようにするデカップリングも存在しなければならない。これは、コアと基板との間に好適な光デカプラを必要とする。しばしば、シリコンオンインシュレータ（ＳＯＩ）基板は、シリコン上部層の下に二酸化シリコン層の形態で光学絶縁体を有するが、この目的のために使用することができる。あるいは、ベアシリコン基板は、被覆光デカプラ、例えば、二酸化シリコン層を備えることができ、その上に導波路コアを有するフォトニックデバイスを構築することができる。さらに、最近は、電子回路および電子デバイスを、フォトニック回路およびフォトニックデバイスと共に基板上に集積する傾向にある。これは、フォトニックデバイスおよびフォトニック回路用に用いられる好適な光学的分離を有する基板が、同一基板上に作製される電子デバイスおよび電子回路に対する所望の動作特性に適切ではないことがあるという、さらなる問題を提起する。
【0003】
適切なクラッド層および低い信号損失を提供し、かつ、同一基板上への電子回路および電子デバイスの集積を容易にするような、フォトニック回路およびフォトニックデバイスを基板から光学的に分離するための効率的技術および構造が望まれている。
【図面の簡単な説明】
【0004】
【図1A】一実施形態による、基板上に作製されたフォトニックデバイスの一例の、導波方向に沿った断面図である。
【図3A】別の作製プロセスの連続的ステップの一例を示す。
【図3B】別の作製プロセスの連続的ステップの一例を示す。
【図3C】別の作製プロセスの連続的ステップの一例を示す。
【図3D】別の作製プロセスの連続的ステップの一例を示す。
【図3E】別の作製プロセスの連続的ステップの一例を示す。
【図3F】別の作製プロセスの連続的ステップの一例を示す。
【図3G】別の作製プロセスの連続的ステップの一例を示す。
【図3H】別の作製プロセスの連続的ステップの一例を示す。
【図4】同一基板上にフォトニックデバイスおよび電子デバイスの双方を含むように作製された集積回路の断面である。
【発明を実施するための形態】
【0005】
本発明は、光学分離構造を提供し、これは、下地基板のバルク材料から、導波路などのフォトニックデバイス、または構造の一部として導波路を含む他のフォトニックデバイスを分離することができる。光学分離構造は、フォトニックデバイスを通る光の垂直方向封じ込め用の下部クラッドとしても機能する。光学分離構造は、基板内に作製されたフォトニック結晶で形成され、その上にフォトニックデバイスの残りが形成される。フォトニックデバイスは、フォトニック結晶下部クラッド層によって基板から光学的に分離されたコアを有する導波路を含む。さらなるクラッドが導波路コアの側面および上部にも提供される。
【0006】
フォトニックデバイスは、フォトニックデバイスおよび電子デバイスの双方が形成される基板上に集積されてもよい。
【0007】
実施形態は、シリコン基板と、導波路用のコア材料としての結晶シリコンとを使用するものとして記述されるが、実施形態は、これらの特定の材料の使用に限定されることはなく、他の材料を基板および導波路コア用に使用することができる。
【0008】
ここで、図１Ａの断面図と、図１Ａを９０°回転した図である図１Ｃの断面図と、図１Ａの拡大部分である図１Ｂとを参照すると、シリコン基板１０１上に形成されたフォトニックデバイス１００の一実施形態が図示される。図示されたフォトニックデバイス１００は、導波路コア１０５と、基板１０１内に形成されたフォトニック結晶１０３によって形成された下部クラッドと、図１Ｃに示されるように、誘電材料１０７によって形成された側壁クラッドおよび上部クラッドと、を有する導波路である。図１Ａ内のコア１０５を通る光路の方向は、左から右または右から左である。フォトニックデバイスは、光を通すために導波路コア１０５を使用するあらゆる種類のフォトニックデバイスとして形成することができる。その例は、導波路、変調器、検出器、復調器、共振器、タップ、スプリッタ、増幅器、回折格子、カプラおよび他のフォトニックデバイスを含む。導波路コア１０５内の光導波モードとシリコン基板１０１のモードとの間のカップリングは、フォトニック結晶１０３の結晶分散特性によって抑制され、それによって導波路コア１０５を通る低損失光路を提供することができる。
【0009】
フォトニック結晶１０３は、基板１０１内に形成された素子１０９の周期的または準周期的アレイとして提供される。限定しない例として、基板１０１は、ベアシリコンで形成されてもよく、即ち、シリコンは、基板１０１の全厚さに亘る唯一つの材料である。素子１０９は、例として、酸化物（酸化シリコン、二酸化シリコン）、窒化物（窒化シリコンなど）、またはアルミニウムもしくは銅などの金属など、種々の誘電材料または導電性材料で形成されてもよい。実際には、フォトニック結晶１０３の平均屈折率が導波路コア１０５の材料の平均屈折率よりも低くなる限り、基板１０１を周期的もしくは準周期的断片１１８（図１Ｂ）に分割し、光分散を引き起こすあらゆる材料を使用することができる。素子１０９は、基板１０１バルク内への光のカップリングがほとんどないか全くないように、基板１０１に入る光の分散を引き起こす。また、図１Ｃに最良に図示されるように、フォトニック結晶１０３の平均屈折率は導波路コア１０５の平均屈折率よりも低いため、コア１０５、側面および上部クラッド１０７を含む導波路に対する下部クラッドとして機能する。図１Ｂは、フォトニック結晶１００断片１１８を含む連続的導波路断片１２２のうちの一つを、点線によって図示し、ここで、導波路コア１０５は、高さ（ｈ）を有し、素子１０９は基板１０１内に幅（ｘ）および深さ（ｄ）を有し、素子１０９は、周期（ａ）で離隔される。
【0010】
フォトニック結晶１０３の平均屈折率は、以下に記述されるように、周期（ａ）（図１Ｂ）または準周期を有するフォトニック結晶１０３断片１１８の屈折率を平均化することによって決定される。導波路コア１０５は、一例として結晶シリコンで形成することができ、側面および上部クラッド１０７は、結晶シリコン導波路コア１０５の屈折率よりも低い屈折率を有する材料で形成することができる。図１Ａ−図１Ｃの実施形態のうちのある具体例においては、基板１０１は、ベアシリコンで形成され、素子１０９は二酸化シリコンで形成され、コア１０５は、エピタキシャル結晶シリコンで形成され、側面および上部クラッド１０７は、二酸化シリコンで形成される。さらに、以下に記述されるように、電子デバイスが基板１０１上に集積される場合、側面および上部クラッドは、ＢＰＳＧまたはＰＳＧで形成され、この材料は、電子集積回路内で層間誘電体材料として有用であることが既知であり、結晶シリコン導波路コア１０５の屈折率よりも低い屈折率を有する。
【0011】
図１Ａ−図１Ｃに示されるように、フォトニック結晶１０３は、周期（ａ）（図１Ｂ）の周期的構造を有する。しかしながら、フォトニック結晶は、準周期的結晶構造も有することがある。準周期的フォトニック結晶は既知であって、例えば、Ｆｌｏｒｅｓｃｕ ｅｔ ａｌによる“Ｃｏｍｐｌｅｔｅ Ｂａｎｄ Ｇａｐｓ ｉｎ Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ Ｐｈｏｔｏｎｉｃ Ｑｕａｓｉｃｒｙｓｔａｌｓ”，Ｔｈｅ Ａｍｅｒｉｃａｎ Ｐｈｙｓｉｃａｌ Ｓｏｃｉｅｔｙ（２００９）１５５１１２−１から１５５１２−７ページおよびＳｕｎ ｅｔ ａｌによる“Ａｉｒ Ｇｕｉｄｉｎｇ ｗｉｔｈ Ｐｈｏｔｏｎｉｃ Ｑｕａｓｉ−Ｃｒｙｓｔａｌ Ｆｉｂｅｒ”，ＩＥＥＥ（２０１０），１０４１−１１３５に記述されている。
【0012】
具体的構造の一例においては、図１Ｂに示される導波路断片１２２の寸法を用いると、フォトニック結晶１０３は、一次元（１Ｄ）ブラッグ反射器として形成される。導波路コア１０５の高さ（ｈ）および幅（ｗ）は、其々、約３．３ｕｍと、約３ｘ（ｈ）である。厚さに対する幅の比を３：１以上にすることによって、例えば、フォトニックデバイス１００に対する光源のカップリングを容易にする。導波路コア１０５に対するこの非対称設計は、より高次のモードをサポートする一方で、主伝搬ゼロ次モードもサポートする。素子１０９の幅（ｘ）は、約０．１３ｕｍであり、周期（ａ）は約０．５４ｕｍである。素子１０９の深さ（ｄ）は、約０．６８ｕｍであってもよい。本明細書で用いられる“ａｐｐｒｏｘｉｍａｔｅｌｙ（約）”という語は、その値が表された値から±１０％逸脱してもよいことを示すために用いられる。この構造では、フォトニック結晶１０３は、３．４の平均屈折率を有し、これは、結晶シリコンの平均屈折率（３．５）よりも小さい。さらには、素子１０９間の基板１０１のシリコンの幅が約０．４１ｕｍであり、これは、素子１０９の幅（ｗ）の３倍より大きいため、基板１０１上に、導波路コア１０５のためのほぼ完全な結晶エピタキシャルシリコン層を形成することが容易になる。
【0013】
これらの寸法を有する導波路に対して行われたシミュレーションは、フォトニック結晶１０３および導波路１０５の幾何学的特性が、１３１０ｎｍ±４０ｎｍの波長で、ＴＥ０１およびＴＭ０１伝搬モードに対する最小の伝送損失を達成するために、最小限に調整することができることを示す。約−２ｄｂ／ｃｍから約−５ｄｂ／ｃｍの、基板１０１中への低い光信号損失が存在する。シミュレーションは、導波路コア層１０５の高さ（ｈ）（図１Ｂ）が、ＴＥ０１モード伝送に対して約２．５ｕｍより大きく、ＴＭ０１モード伝送に対して約５ｕｍより大きいべきであることも明らかにした。
【0014】
上述されたパラメータは、導波路コア１０５および関連するフォトニック結晶クラッド１０３に対する代表的寸法の単なる例に過ぎない。他の寸法も、特定の用途に対しても同様に使用することができる。
【0015】
上述され、図面に示された実施形態は、ブラッグ反射器として機能する一次元フォトニック結晶１０３を形成するが、フォトニック結晶１０３は、基板１０１内に、二次元または三次元フォトニック結晶構造として形成することもできる。二次元および三次元フォトニック結晶１０３は、ＴＥおよびＴＭ光学伝送モードをサポートするために、基板１０１中への光信号損失を低下させ、フォトニックデバイス１００の性能を改善することができる。
【0017】
図２Ａは、ベアシリコン基板である開始基板１０１を図示する。基板１０１は、フォトリソグラフィーを使用して複数のトレンチ１０２を有するようにパターン化される。一例においては、例えばシリコン窒化物マスクなどのパターン化されたマスクが、基板１０１上に形成され、素子１０９の位置に対応するマスク部分が基板１０１の表面まで下方へ除去されている。図２Ｂに示されるように、マスクの除去された領域によって、トレンチ１０２を形成するための、基板１０１の選択的エッチングを可能とし、その後、マスクは、エッチングまたは化学機械研磨（ＣＭＰ）および基板１０１の洗浄によって除去される。その後、図２Ｃに示されるように、例えば、二酸化シリコン１０９などの酸化物は、基板１０１上に堆積されるか、または成長してトレンチ１０２を充填する。図２Ｄに示されるように、その後、二酸化シリコンは、基板１０１内に組込まれた素子１０９を形成するために、基板１０１の上部レベルまで平坦化される。素子１０９は、周期（ａ）で配置される。
【0018】
図２Ｅに示されるように、導波路コア１０５を形成することになる結晶シリコン層１１４は、酸化物素子１０９を含む基板１０１上に、ブランケット層として非選択的にエピタキシャル成長する。図２Ｆは、図２Ｅから９０°回転された基板１０１の断面を図示する。素子１０９の幅（ｘ）が小さい（０．１３ｕｍ）ため、少量のポリシリコンがエピタキシャル成長中に酸化物素子１０９上に形成される。しかしながら、ポリシリコンは、．２ｕｍよりも薄いので、その有効な体積は、導波路コア１０５を形成する本質的に完全なエピタキシャル結晶層１１４の全体積のうちの１％未満である。
【0019】
図２Ｇに示されるように、結晶エピタキシャルシリコン層１１４は、基板１０１の表面におけるフォトニック結晶１０３の上部までトレンチ１１１を形成するために選択的にエッチングされ、それによって導波路コア１０５を形成し、導波路コア１０５は、他のエピタキシャル結晶シリコン領域１１４からトレンチ１１１によって分離される。その後、図２Ｈに示されるように、導波路コア１０５に対して側面および上部クラッド層１０７を形成するために誘電材料が堆積される。側面および上部クラッド層のための誘電材料は、シリコンより低い屈折率を有する如何なる材料でもよく、例えば、二酸化シリコンなどの酸化物、窒化物、ＢＰＳＧ、ＰＳＧまたは他の材料である可能性がある。一例においては、フォトニックデバイス１００は、結晶シリコン導波路コア１０５、下部フォトニック結晶クラッド１０３、側面および上部二酸化シリコンクラッド１０７を含む導波路構造を有する。
【0021】
図３Ａは、開始ベアシリコン基板１０１を示す。図３Ｂは、基板１０１上に形成されたパターン化マスク１１３を示す。パターン化されたマスク１１３は、シリコン窒化物で形成することができる。マスク１１３中の開口１２０は、フォトニック結晶構造１０３の素子１０９’が形成される位置に対応する。図３Ｃに示されるように、素子１０９’は、例えば、二酸化シリコンなどの酸化物を使用して、その後、マスク１１３の上部表面までの二酸化シリコンのＣＭＰ平坦化を使用して開口１２０内に作製される。次に図３Ｄに示されるように、マスク材料は、選択的にエッチング除去され、基板１０１の上部表面から上方に延びる素子１０９’を残す。図３Ｅに示されるように、結晶シリコン１１４’のエピタキシャル層は、基板１０１の上部表面上にブランケット層として作製され、素子１０９’の上部端を通り過ぎて上方に延びる。エピタキシャル結晶シリコン１１４’ は、フォトニック結晶構造１０３上の導波路コア１０５へと形成されることになる。
【0022】
図３Ｆは、図３Ｅの構造の９０°回転された断面図である。図３Ｇに示されるように、その後、エピタキシャル結晶シリコン層１１４’は、導波路コア１０５を形成するために、シリコン基板１０１の表面まで選択的にエッチングされ、導波路コア１０５はトレンチ１１１によってエピタキシャル結晶シリコンの他の領域１１４’から分離され、その後、側面および上部クラッド誘電材料１０７が、エッチングされた領域内と、導波路コア１０５の上部表面上に形成される。誘電材料は、図１Ａ−図１Ｃおよび図２Ｈを参照して上述されたのと同一の誘電材料１０７（例えば、二酸化シリコン）または図２Ｈを参照して記述された他の材料のうちの一つである可能性がある。これは、結晶シリコン導波路コア１０５を包囲するフォトニック結晶構造１０３下部クラッドおよび二酸化シリコン（または他の材料の）側面および上部クラッド１０７を含む完全な導波路１００構造を形成する。
【0023】
図４は、電子デバイスおよび電子回路（例えば、ＣＭＯＳデバイスおよびＣＭＯＳ回路）が作製されるのと同一の、例えばシリコン基板などの基板１０１上に、フォトニックデバイス１００を集積化した一例を示す。図４の右側は、図１Ａの実施形態に図示されたフォトニック結晶１０３下部クラッド、導波路コア１０５、側面（図示せず）および上部クラッド１０７を含むフォトニックデバイスを図示する。図４の左側は、ベアシリコン基板１０１上に作製された電子回路の一部を形成する電子デバイスの一例としてＭＯＳＦＥＴトランジスタ２０１の作製を示す。ＭＯＳＦＥＴトランジスタ２０１は、シリコン基板１０１の上部領域内に、ドープされたソース２０２およびドレイン２０４領域を含み、トランジスタ２０１周囲の基板１０１内に電気的シャロートレンチアイソレーション（ＳＴＩ）領域２０５を含み、ソース２０２およびドレイン２０４領域間のチャネル内に電荷経路を制御するゲート構造２０６を含む。電極２０７も、ソース２０２およびドレイン２０４領域に其々接続されるものとして図示される。この例においては、電極２０７の上部表面は、導波路コア１０５の上部クラッド用に用いられる同一の誘電層１０７の上部表面上に存在する。ＰＳＧおよびＢＰＳＧは、ＣＭＯＳ集積回路の作製中にゲート分離および層間誘電体メタライゼーション用に、一般的に使用される絶縁材料であるため、側面および上部クラッド１０７はこれらの材料で形成されてもよい。
【0024】
上述された実施形態は、ベアシリコン基板１０１を使用するが、基板としてシリコンオンインシュレータ（ＳＯＩ）基板の上部シリコン層を使用する実施形態を形成することも可能であり、その基板上にフォトニック結晶下部クラッド１０３および対応する導波路が形成される。また、フォトニック結晶１０３は、基板１０１内の周期的（ａ）または準周期的配列を有する素子１０９，１０９’を有するように記述されたが、導波路コア１０５の材料の平均屈折率よりも低いフォトニック結晶１０３に対する平均屈折率を提供するのに十分な、シリコン基板１０１内の無秩序度を提供する他のスペーシングが使用されてもよい。また、導波路コア１０５を形成する結晶エピタキシャル層１１４、１１４’は、非選択的に成長するものとして図示されているが、代替的に、導波路コア１０５の所望の断面形状で、選択的に成長することもできる。
【0025】
例示的実施形態が上述されてきたが、それらの実施形態は、本発明を限定するものではなく、本発明の趣旨または範囲を逸脱することなく改変を行うことができる。したがって、本発明は、図面および添付の記述によって限定されることはないが、添付の請求項の範囲によってのみ限定される。