特許 6245856 光電変換装置、光電変換システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6245856

(24)【登録日】2017年11月24日

(45)【発行日】2017年12月13日

(54)【発明の名称】光電変換装置、光電変換システム

(51)【国際特許分類】

   H04N 5/374 20110101AFI20171204BHJP

   H04N 5/378 20110101ALI20171204BHJP

   H04N 9/07 20060101ALI20171204BHJP

【ＦＩ】

   H04N5/374

   H04N5/378

   H04N9/07 C

【請求項の数】10

【全頁数】18

(21)【出願番号】特願2013-125720(P2013-125720)

(22)【出願日】2013年6月14日

(65)【公開番号】特開2015-2415(P2015-2415A)

(43)【公開日】2015年1月5日

【審査請求日】2016年6月9日

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100126240

【弁理士】

【氏名又は名称】阿部 琢磨

(74)【代理人】

【識別番号】100124442

【弁理士】

【氏名又は名称】黒岩 創吾

(72)【発明者】

【氏名】黒田 享裕

【審査官】 粕谷 満成

(56)【参考文献】

【文献】 特開２０１３−０６８７５９（ＪＰ，Ａ）

【文献】 特開２０１２−０９９９３４（ＪＰ，Ａ）

【文献】 特開２００９−０２１８０９（ＪＰ，Ａ）

【文献】 特開２００９−０３３３１６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｎ ５／３７４

Ｈ０４Ｎ ５／３７８

Ｈ０４Ｎ ９／０７

(57)【特許請求の範囲】

【請求項1】

単位セルと信号出力部とを各々が有するとともに、受光領域に設けられた複数の領域と、
第一及び第二信号線とを有し、
前記単位セルの各々は、複数の光電変換部と、セル出力部とを有し、
前記セル出力部は、前記複数の光電変換部の各々の信号に基づく信号と、前記複数の光電変換部の信号を加算した加算信号に基づく信号とをそれぞれ前記第一信号線に出力し、
前記信号出力部に前記第一信号線から、前記加算信号に基づく信号が入力され、
前記信号出力部が、前記加算信号に基づく信号を前記第二信号線に出力し、
前記複数の信号出力部の各々が、互いに異なる前記単位セルの間に設けられていることを特徴とする光電変換装置。

【請求項2】

単位セルと加算部と信号出力部とを各々が有するとともに、受光領域に設けられた複数の領域と、
第一及び第二信号線とを有し、
前記単位セルの各々は、複数の光電変換部と、セル出力部とを有し、
前記セル出力部は、前記複数の光電変換部の各々の信号に基づく信号を前記第一信号線に出力し、
前記加算部に前記第一信号線から前記複数の光電変換部の各々の信号に基づく信号が入力され、前記加算部が、前記複数の光電変換部の信号を加算した加算信号を生成して前記信号出力部に出力し、
前記信号出力部が、前記加算信号に基づく信号を前記第二信号線に出力し、
前記複数の信号出力部の各々が、互いに異なる前記単位セルの間に設けられていることを特徴とする光電変換装置。

【請求項3】

前記光電変換装置は前記受光領域の外部に読み出し部をさらに有し、
前記複数の領域の各々から前記読み出し部に、前記第一信号線を介して前記複数の光電変換部の各々の信号に基づく信号が入力され、
前記複数の領域の各々から前記読み出し部に、前記第二信号線を介して前記加算信号に基づく信号が入力されることを特徴とする請求項１または２に記載の光電変換装置。

【請求項4】

前記信号出力部の出力する前記加算信号に基づく信号が、前記複数の単位セルの各々の前記加算信号に基づく信号同士で平均化した信号であることを特徴とする請求項１〜３のいずれかに記載の光電変換装置。

【請求項5】

前記複数の領域が行列状に設けられ、
前記複数の光電変換部が、前記単位セル内に行列状に設けられ、
前記光電変換装置は、複数の前記第一信号線と、複数の前記第二信号線とを有し、
前記複数の第一信号線の各々が、前記複数の光電変換部の設けられた列に対応して設けられ、
前記複数の第二信号線の各々が、前記複数の領域の設けられた列に対応して設けられていることを特徴とする請求項１〜４のいずれかに記載の光電変換装置。

【請求項6】

前記第一信号線が第１方向に沿って延在し、
前記第二信号線が、前記第１方向に沿って延在することを特徴とする請求項１〜５のいずれかに記載の光電変換装置。

【請求項7】

前記複数の光電変換部にカラーフィルタが対応して配され、
前記加算信号が、同色のカラーフィルタの配された前記複数の光電変換部が出力する信号を加算した信号であることを特徴とする請求項１〜６のいずれかに記載の光電変換装置。

【請求項8】

請求項１〜７のいずれかに記載の光電変換装置と、
前記光電変換装置から出力される信号によって、被写体の測光を行う測光処理部と、を有することを特徴とする光電変換システム。

【請求項9】

前記光電変換装置が、第一及び第二の信号を前記測光処理部に出力し、
前記第一の信号は、前記第一信号線に出力された、前記複数の光電変換部の各々の信号に基づく信号であり、
前記第二の信号は、前記第二信号線に出力された、前記加算信号に基づく信号であり、
前記測光処理部が、前記第一の信号に基づいて、被写体の撮影シーンを検出し、
前記測光処理部が、前記第一の信号と前記第二の信号との一方と、検出された前記撮影シーンとに基づいて前記被写体の測光を行うことを特徴とする請求項８に記載の光電変換システム。

【請求項10】

請求項１〜７のいずれかに記載の光電変換装置と、
前記光電変換装置から出力される信号によって画像を生成する出力信号処理部と、
を有することを特徴とする光電変換システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光電変換装置、光電変換システム、光電変換装置の駆動方法に関する。

【背景技術】

【0002】

特許文献１には、複数の画素から出力される信号を加算した加算信号を出力する加算回路と、複数の画素の出力する信号を加算することなく出力する非加算回路を有する撮像装置が記載されている。特許文献１において、加算回路と非加算回路は、複数の画素が設けられた画素アレイに対して１個の領域にのみ設けられている。

【0003】

また、特許文献２の撮像装置は、加算モードと非加算モードで動作する。加算モードでは、複数の画素を有する領域において、複数の画素の出力する信号を加算した加算信号を生成し、該領域から信号線に加算信号が出力される。非加算モードでは、複数の画素の各々から該信号線に信号が出力される。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００５−３４８０４１号公報

【特許文献2】特開２００３−１８４６５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１の撮像装置は、加算回路が設けられた領域が一つであるため、加算信号を高速に生成することが困難であった。

【0006】

特許文献２の撮像装置は、複数の画素が設けられた領域から加算信号が出力される信号線と、該領域から非加算信号が出力される信号線が同一である。加算モードでは、複数の画素の一部の画素から加算信号が信号線に出力される。また、加算信号を出力しない画素の出力スイッチのノードが信号線に電気的に接続されている。このため、非加算モードにおいて、加算信号を出力しない画素の出力スイッチの寄生成分が、信号線の駆動負荷を増大させる。この駆動負荷の増大により、画素が信号線に加算信号の出力を開始してから信号線の電位が加算信号の電位に変化するまでの期間が長くなる。従って、加算信号を高速に読み出せない課題があった。

【課題を解決するための手段】

【0007】

本発明は上記の課題を鑑みて為されたものであり、その一の態様は単位セルと信号出力部とを各々が有するとともに、受光領域に設けられた複数の領域と、第一及び第二信号線とを有し、前記単位セルの各々は、複数の光電変換部と、セル出力部とを有し、前記セル出力部は、前記複数の光電変換部の各々の信号に基づく信号と、前記複数の光電変換部の信号を加算した加算信号に基づく信号とをそれぞれ前記第一信号線に出力し、前記信号出力部に前記第一信号線から、前記加算信号に基づく信号が入力され、前記信号出力部が、前記加算信号に基づく信号を前記第二信号線に出力し、前記複数の信号出力部の各々が、互いに異なる前記単位セルの間に設けられていることを特徴とする光電変換装置である。

【0008】

本発明の別の態様は、単位セルと加算部と信号出力部とを各々が有するとともに、受光領域に設けられた複数の領域と、第一及び第二信号線とを有し、前記単位セルの各々は、複数の光電変換部と、セル出力部とを有し、前記セル出力部は、前記複数の光電変換部の各々の信号に基づく信号を前記第一信号線に出力し、前記加算部に前記第一信号線から前記複数の光電変換部の各々の信号に基づく信号が入力され、前記加算部が、前記複数の光電変換部の信号を加算した加算信号を生成して前記信号出力部に出力し、前記信号出力部が、前記加算信号に基づく信号を前記第二信号線に出力し、前記複数の信号出力部の各々が、互いに異なる前記単位セルの間に設けられていることを特徴とする光電変換装置である。

【0009】

本発明の別の態様は、単位セルと信号保持部と信号出力部とを各々が有するとともに、受光領域に設けられた複数の領域と、第一及び第二信号線とを有し、前記単位セルの各々は、複数の光電変換部と、セル出力部とを有する光電変換装置の駆動方法であって、前記セル出力部が、前記複数の光電変換部の各々の信号に基づく信号と、前記複数の光電変換部の信号を加算した加算信号に基づく信号とをそれぞれ前記第一信号線に出力する工程と、前記信号保持部が前記第一信号線に出力された前記加算信号に基づく信号を保持する工程と、前記信号出力部が、前記信号出力部が保持した信号に基づく信号を前記第二信号線に出力する工程と、を有し、前記加算信号に基づく信号を保持する前記工程を、互いに異なる前記領域の複数の前記信号保持部が、前記加算信号に基づく信号を保持する期間の少なくとも一部同士を重ねて行うことを特徴とする光電変換装置の駆動方法である。

【発明の効果】

【0010】

本発明の光電変換装置は、受光領域に設けられた複数の領域の各々で、複数の光電変換部の信号を加算した加算信号を生成することで加算信号を高速に生成することができる。また、本発明の光電変換装置は、複数の光電変換部の各々の信号を出力する第一信号線とは別に、加算信号に基づく信号が出力される第二信号線を有する。これにより、本発明の光電変換装置は、加算信号に基づく信号を高速に読み出すことができる。

【図面の簡単な説明】

【0011】

【図1】光電変換システムの構成の一例の図と、光電変換装置の構成の一例の図と、光電変換装置の動作の一例の図

【図2】光電変換装置の構成の一例の図

【図3】光電変換装置の構成の一例の図

【図4】光電変換装置の動作の一例の図

【図5】光電変換装置の動作の一例の図

【図6】光電変換装置の動作の一例の図と、読み出し回路の構成の一例の図

【図7】光電変換装置の構成の一例の図

【図8】光電変換装置の構成の一例の図

【図9】光電変換装置の構成の一例の図

【図10】光電変換システムの構成の一例の図

【発明を実施するための形態】

【0012】

以下、図面を参照しながら各実施例を説明する。

【0013】

（実施例１）
図１（ａ）は、本実施例の光電変換システムの構成例を示した模式図である。図１（ａ）の光電変換システムは、光電変換装置１、演算部２を有する。演算部２は、アナログ−デジタル変換部（以下Ａ／Ｄ部）４、メモリ５、測光処理部６、システム制御部７を有する。

【0014】

光電変換装置１は、被写体からの光に基づく信号を演算部２に出力する。光電変換装置１から演算部２に出力された信号は、Ａ／Ｄ部４でアナログ−デジタル変換される。メモリ５は、Ａ／Ｄ部４で変換されたデジタル信号を保持する。光電変換装置１及びＡ／Ｄ部４の動作は、システム制御部７により制御される。更に、メモリ５は保持した信号を測光処理部６に出力し、測光処理部６は出力された信号に基づいて被写体の測光を行う。システム制御部７は、演算部２の各部及び光電変換装置１の制御を行う。

【0015】

図１（ｂ）は、光電変換装置１の構成例を示したものである。光電変換装置１は、画素部１１、主走査回路１２、読み出し回路１３、副走査回路１４、出力アンプ１５、タイミングジェネレータ（以下ＴＧ）１６を備えている。画素部１１は被写体からの光が入射する受光領域である。

【0016】

画素部１１は、光電変換部を備えた複数の画素が行列状に並んで配置されている。主走査回路１２は、光電変換部に蓄積された電荷の読み出し、複数の光電変換部で蓄積された信号電荷の加算、光電変換部のリセットのそれぞれの制御を、画素部１１の行単位で行う。画素部１１は、主走査回路１２の制御に基づいて、リセットレベルの信号と、被写体からの光に基づく光電変換信号とを出力する。読み出し回路１３は、主走査回路１２によって読み出された画素部１１の信号をＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理する。具体的には、読み出し回路１３は、画素部１１から読み出し回路１３に至る電気的経路が有する固有のオフセットを含むリセットレベルの信号と、光電変換信号との差の信号を出力する。このＣＤＳ処理により、読み出し回路１３は、ノイズ成分の低減された光電変換信号を出力アンプ１５に出力する。副走査回路１４は、読み出し回路１３に保持されているＣＤＳ処理後の光電変換信号を、読み出し回路１３から順次、出力アンプ１５に出力させる。出力アンプ１５は、副走査回路１４により読み出し回路１３から出力された、ＣＤＳ処理後の光電変換信号を増幅し、出力信号Ｖｏｕｔとして演算部２に出力する。出力信号Ｖｏｕｔが、光電変換装置１が演算部２に出力する、被写体からの光に基づく信号である。ＴＧ１６には外部からクロック信号ＣＬＫが与えられている。ＴＧ１６は、主走査回路１２、読み出し回路１３、副走査回路１４の動作を制御する。

【0017】

図１（ｃ）は、出力信号Ｖｏｕｔと垂直同期信号ＶＤ、水平同期信号ＨＤとの関係を示すタイミング図である。ＴＧ１６が主走査回路１２に出力する垂直同期信号ＶＤをＨｉｇｈレベル（以下Ｈレベル）とすると、主走査回路１２は画素部１１から順次、読み出し回路１３にノイズレベルの信号と光に基づく信号とを出力させる。垂直同期信号ＶＤがＬｏｗレベル（以下Ｌレベル）の期間、すなわち時刻ｔ１から時刻ｔ２までの期間が主走査ブランキング期間である。また、垂直同期信号ＶＤがＨレベルの期間、すなわち時刻ｔ２から時刻ｔ５までの期間が主走査信号期間である。１つの主走査ブランキング期間と、１つの主走査信号期間とを合わせた期間、すなわち時刻ｔ１から時刻ｔ５までの期間が主走査期間である。また、ＴＧ１６に入力される水平同期信号ＨＤがＨレベルの期間、ＴＧ１６は副走査回路１４に、読み出し回路１３を走査させる。この走査により、読み出し回路１３は、ＣＤＳ処理した光電変換信号を出力アンプ１５に出力する。水平同期信号ＨＤがＨレベルである期間、すなわち時刻ｔ３から時刻ｔ４までの期間が、副走査信号期間である。また、垂直同期信号ＶＤがＨレベルとなってから、水平同期信号ＨＤがＨレベルとなるまでの期間、すなわち時刻ｔ２から時刻ｔ３までの期間が、副走査ブランキング期間である。１つの副走査ブランキング期間と、１つの副走査信号期間と、を合わせた期間、すなわち時刻ｔ２から時刻ｔ４までの期間が副走査期間である。

【0018】

図１（ｃ）に示したＶｏｕｔは、図１の出力アンプ１５の出力信号Ｖｏｕｔを示している。

【0019】

図２は、本実施例の画素部１１を示した図である。

【0020】

画素部１１は、複数の領域２１を有する。図２に示した画素部１１は、２行２列の領域２１を有する。領域２１には、セル部２２及び単位信号処理部２３が設けられている。

【0021】

図２に示した画素部１１の各画素２４のフォトダイオードには、カラーフィルタが設けられている。各画素２４のフォトダイオードのカラーフィルタの色は、図２の画素２４の内部に「Ｒ、Ｇｒ、Ｇｂ、Ｂ」で示している。「Ｒ」が付されている画素２４は、対応して設けられているカラーフィルタの色がＲｅｄ（赤）であることを示している。「Ｇｒ」が付されている画素２４は、「Ｒ」の画素２４と同一行に設けられた画素２４であるとともに、該画素２４に対応して設けられているカラーフィルタの色がＧｒｅｅｎ（緑）であることを示している。「Ｇｂ」が付されている画素２４は、「Ｂ」の画素２４と同一行に設けられた画素２４であるとともに、該画素２４に対応して設けられているカラーフィルタの色がＧｒｅｅｎ（緑）であることを示している。第一信号線Ｌ１１−１〜Ｌ１１−８は、画素２４の各々の信号が出力される信号線である。単位信号処理部２３には、複数の画素２４で生じた信号電荷が加算されたことに基づく信号が入力される。そして、各列の単位信号処理部２３は、入力された該信号に基づく信号を第二信号線Ｌ２１−１、Ｌ２１−２に出力する。また、同列に配置された複数の単位信号処理部２３の各々は、共通の第二信号線Ｌ２１に信号を出力する。

【0022】

図３は、領域２１をより詳細に示した図である。各制御線３０〜３５に印加される信号はそれぞれ順に、信号φＴＸ１、φＴＸ２、φＴＸ３、φＴＸ４、φＳＥＬ１、φＲＥＳ１である。また、各制御線３７〜４３に印加される信号はそれぞれ順に、信号φＣＯＮ、φＴＸ５、φＴＸ６、φＴＸ７、φＴＸ８、φＳＥＬ２、φＲＥＳ２である。

【0023】

セル部２２は、フォトダイオード１０１と、フォトダイオード１０１に蓄積された電荷を転送するトランジスタ１０２を有する画素２４を複数有する以下、図３において、Ｒ１、Ｇｂ１、Ｒ３、Ｇｂ３を付した画素２４を有する単位セル１００について説明する。単位セル１００は４つの画素２４、トランジスタ１０３、１０４、１０５を有している。

【0024】

トランジスタ１０２のゲートは、図１の主走査回路１２に接続された制御線３０に接続されている。トランジスタ１０３の一方の主ノードには、電源線ＶＬ１から電圧が入力されている。トランジスタ１０３の他方の主ノードはトランジスタ１０４の一方の主ノードに電気的に接続されている。トランジスタ１０４の他方の主ノードは、第一信号線Ｌ１１−１に電気的に接続されている。制御線３４に印加される信号φＳＥＬ１をＴＧ１６がＨレベルとすることにより、トランジスタ１０３からトランジスタ１０４を介して第一信号線Ｌ１１−１に至る電気的経路が導通状態となる。不図示の電流源が第一信号線Ｌ１１−１に電流を供給することによって、トランジスタ１０３はソースフォロアとして動作する。従って、トランジスタ１０３は、トランジスタ１０３の入力ノードの電位に応じた信号を、トランジスタ１０４を介して第一信号線Ｌ１１−１に出力する。トランジスタ１０３は、単位セル１００の信号を第一信号線に出力するセル出力部である。

【0025】

トランジスタ１０５の一方の主ノードには電源線ＶＬ２から電圧が入力されている。トランジスタ１０５の他方の主ノードはトランジスタ１０３の入力ノードに電気的に接続されている。

【0026】

図３でＲ１、Ｇｂ１、Ｒ３、Ｇｂ３を付した各画素２４の各々のトランジスタ１０２は、同一のトランジスタ１０３の入力ノードに電気的に接続されている。

【0027】

図３では、複数の単位セル１００が行列状に設けられている。図３では、一つの単位セル１００に関わる各トランジスタについて符号を付している。他の単位セル１００についても、カラーフィルタの配列を除いて、各トランジスタに符号を付した単位セル１００と同様の回路構成である。以下、図３で各トランジスタに符号を付した単位セル１００を中心に説明する。

【0028】

同行のトランジスタ１０２は、共通の制御線３０〜３３に電気的に接続されている。また、同行のトランジスタ１０４は共通の制御線３４に電気的に接続されている。また、同行のトランジスタ１０５は共通の制御線３５に電気的に接続されている。

【0029】

また、同列のトランジスタ１０３の入力ノードは、トランジスタ１０６によって電気的に接続されている。

【0030】

単位信号処理部２３は、容量素子１０８、トランジスタ１０７、１０９が複数列設けられている。各列の容量素子１０８、トランジスタ１０７、１０９は、単位セルの各列に対応して設けられている。さらに単位信号処理部２３は、出力アンプ１１０を有する。

【0031】

図４を参照しながら、図３に示したセル部２２、単位信号処理部２３の動作を説明する。

【0032】

図４は、図３におけるセル部２２の動作のタイミング図である。図４に示した動作では、フォトダイオード１０１を露光する。その後、１副走査期間中に単位セル１００が含む４つの画素２４の各々が光に基づく信号を、第一信号線Ｌ１１を介して、図１（ｂ）の読み出し回路１３に出力する。図４に示した各信号は、図３に示した各信号に対応している。図４に示した時刻ｔ０から時刻ｔ３２までの期間、ＴＧ１６は制御線４５に印加される信号φＭＥ、制御線４６に印加されるφＡＶＥ、制御線３７に印加されるφＣＯＮを共にＬレベルとしている。つまり、図４に示した動作では、第一信号線Ｌ１１に出力された信号は全て、単位信号処理部２３の容量素子１０８には出力されず、読み出し回路１３に出力される。

【0033】

時刻ｔ０にＴＧ１６が信号φＲＥＳ１、φＲＥＳ２をＨレベルとした後、ＴＧ１６が信号φＴＸ１〜φＴＸ８を全てＨレベルとする。これにより、図３に示した２行４列の単位セル１００に含まれる全画素２４のトランジスタ１０３の入力ノードとフォトダイオード１０１の電位がリセットされる。

【0034】

時刻ｔ１に、ＴＧ１６が信号φＴＸ１〜φＴＸ８を全てＬレベルにする。これにより、各画素のフォトダイオード１０１の信号電荷がリセットされる。単位セル１００の各画素２４の露光期間は、時刻ｔ１から、各画素２４に入力される信号φＴＸが次にＨレベルになるまでの期間である。図４では、信号φＴＸ１によって制御されるトランジスタ１０２を有する画素２４の露光期間を示している。

【0035】

時刻ｔ２に、ＴＧ１６が信号φＲＥＳ１をＨレベルとすると、制御線３５に電気的に接続されているトランジスタ１０５がオンとなる。これにより、制御線３５によって制御されるトランジスタ１０５に電気的に接続されたトランジスタ１０３の入力ノードの電位がリセットされる。

【0036】

時刻ｔ３に、ＴＧ１６は信号φＳＥＬ１をＨレベルとする。これにより、制御線３４によって制御されるトランジスタ１０４が第一信号線Ｌ１１にリセットレベルの信号を出力する。

【0037】

時刻ｔ４に、ＴＧ１６は信号φＴＸ１をＨレベルとする。これにより、図３でＲ１、Ｇｒ１、Ｒ２、Ｇｒ２と付した画素２４の各々のフォトダイオード１０１が蓄積した信号電荷が、各々の単位セル１００のトランジスタ１０３の入力ノードに転送される。これにより、制御線３４によって制御されるトランジスタ１０４が第一信号線Ｌ１１に光電変換信号を出力する。

【0038】

時刻ｔ５に、ＴＧ１６は信号φＳＥＬ１をＬレベルにする。

【0039】

時刻ｔ６に、ＴＧ１６は信号φＲＥＳ１をＨレベルにする。これにより、制御線３５によって制御されるトランジスタ１０５に電気的に接続されたトランジスタ１０３の入力ノードの電位がリセットされる。

【0040】

時刻ｔ７に、ＴＧ１６は信号φＳＥＬ１をＨレベルにする。これにより、制御線３４によって制御されるトランジスタ１０４が第一信号線Ｌ１１を介して読み出し回路１３にリセットレベルの信号を出力する。

【0041】

時刻ｔ８に、ＴＧ１６は信号φＴＸ２をＨレベルにする。これにより、図３でＧｂ１、Ｂ１、Ｇｂ２、Ｂ２と付した画素２４の各々のフォトダイオード１０１が蓄積した信号電荷が、各々の単位セル１００のトランジスタ１０３の入力ノードに転送される。これにより、制御線３４によって制御されるトランジスタ１０４が第一信号線Ｌ１１に光電変換信号を出力する。

【0042】

時刻ｔ９に、ＴＧ１６は信号φＳＥＬ１をＬレベルにする。

【0043】

以降、ＴＧ１６は時刻ｔ６から時刻ｔ９で行った動作と同様に、信号φＴＸ３、φＴＸ４を順次Ｈレベルにする。これにより、信号φＳＥＬ１によって制御されるトランジスタ１０４を有する単位セル１００の各画素２４の信号電荷に基づく光電変換信号が読み出し回路１３に出力される。

【0044】

その後、時刻ｔ１６に、水平同期信号ＨＤがＨレベルとなる。これにより、ＴＧ１６は副走査回路１４に読み出し回路１３を走査させる。よって、各読み出し回路１３が順次、ＣＤＳ処理後の光電変換信号を出力アンプ１５に出力する。このＣＤＳ処理後の光電変換信号とは、リセットレベルの信号と光電変換信号との差の信号である。

【0045】

その後、ＴＧ１６は時刻ｔ１から時刻ｔ１６までで行った動作と同様の動作を時刻ｔ１８から時刻ｔ３２までの期間に、信号φＳＥＬ１の代わりに信号φＳＥＬ２を制御して行う。

【0046】

次に、図５を参照しながら、セル部２２の単位セル１００が光電変換信号を単位信号処理部２３に出力する動作を説明する。

【0047】

時刻ｔ０に、ＴＧ１６は信号φＣＯＮをＨレベルにする。これにより、図３に示したトランジスタ１０６がオンとなり、同列に設けられた、複数の単位セル１００のトランジスタ１０３の入力ノード同士の間の電気的経路が導通状態となる。

【0048】

時刻ｔ１に、ＴＧ１６は信号φＲＥＳ１、φＲＥＳ２をＨレベルにする。これにより、制御線３５、４３によって制御されるトランジスタ１０５と電気的に接続されたトランジスタ１０３の入力ノードの電位がリセットされる。

【0049】

時刻ｔ２に、ＴＧ１６は信号φＳＥＬ１をＨレベルにする。これにより、制御線３４によって制御されるトランジスタ１０４は、第一信号線Ｌ１１にリセットレベルの信号を出力する。

【0050】

時刻ｔ３に、ＴＧ１６は信号φＴＸ１、φＴＸ３、φＴＸ５、φＴＸ７をＨレベルにする。これにより、図３の１列目、３列目の単位セル１００では、トランジスタ１０３の入力ノードで、「Ｒ」の色のカラーフィルタが設けられたフォトダイオード１０１の画素２４同士の信号電荷が加算される。このトランジスタ１０３の入力ノードで加算された信号電荷を加算信号と表記する。特許請求の範囲で示した加算部は、本実施例ではトランジスタ１０３の入力ノードである。２列目、４列目の単位セル１００では、トランジスタ１０３の入力ノードで、「Ｇ」の色のカラーフィルタが設けられたフォトダイオード１０１の画素２４同士の信号電荷が加算される。制御線３４によって制御される、１〜４列目のトランジスタ１０４のそれぞれは、加算信号に基づく信号を第一信号線Ｌ１１に出力する。

【0051】

また、時刻ｔ３にＴＧ１６は信号φＭＥＭをＨレベルにする。これにより、容量素子１０８は、該容量素子１０８に対応する列の第一信号線Ｌ１１に出力されている加算信号に基づく信号を保持する。本実施例の容量素子１０８は、加算信号に基づく信号を保持する信号保持部である。信号保持部が保持した信号を保持信号と表記する。

【0052】

時刻ｔ４に、ＴＧ１６は信号φＭＥＭをＬレベルにする。

【0053】

時刻ｔ５に、ＴＧ１６は信号φＡＶＥをＨレベルにする。これにより、図３に示した各列の容量素子１０８同士が導通状態となる。よって、各列の容量素子１０８の保持信号は平均化され、この平均化された保持信号が出力アンプ１１０に入力される。以下、平均化された保持信号を、平均加算信号と表記する。平均加算信号は、容量素子１０８の保持信号に基づく信号である。出力アンプ１１０は、平均加算信号を増幅した信号を生成する。そして、出力アンプ１１０は、この平均加算信号を、第二信号線Ｌ２１を介して読み出し回路１３に出力する。本実施例の平均加算信号は、加算信号に基づいている。従って、平均加算信号についても、加算信号に基づく信号であると言える。本実施例の出力アンプ１１０は、加算信号に基づく信号を出力する信号出力部である。

【0054】

時刻ｔ６に、ＴＧ１６は信号φＳＥＬ１をＬレベルにする。

【0055】

時刻ｔ７に、ＴＧ１６は信号φＲＥＳ１，φＲＥＳ２をＨレベルにする。これにより、各単位セル１００のトランジスタ１０３の入力ノードの電位がリセットされる。

【0056】

時刻ｔ８に、ＴＧ１６は信号φＳＥＬ１をＨレベルにする。

【0057】

時刻ｔ９に、ＴＧ１６は信号φＴＸ２、φＴＸ４、φＴＸ６、φＴＸ８をＨレベルにする。これにより、図３の１列目、３列目の単位セル１００では、トランジスタ１０３の入力ノードで、「Ｇ」の色のカラーフィルタが設けられたフォトダイオード１０１の画素２４同士の信号電荷が加算される。２列目、４列目の単位セル１００では、トランジスタ１０３の入力ノードで、「Ｒ」の色のカラーフィルタが設けられたフォトダイオード１０１の画素２４同士の信号電荷が加算される。制御線３４によって制御される１〜４列目のトランジスタ１０４のそれぞれは、加算信号に基づく信号を第一信号線Ｌ１１に出力する。

【0058】

また、時刻ｔ９に、ＴＧ１６は信号φＭＥＭをＨレベルにする。これにより、容量素子１０８は、対応する列の第一信号線Ｌ１１に出力されている加算信号に基づく信号を保持する。

【0059】

時刻ｔ１０に、ＴＧ１６は信号φＭＥＭをＬレベルにする。

【0060】

時刻ｔ１１に、ＴＧ１６は信号φＡＶＥをＨレベルにする。これにより、図３に示した各列の容量素子１０８同士が導通状態となる。よって、各列の容量素子１０８が保持した保持信号が平均化されて平均加算信号が生成される。この平均加算信号が出力アンプ１１０に入力される。出力アンプ１１０は、平均加算信号を読み出し回路１３に出力する。読み出し回路１３は、副走査回路１４の走査によって、出力アンプ１１０から入力された平均加算信号を出力アンプ１５に出力する。

【0061】

このように、読み出し回路１３は、各画素２４の信号電荷に基づく光電変換信号をＣＤＳ処理した信号を出力アンプ１５に出力する。また、読み出し回路１３は、単位信号処理部２３から出力された平均加算信号を出力アンプ１５に出力する。つまり、本実施例の読み出し回路１３は、各画素２４の信号電荷に基づく光電変換信号と、加算信号に基づく信号とが入力される読み出し部である。

【0062】

本実施例の光電変換装置は、各画素２４の信号電荷に基づく光電変換信号をＣＤＳ処理した信号と、複数列の単位セル１００の加算信号に基づく信号を平均化した平均加算信号とをそれぞれ得ることができる。これにより本実施例の光電変換システムは、高解像度、低解像度の画像をそれぞれ得ることができる。

【0063】

また、加算部が加算信号を生成することにより、低輝度の被写体の測光を行う場合の光電変換信号の信号振幅を大きくすることができる。これにより、複数の画素２４の信号電荷を加算しない場合に比して、本実施例の光電変換装置は光電変換信号のＳ／Ｎ比を向上させることができる。これにより、本実施例の光電変換装置を有する光電変換システムは、光電変換装置が複数の画素２４の加算信号を生成しない場合に比して、測光処理の精度を向上させることができる。

【0064】

一方で、高輝度の被写体の測光を行った場合に、加算信号が飽和すると測光処理の精度が低下してしまう。このような場合には、読み出し回路１３が出力する、複数の画素２４の各々の信号電荷に基づく光電変換信号を用いることによって、測光処理を行うことができる。

【0065】

よって、本実施例の光電変換装置は、複数の画素２４の各々の信号電荷に基づく光電変換信号のみ、あるいは、平均加算信号のみを出力する場合に比して、測光処理を好適に行うことのできる被写体の輝度の範囲を拡大することができる。

【0066】

また、本実施例の光電変換装置は、各画素２４の信号電荷に基づく光電変換信号をＣＤＳ処理した信号と、複数列の単位セル１００の加算信号に基づく信号を平均化した平均加算信号とをそれぞれ得ることができる。これにより、各画素２４の信号電荷に基づく光電変換信号をＣＤＳ処理した信号によって、演算部２は画像を生成することができる。生成した画像により演算部２は、被写体の撮影シーンを検出することができる。この被写体の撮影シーンとは、例えば人の顔など注目したい被写体を含む撮影、夜景撮影、太陽など高輝度の被写体を含む撮影などを指す。そして、演算部２は、検出した撮影シーンと平均加算信号とに基づいて、被写体の測光を行う。これにより、本実施例の光電変換装置は、撮影シーンに対応した好適な測光を行うことができる。

【0067】

本実施例に光電変換装置は、各単位セル１００が加算部を有している。加算回路が設けられた領域が一つである特許文献１の撮像装置に対し、本実施例の光電変換装置は、加算信号を高速に生成することができる。

【0068】

また、特許文献１の撮像装置は、加算信号を保持する領域が、画素アレイに対して１つの領域である。一方で、本実施例の光電変換装置は、各々が加算信号に基づく信号を保持する複数の単位信号処理部２３を有する。そして、本実施例の光電変換装置は、複数の単位信号処理部２３で並行して加算信号に基づく信号を保持する。そして、本実施例の光電変換装置は、複数の単位信号処理部２３が並行して、平均加算信号を読み出し回路１３に出力することができる。これにより、本実施例に光電変換装置は、特許文献１に記載の撮像装置に比して、複数の領域２１の各々から平均加算信号を高速に読み出すことができる。

【0069】

また、本実施例の光電変換装置は、複数の単位信号処理部２３を有している。これにより、互いに異なる単位信号処理部２３の容量素子１０８が加算信号に基づく信号を保持する期間の少なくとも一部同士を重ねることができる。そして、ＴＧ１６が複数の単位信号処理部２３に出力する信号φＡＶＥをＨレベルにすることにより、複数の単位信号処理部２３で並行して平均加算信号を生成することができる。これにより、単位信号処理部２３が一つの場合に比して、領域２１の各々の平均加算信号を生成する期間を短縮することができる。

【0070】

また、本実施例の光電変換装置は、複数の単位信号処理部２３は、第一信号線Ｌ１１とは別の第二信号線Ｌ２１に平均加算信号を出力する。第二信号線Ｌ２１は、各単位信号処理部２３に電気的に接続されており、第一信号線Ｌ１１よりも寄生成分が少ない。これにより、第二信号線Ｌ２１の駆動負荷は、第一信号線Ｌ１１の駆動負荷よりも小さい。これにより、第一信号線Ｌ１１を用いて各単位信号処理部２３から平均加算信号を出力させる場合に比して、本実施例の光電変換装置は高速に平均加算信号を各単位信号処理部２３から読み出し回路１３に出力させることができる。

【0071】

特許文献２に記載の撮像装置で、平均加算信号を得るためには、各画素内に容量素子を設ける必要があった。従って、各画素のフォトダイオードの面積が容量素子によって圧迫される課題があった。本実施例の光電変換装置は、画素２４とは別に容量素子１０８を設けている。これにより、画素２４のフォトダイオード１０１の面積が、特許文献２の撮像装置の構成に比して、圧迫されにくい。これにより、フォトダイオード１０１の光に対する感度を、特許文献２の撮像装置２の構成に比して向上させることができる。

【0072】

尚、本実施例では図４を参照しながら説明したように、ＴＧ１６が全ての単位セル１００で同じ信号出力動作を行わせていた。他の例として、ＴＧ１６が単位セル１００ごとに信号出力動作を異ならせるようにしても良い。このような信号出力動作の一例を、図６（ａ）を参照しながら説明する。図６（ａ）では信号φＭＥＭ、φＡＶＥを示していないが、図６（ａ）の動作を行う期間、ＴＧ１６は信号φＭＥＭ、φＡＶＥを共にＬレベルとしている。

【0073】

時刻ｔ１に、ＴＧ１６は信号φＲＥＳ１をＨレベルにする。

【0074】

そして時刻ｔ２に、ＴＧ１６は信号φＳＥＬ１をＨレベルにする。これにより、制御線３４によって制御されるトランジスタ１０４がリセットレベルの信号を第一信号線Ｌ１１に出力する。

【0075】

時刻ｔ３に、ＴＧ１６は信号φＴＸ１をＨレベルにする。これにより、制御線３４によって制御されるトランジスタ１０４が、制御線３０によって制御されるトランジスタ１０２を有する画素２４の信号電荷に基づく光電変換信号を第一信号線Ｌ１１に出力する。

【0076】

時刻ｔ４に、信号φＳＥＬ１をＬレベルにする。

【0077】

その後、ＴＧ１６は時刻ｔ１５までの期間、単位セル１００内の各画素２４の信号電荷に基づく光電変換信号をそれぞれ第一信号線Ｌ１１に出力させる。

【0078】

時刻ｔ１６に、ＴＧ１６は、信号φＲＥＳ２をＨレベルにした後、信号φＴＸ５〜ＴＸ８をＨレベルにする。これにより、制御線３８〜４１によって制御されるトランジスタ１０２を有する画素２４のフォトダイオード１０１の電位がリセットされる。

【0079】

つまり、図６（ａ）に示した動作では、制御線３０〜３３によって制御されるトランジスタ１０２を有する画素２４は、ローリングシャッタ動作を行う。一方、制御線３８〜４１によって制御されるトランジスタ１０２を有する画素２４は、グローバルシャッタ動作を行う。

【0080】

このように、ＴＧ１６が単位セル１００ごとに信号出力動作を異ならせるようにしても良い。

【0081】

また、本実施例の読み出し回路１３は、単位信号処理部２３から入力される平均加算信号についてもＣＤＳ処理を行っても良い。この場合、ＣＤＳ処理に用いるリセットレベルの信号は、各単位セル１００が出力するリセットレベルの信号を平均化した信号とすることができる。

【0082】

また、本実施例では、読み出し回路１３が平均加算信号を出力アンプ１５に出力していた。他の例として、読み出し回路１３が出力アンプ１５を介さずに光電変換装置の外部に平均加算信号を出力する形態であっても良い。

【0083】

また、図１（ｂ）に示した構成では、光電変換装置が１つの出力アンプ１５を有するとして説明した。他の例として、図６（ｂ）に示すように、読み出し回路１３が複数のラインメモリ１３１〜１３４を有し、出力アンプ５１〜５４がそれぞれ、ラインメモリ１３１〜１３４の各々に対応して設けられている構成としても良い。ラインメモリ１３１〜１３４は、それぞれ互いに異なる行の単位セル１００が出力する信号を保持する。この構成により、複数の単位セル１００の光電変換信号、領域２１の平均加算信号を、出力アンプ５１〜５４のそれぞれが並行して出力することができる。よって、図６（ｂ）に示した構成は出力アンプ１５が１つの構成に比して短期間で、複数の単位セル１００の光電変換信号、領域２１の平均加算信号のそれぞれを光電変換装置の外部に出力することができる。

【0084】

本実施例では、平均加算信号が出力アンプ１１０に入力される例を説明した。他の例として、複数の容量素子１０８の保持信号を加算した信号が、出力アンプ１１０に入力される形態であっても良い。この場合には、複数列の容量素子１０８の保持信号を加算するノードが、複数の画素の信号同士を加算する加算部である。

【0085】

本実施例では、単位セル１００が複数の画素２４を有していた。他の例として、単位セル１００が１つの画素２４、１つのトランジスタ１０３、１つのトランジスタ１０４を有するものであっても良い。また、単位信号処理部２３が、複数の単位セル１００のトランジスタ１０４が出力する信号を加算するようにしても良い。

【0086】

（実施例２）
本実施例の光電変換装置を、実施例１とは異なる点を中心に説明する。

【0087】

図７は、本実施例の光電変換装置を示した図である。図７では、図２に示したものと同じ機能を有する部材に、図２で付した符号と同じ符号を付している。

【0088】

実施例１で述べた光電変換装置は、各領域２１の単位信号処理部２３は、同列で共通の第二信号線Ｌ２１に電気的に接続されていた。本実施例の光電変換装置は、第二信号線Ｌ２１が、各領域２１に対応してそれぞれ設けられている点が実施例１の光電変換装置と異なる。これにより、本実施例の光電変換装置は、同列の領域２１の単位信号処理部２３に、同時に平均加算信号を出力させることができる。これにより、本実施例の光電変換装置は、実施例１の光電変換装置に比して、複数の領域２１の単位信号処理部２３が出力する平均加算信号をさらに高速に読み出すことができる。

【0089】

（実施例３）
本実施例の光電変換装置について、実施例１と異なる点を中心に説明する。

【0090】

図８は、本実施例の光電変換装置を示した図である。図８では、図２に示したものと同じ機能を有する部材に、図２で付した符号と同じ符号を付している。

【0091】

本実施例の光電変換装置は、各領域２１の単位信号処理部２３に、それぞれ４本の第二信号線Ｌ２１が電気的に接続されている。また、４本の第二信号線Ｌ２１の各々は、複数の領域２１の単位信号処理部２３に電気的に接続されている。

【0092】

図９は、図８に示した光電変換装置のうち、一つの領域２１と読み出し回路１３について示した図である。図９では、図３に示したものと同じ機能を有する部材に、図３で付した符号と同じ符号を付している。本実施例の光電変換装置の動作は、図５を参照しながら述べた動作と同様とすることができる。

【0093】

図９に示す通り、本実施例の単位信号処理部２３は、複数の出力アンプ１１０を有している。複数の出力アンプ１１０のそれぞれは、各列の容量素子１０８に対応して設けられている。また、複数の出力アンプ１１０のそれぞれは、複数の第二信号線Ｌ２１のそれぞれに対応して設けられている。

【0094】

図９に示した光電変換装置が、図５に示した時刻ｔ０から時刻ｔ５の動作を行うことにより、１列目の容量素子１０８は、「Ｒ」の色のカラーフィルタが設けられたフォトダイオード１０１の画素２４の加算信号に基づく信号を保持する。同様に、２列目、３列目、４列目のそれぞれの容量素子１０８は順に、「Ｇ」、「Ｒ」、「Ｇ」の色のカラーフィルタが設けられた画素２４の加算信号に基づく信号を保持する。その後、ＴＧ１６が信号φＡＶＥをＨレベルにすることにより、複数の出力アンプ１１０の各々は、複数の第二信号線Ｌ２１の各々に対し、同色のカラーフィルタが設けられたフォトダイード１０１の画素２４の加算信号に基づく信号を出力する。

【0095】

これにより、本実施例の光電変換装置は、同色のカラーフィルタが設けられたフォトダイード１０１の画素２４の加算信号に基づく信号を得ることができる。

【0096】

（実施例４）
本実施例の光電変換システムについて、図１０を参照しながら説明する。

【0097】

本実施例の光電変換システムは、光電変換装置１５４が出力する信号を用いて画像を生成する。光電変換装置１５４の構成は、実施例１〜３のいずれかの構成とすることができる。

【0098】

光電変換システムはレンズの保護のためのバリア１５１、被写体の光学像を本実施例の光電変換装置１５４に結像させるレンズ１５２、レンズ１５２を通った光量を可変にするための絞り１５３を有する。さらに光電変換システムは、光電変換装置１５４より出力される信号の処理を行う出力信号処理部１５５を有する。光電変換装置１５４から出力される信号は、被写体を撮影した撮影画像を生成するための撮像信号である。出力信号処理部１５５は光電変換装置１５４から出力される撮像信号を必要に応じて各種の補正、圧縮を行って処理する。レンズ１５２、絞り１５３は光電変換装置１５４に光を集光する光学系である。

【0099】

全体制御・演算部１５１０は、光電変換装置１５４に実施例１〜３で述べた動作を行わせる。出力信号処理部１５５は、光電変換装置１５４から出力された信号によって画像を生成する。

【0100】

光電変換システムはさらに、画像データを一時的に記憶する為のバッファメモリ部１５６、外部コンピュータ等と通信する為の外部インターフェース部１５７を有する。さらに光電変換システムは、撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体１５９、記録媒体１５９に記録または読み出しを行うための記録媒体制御インターフェース部１５８を有する。さらに光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０を有する。

【0101】

このように、本実施例の光電変換システムは、光電変換装置１５４が出力する信号により、画像を生成することができる。

【0102】

また、本実施例の光電変換装置１５４が出力する信号を用いて、出力信号処理部１５５が測光処理を行っても良い。この場合には、出力信号処理部１５５は測光処理を行って測光データを生成する。そして、出力信号処理部１５５は、生成した測光データを全体制御・演算部１５１０に出力する。全体制御・演算部１５１０は、入力された測光データに基づいて、光電変換装置１５４の露光量を決定する。この露光量とは、光電変換装置のシャッターを開いている期間、絞り１５２の絞り量、光電変換装置１５４の感度等を指す。

【0103】

これにより、光電変換システムは、被写体を適切な露光量で撮影した画像を生成することができる。

【符号の説明】

【0104】

１ 光電変換装置
１１ 画素部
１６ ＴＧ
２１ 第一領域
２２ 第二領域
Ｌ１１ 第一信号線
Ｌ２１ 第二信号線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】