特許 6246743 シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6246743

(24)【登録日】2017年11月24日

(45)【発行日】2017年12月13日

(54)【発明の名称】シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ

(51)【国際特許分類】

   H04B 1/16 20060101AFI20171204BHJP

   H04B 7/0413 20170101ALI20171204BHJP

   H04L 27/26 20060101ALI20171204BHJP

【ＦＩ】

   H04B1/16 Z

   H04B7/0413

   H04L27/26 100

【請求項の数】15

【全頁数】30

(21)【出願番号】特願2014-560109(P2014-560109)

(86)(22)【出願日】2013年3月1日

(65)【公表番号】特表2015-516711(P2015-516711A)

(43)【公表日】2015年6月11日

(86)【国際出願番号】US2013028742

(87)【国際公開番号】WO2013131051

(87)【国際公開日】20130906

【審査請求日】2016年2月2日

(31)【優先権主張番号】13/411,444

(32)【優先日】2012年3月2日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】595020643

【氏名又は名称】クゥアルコム・インコーポレイテッド

【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100109830

【弁理士】

【氏名又は名称】福原 淑弘

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100075672

【弁理士】

【氏名又は名称】峰 隆司

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100140176

【弁理士】

【氏名又は名称】砂川 克

(74)【代理人】

【識別番号】100158805

【弁理士】

【氏名又は名称】井関 守三

(74)【代理人】

【識別番号】100179062

【弁理士】

【氏名又は名称】井上 正

(74)【代理人】

【識別番号】100124394

【弁理士】

【氏名又は名称】佐藤 立志

(74)【代理人】

【識別番号】100112807

【弁理士】

【氏名又は名称】岡田 貴志

(74)【代理人】

【識別番号】100111073

【弁理士】

【氏名又は名称】堀内 美保子

(72)【発明者】

【氏名】グデム、プラサド・スリニバサ・シバ

(72)【発明者】

【氏名】サホタ、ガーカンワル・シン

(72)【発明者】

【氏名】チャン、リ−チュン

(72)【発明者】

【氏名】ホレンステイン、クリスチャン

(72)【発明者】

【氏名】ボッス、フレデリック

【審査官】 原田 聖子

(56)【参考文献】

【文献】 国際公開第２０１０／０８２５２１（ＷＯ，Ａ１）

【文献】 特開平１１−２６６１７５（ＪＰ，Ａ）

【文献】 特開２０１０−２３３０２３（ＪＰ，Ａ）

【文献】 特表２００２−５０８１３２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｂ １／１６

Ｈ０４Ｂ １／３８

Ｈ０４Ｂ ７／０２

Ｈ０４Ｌ ２７／２６

(57)【特許請求の範囲】

【請求項1】

シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを使用してマルチプルキャリア信号を受信するための方法であって、
一次アンテナを使用して第１の信号を受信することと、
一次同相／直交位相信号を取得するために、前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャにおけるトランシーバチップ上の一次受信機を通って前記第１の信号をルーティングすることと、
ＴＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の三次受信機を通って前記第１の信号をルーティングすることと、ここで、前記一次および三次受信機を通って前記第１の信号をルーティングすることは、第１の信号分割ステージを通って前記第１の信号をルーティングすることをさらに備え、前記第１の信号分割ステージは、信号ルーティングがとられたソース低雑音増幅器および前記信号ルーティングが向けられたターゲット低雑音増幅器を備え、スイッチが前記ソース低雑音増幅器と前記ターゲット低雑音増幅器との間で使用される、
二次アンテナを使用して第２の信号を受信することと、
二次同相／直交位相信号を取得するために、前記トランシーバチップ上の二次受信機を通って前記第２の信号をルーティングすることと、
ＱＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の四次受信機を通って前記第２の信号をルーティングすることと、ここで、前記二次および四次受信機を通って前記第２の信号をルーティングすることは、第２の信号分割ステージを通って前記第２の信号をルーティングすることをさらに備え、前記第２の信号分割ステージは、ソース低雑音増幅器およびターゲット低雑音増幅器を備え、スイッチが前記ソース低雑音増幅器と前記ターゲット低雑音増幅器との間で使用される、
を備え、前記スイッチはスタンドアローン動作を可能にするようにされる、方法。

【請求項2】

前記トランシーバチップは、
送信機と、
一次受信機と、
二次受信機と、
三次受信機と、
四次受信機と
を備え、ここで、各受信機は、複数の低雑音増幅器を備え、各低雑音増幅器は、第１ステージ増幅器および第２ステージ増幅器を備え、
好ましくは、前記第１ステージ増幅器は、相互コンダクタンスステージであり、前記第２ステージ増幅器はカスコードステージである、および／または、前記複数の低雑音増幅器は、第１の帯域についての複数の低雑音増幅器と、第２の帯域についての複数の低雑音増幅器とを備える、請求項１に記載の方法。

【請求項3】

前記第１の帯域は、低い帯域であり、前記第２の帯域は、中間の帯域であるか、または、前記第１の帯域は、低い帯域であり、前記第２の帯域は、高い帯域であるか、または、前記第１の帯域は、中間の帯域であり、前記第２の帯域は、高い帯域である、請求項２に記載の方法。

【請求項4】

第１のルーティングは、一次同相／直交位相信号を取得するために、前記一次アンテナから前記一次受信機を通して使用され、第２のルーティングは、ＴＲｘ同相／直交位相信号を取得するために、前記一次アンテナから前記三次受信機を通して使用され、第３のルーティングは、二次同相／直交位相信号を取得するために、前記二次アンテナから前記二次受信機を通して使用され、第４のルーティングは、ＱＲｘ同相／直交位相信号を取得するために、前記二次アンテナから前記四次受信機を通して使用される、請求項１に記載の方法。

【請求項5】

前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域間動作において存在し、前記第１のルーティングは、第１の一次受信機低雑音増幅器を通過し、前記第２のルーティングは、第２の一次受信機低雑音増幅器を通過し、前記第２のルーティングは、前記第１の信号分割ステージを通過し、前記第３のルーティングは、第１の二次受信機低雑音増幅器を通過し、前記第４のルーティングは、第２の二次受信機低雑音増幅器を通過し、前記第４のルーティングは、前記第２の信号分割ステージを通過する、請求項４に記載の方法。

【請求項6】

前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第１ステージ増幅器と前記三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、請求項５に記載の方法。

【請求項7】

前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第１ステージ増幅器と前記四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、請求項５に記載の方法。

【請求項8】

前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第２ステージ増幅器と前記三次受信機におけるミキサとの間のルーティングを備える、請求項５に記載の方法。

【請求項9】

前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第２ステージ増幅器と前記四次受信機におけるミキサとの間のルーティングを備える、請求項５に記載の方法。

【請求項10】

前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域内動作において存在し、前記第１のルーティングおよび前記第２のルーティングは、一次受信機低雑音増幅器を通過し、前記第２のルーティングは、前記第１の信号分割ステージを通過し、前記第３のルーティングおよび前記第４のルーティングは、二次受信機低雑音増幅器を通過し、前記第４のルーティングは、前記第２の信号分割ステージを通過する、請求項４に記載の方法。

【請求項11】

前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第１ステージ増幅器と前記三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備え、好ましくは、前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第１ステージ増幅器と前記四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、請求項１０に記載の方法。

【請求項12】

前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第２ステージ増幅器と前記三次受信機におけるミキサとの間のルーティングを備え、好ましくは、前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第２ステージ増幅器と前記四次受信機におけるミキサとの間のルーティングを備える、請求項１０に記載の方法。

【請求項13】

シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを使用してマルチプルキャリア信号を受信するための装置であって、
第１の信号を受信するための手段と、
一次同相／直交位相信号を取得するために、前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャにおけるトランシーバチップ上の一次受信機を通って前記第１の信号をルーティングするための手段と、
ＴＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の三次受信機を通って前記第１の信号をルーティングするための手段と、ここで、前記一次および三次受信機を通って前記第１の信号をルーティングするための手段は、第１の信号分割ステージを通って前記第１の信号をルーティングするようにされ、前記第１の信号分割ステージは、信号ルーティングがとられたソース低雑音増幅器および前記信号ルーティングが向けられたターゲット低雑音増幅器を備え、スイッチが前記ソース低雑音増幅器と前記ターゲット低雑音増幅器との間で使用される、
第２の信号を受信するための手段と、
二次同相／直交位相信号を取得するために、前記トランシーバチップ上の二次受信機を通って前記第２の信号をルーティングするための手段と、
ＱＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の四次受信機を通って前記第２の信号をルーティングするための手段と、ここで、前記二次および四次受信機を通って前記第２の信号をルーティングすることは、第２の信号分割ステージを通って前記第２の信号をルーティングすることをさらに備え、前記第２の信号分割ステージは、ソース低雑音増幅器およびターゲット低雑音増幅器を備え、スイッチが前記ソース低雑音増幅器と前記ターゲット低雑音増幅器との間で使用される、
を備え、前記スイッチはスタンドアローン動作を可能にするようにされる、装置。

【請求項14】

各低雑音増幅器は、第１ステージ増幅器および第２ステージ増幅器を備え、前記第１ステージ増幅器は、相互コンダクタンスステージであり、前記第２ステージ増幅器は、カスコードステージである、請求項１３に記載の装置。

【請求項15】

プロセッサによって実行されたとき、前記プロセッサに本願請求項１〜１２のうちのいずれかの前記方法のステップを行わせる命令を備える、非一時的コンピュータ読み取り可能媒体。

【発明の詳細な説明】

【技術分野】

【0001】

[0001] 本開示は、一般に、通信システムのためのワイヤレスデバイスに関する。より具体的には、本開示は、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャのためのシステムおよび方法に関する。

【背景技術】

【0002】

[0002] 電子デバイス（携帯電話、ワイヤレスモデム、コンピュータ、デジタル音楽プレイヤ、全地球測位システムユニット、携帯情報端末、ゲーム機器等）は日常生活の一部となっている。小さな計算デバイスは今や自動車から住居の錠まであらゆるものに設置されている。電子デバイスの複雑さがこの数年で劇的に増大した。例えば、多くの電子デバイスは、このデバイスを制御することに協力する１つまたは複数のプロセッサはもちろん、このプロセッサ並びにデバイスの他の部分をサポートする多くのデジタル回路も有する。

【0003】

[0003] これら電子デバイスは、互いにまたはネットワークとワイヤレスに通信し得る。これら電子デバイスによる情報の需要が増大するにつれ、ダウンリンクスループットもまた増大した。ダウンリンクスループットを増大させる１つの方法は、キャリアアグリゲーションの使用である。キャリアアグリゲーション(carrier aggregation)では、複数のキャリアが、要求された帯域幅（とそれゆえ要求されるスループット）を提供するために物理レイヤ上で集められ(aggregated)得る。

【0004】

[0004] バッテリ寿命を最大化することは電子デバイスにとって望ましい。電子デバイスは限られた動作時間（limited operation time）のバッテリでしばしぱ稼働することから、電子デバイスの電力消費における削減が電子デバイスの望ましさや機能性を向上させ得る。

【0005】

[0005] 電子デバイスはまた、より小さく、より安価になってきた。サイズの低減とコストの低減の両方を容易にするために、付加的回路並びにより複雑な回路が集積回路上で使用されている。それゆえ、回路によって使用されるダイ面積(die area)における何らかの低減は、電子デバイスのサイズおよびコストの両方を低減し得る。電子デバイスのサイズやコストを最小化し、電子デバイスの電力消費も最小化しながら、電子デバイスをキャリアアグリゲーションに参加させる電子デバイスの改良で恩恵が現実となり得る。

【発明の概要】

【0006】

[0006] マルチプルキャリア信号を受信するために構成されたワイヤレス通信デバイスが説明される。ワイヤレス通信デバイスは、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ(single-chip signal splitting carrier aggregation receiver architecture)を含む。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、一次アンテナ、二次アンテナ、およびトランシーバチップを含む。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、同時ハイブリッドデュアル受信機（simultaneous hybrid dual receiver）パスを再使用する。

【0007】

[0007] シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、４つのアンテナ、電力分割器(power splitter)、外部低雑音増幅器またはダイトゥーダイ信号ルーティング(die-to-die signal routing)を要求しないことがある。トランシーバチップは、送信機、一次受信機、二次受信機、三次受信機および四次受信機を含み得る。各受信機は、複数の低雑音増幅器を含み得る。各低雑音増幅器は、第１ステージ増幅器と第２ステージ増幅器を含み得る。第１ステージ増幅器は、相互コンダクタンスステージであり得、また、第２ステージ増幅器は、カスコードステージであり得る。

【0008】

[0008] 複数の低雑音増幅器は、第１の帯域についての複数の低雑音増幅器と第２の帯域についての複数の低雑音増幅器を含み得る。一構成では、第１の帯域は低い帯域(low band)であり得、第２の帯域は中間の帯域（mid band）であり得る。別の構成では、第１の帯域は低い帯域であり得、第２の帯域は高い帯域(high band)であり得る。なお別の構成では、第１の帯域は中間の帯域であり得、第２の帯域は高い帯域であり得る。

【0009】

[0009] 第１のルーティング(routing)は、一次アンテナから一次受信機を通して一次同相／直交位相信号を取得するために使用され得る。第２のルーティングは、一次アンテナから三次受信機を通してＴＲｘ同相／直交位相信号を取得するために使用され得る。第３のルーティングは、二次アンテナから二次受信機を通して二次同相／直交位相信号を取得するために使用され得る。第４のルーティングは、二次アンテナから、四次受信機を通してＱＲｘ同相／直交位相信号を取得するために使用され得る。

【0010】

[0010] シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域間動作において存在し得る。第１のルーティングは、第１の一次受信機低雑音増幅器を通過し得る。第２のルーティングは、第２の一次受信機低雑音増幅器を通過し得る。第２のルーティングもまた、第１の信号分割ステージを通過し得る。第３のルーティングは、第１の二次受信機低雑音増幅器を通過し得る。第４のルーティングは、第２の二次受信機低雑音増幅器を通過し得る。第４のルーティングもまた、第２の信号分割ステージを通過し得る。

【0011】

[0011] 第１の信号分割ステージは、一次受信機の低雑音増幅器における第１ステージ増幅器と三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを含み得る。第２の信号分割ステージは、二次受信機の低雑音増幅器における第１ステージ増幅器と、四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを含み得る。

【0012】

[0012] 第１の信号分割ステージは、一次受信機の低雑音増幅器における第２ステージ増幅器と三次受信機におけるミキサとの間のルーティングを含み得る。第２の信号分割ステージは、二次受信機の低雑音増幅器における第２ステージ増幅器と四次受信機におけるミキサとの間のルーティングを含み得る。

【0013】

[0013] シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域内動作において存在し得る。第１のルーティングおよび第２のルーティングは一次受信機低雑音増幅器を通過し得る。第２のルーティングもまた、第１の信号分割ステージを通過し得る。第３のルーティングおよび第４のルーティングは二次受信機低雑音増幅器を通過し得る。第４のルーティングもまた、第２の信号分割ステージを通過し得る。

【0014】

[0014] 第１の信号分割ステージは、一次受信機の低雑音増幅器における第１ステージ増幅器と、三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを含み得る。第２の信号分割ステージは、二次受信機の低雑音増幅器における第１ステージ増幅器と、四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを含み得る。

【0015】

[0015] 第１の信号分割ステージは、一次受信機の低雑音増幅器における第２ステージ増幅器と三次受信機におけるミキサとの間のルーティングを含み得る。第２の信号分割ステージは、二次受信機の低雑音増幅器における第２ステージ増幅器と四次受信機におけるミキサとの間のルーティングを含み得る。

【0016】

[0016] シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを使用するマルチプルキャリア信号を受信するための方法がまた、説明される。第１の信号は、一次アンテナを使用して受信される。第１の信号は、一次同相／直交位相信号を取得するために、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャにおけるトランシーバチップ上の一次受信機を通してルーティングされる。第１の信号は、ＴＲｘ同相／直交位相信号を取得するために、トランシーバチップ上の三次受信機を通してルーティングされる。第２の信号は、二次アンテナを使用して受信される。第２の信号は、二次同相／直交位相信号を取得するために、トランシーバチップ上の二次受信機を通してルーティングされる。第２の信号は、ＱＲｘ同相／直交位相信号を取得するために、トランシーバチップ上の四次受信機を通してルーティングされる。

【0017】

[0017] シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを使用してマルチプルキャリア信号を受信するための装置が、説明される。装置は、一次アンテナを使用して第１の信号を受信するための手段を含む。装置はまた、一次同相／直交位相信号を取得するために、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャにおけるトランシーバチップ上の一次受信機を通して第１の信号をルーティングするための手段を含む。装置は、ＴＲｘ同相／直交位相信号を取得するために、トランシーバチップ上の三次受信機を通して第１の信号をルーティングするための手段をさらに含む。装置はまた、二次アンテナを使用して第２の信号を受信するための手段を含む。装置は、二次同相／直交位相信号を取得するために、トランシーバチップ上の二次受信機を通して第２の信号をルーティングするための手段をさらに含む。装置はまた、ＱＲｘ同相／直交位相信号を取得するために、トランシーバチップ上の四次受信機を通して第２の信号をルーティングするための手段を含む。

【図面の簡単な説明】

【0018】

【図1】図１は、本システムおよび方法において使用するためのワイヤレス通信デバイスを示す。

【図2】図２は、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを使用する信号を受信するための方法のフローチャートである。

【図3】図３は、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを例示するブロック図である。

【図4】図４は、帯域間モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを例示するブロック図である。

【図5】図５は、帯域間モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを例示する別のブロック図である。

【図6】図６は、帯域内モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを例示するブロック図である。

【図7】図７は、帯域内モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを例示する別のブロック図である。

【図8】図８は、信号分割ステージを例示するブロック図である。

【図9】図９は、別の信号分割ステージを例示するブロック図である。

【図10】図１０は、ワイヤレス通信デバイス内に含まれ得る特定のコンポーネントを例示する。

【発明を実施するための形態】

【0019】

詳細な説明
[0028] 第３世代パートナーシッププロジェクト（３ＧＰＰ）は、グローバルに適用可能な第３世代（３Ｇ）モバイルフォン規格を定義することを目的とした、電気通信協会のグループ間の共同作業(collaboration)である。３ＧＰＰ ロングタームエボリューション（ＬＴＥ）は、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）モバイルフォン規格を改良することを目的とした、３ＧＰＰプロジェクトである。３ＧＰＰは、次世代のモバイルネットワーク、モバイルシステム、およびモバイルデバイスのための規格を定義し得る。３ＧＰＰ ＬＴＥにおいて、モバイル局またはデバイスは、「ユーザ機器」（ＵＥ）と称され得る。

【0020】

[0029] ３ＧＰＰ規格は、発展型（evolved）グローバル移動体通信システム（ＧＳＭ（登録商標））規格に基づき、これは一般にユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）として知られる。３ＧＰＰ規格（standards）は、リリースするごとに構成される（structured as releases）。３ＧＰＰの議論（Discussion）は、それゆえ、しばしば１つのリリースまたは別のリリースにおける機能性を指す。例えば、リリース９９は、第１のＵＭＴＳ第３世代（３Ｇ）ネットワークを規定し、ＣＤＭＡエアインタフェースを組み込む。リリース６は、無線ローカルエリアネットワーク（ＬＡＮ）ネットワークを用いる動作を統合（integrate）し、高速アップリンクパケットアクセス（ＨＳＵＰＡ）を加える。リリース８は、デュアルダウンリンクキャリアを導入し、リリース９は、ＵＭＴＳのためにアップリンクするためにデュアルキャリア動作を拡張する。

【0021】

[0030] ＣＤＭＡ２０００は、ワイヤレスデバイス間で音声、データ、およびシグナリングを送るために符号分割多元接続（ＣＤＭＡ）を使用する第３世代（３Ｇ）技術標準規格のファミリーである。ＣＤＭＡ２０００は、ＣＤＭＡ２０００ １Ｘ、ＣＤＭＡ２０００ ＥＶ−ＤＯ Ｒｅｖ．０、ＣＤＭＡ２０００ ＥＶ−ＤＯ Ｒｅｖ． ＡおよびＣＤＭＡ２０００ ＥＶ−ＤＯ Ｒｅｖ．Ｂを含み得る。１ｘまたは１ｘＲＴＴは、コアＣＤＭＡ２０００ワイヤレスエアインタフェース規格を指す。１ｘは、より具体的には１かける（1 times）ラジオ送信技術を指し、ＩＳ−９５において使用されるものと同じ無線周波数（ＲＦ）帯域幅を示唆する。１ｘＲＴＴは、６４の追加のトラフィックチャネルを順方向リンクへ加算する。ＥＶ−ＤＯは、エボリューション−データの最適化（Evolution-Data Optimized）を指す。ＥＶ−ＤＯは、ラジオ信号を通るデータのワイヤレス送信のための電気通信規格である。

【0022】

[0031] 図１は、本システムおよび方法で使用するためのワイヤレス通信デバイス１０４を示す。ワイヤレス通信デバイス１０４はまた、端末、アクセス端末、ユーザ機器（ＵＥ）、加入者ユニット、局などと称され、それらの機能のうちのいくつかまたは全てを含み得る。ワイヤレス通信デバイス１０４は、セルラ電話、パーソナルディタスアシスタント（ＰＤＡ）、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルドデバイス、ラップトップコンピュータ、ＰＣカード、コンパクトフラッシュ（登録商標）（compact flash）、外部または内部モデム、有線電話などであり得る。ワイヤレス通信デバイス１０４は、移動式または固定式であり得る。ワイヤレス通信デバイス１０４は、何らかの与えられた時期に、ダウンリンクおよび／またはアップリンク上で０、１、または複数の基地局と通信し得る。ダウンリンク（すなわち順方向リンク）は基地局からワイヤレス通信デバイス１０４までの通信リンクを指し、アップリンク（すなわち逆方向リンク）はワイヤレス通信デバイス１０４から基地局までの通信リンクを指す。アップリンクおよびダウンリンクは通信リンクやこの通信リンクのために使用されるキャリアを指し得る。

【0023】

[0032] ワイヤレス通信デバイス１０４は、基地局のような他のワイヤレスデバイスを含むワイヤレス通信システムにおいて動作し得る。基地局は、１つまたは複数のワイヤレス通信デバイス１０４と通信する局である。基地局はまた、アクセスポイント、ブロードキャスト送信機、ノードＢ、発展型ノードＢ等と称され、それらの機能のうちのいくつかまたは全てを含み得る。各基地局は、特定の地域のために通信カバレッジを提供する。基地局は、１つまたは複数のワイヤレス通信デバイス１０４のために通信カバレッジを提供し得る。「セル」という用語は、用語が使用される文脈によって、基地局および／またはそのカバレッジエリアを指すことができる。

【0024】

[0033] ワイヤレス通信システム（例えば、多元接続システム）における通信は、ワイヤレスリンクによる送信を通して達成され得る。このような通信リンクは、単一入力単一出力（ＳＩＳＯ）、または複数入力複数出力（ＭＩＭＯ）システムによって確立され得る。複数入力複数出力（ＭＩＭＯ）システムは、データ送信のために複数の（ＮＴ）送信アンテナおよび複数の（ＮＲ）受信アンテナをそれぞれ装備した送信機（複数もあり）および受信機（複数もあり）を含む。ＳＩＳＯシステムは、複数入力複数出力（ＭＩＭＯ）システムの特定の事例である。複数入力複数出力（ＭＩＭＯ）システムは、複数の送信アンテナおよび受信アンテナによって生成される追加の次元が利用される場合に、改善された性能（例えば、より高いスループット、より大きな容量、あるいは改善された信頼性）を提供できる。

【0025】

[0034] ワイヤレス通信システムは、単一入力複数出力（ＳＩＭＯ）と複数入力複数出力（ＭＩＭＯ）の両方を利用し得る。ワイヤレス通信システムは、利用可能なシステムリソース（例えば、帯域幅および送信電力）を共有することによって、複数のワイヤレス通信デバイス１０４との通信をサポート可能な多元接続システムであり得る。このような多元接続システムの例は、符号分割多元接続（ＣＤＭＡ）システム、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、第３世代パートナーシッププロジェクト（３ＧＰＰ）ロングタームエボリューション（ＬＴＥ）システム、および空間分割多元接続（ＳＤＭＡ）システムを含む。

【0026】

[0035] ワイヤレス通信デバイス１０４は、信号分割(signal splitting)を利用し得る。信号分割では、複数の信号が特定のパスに向けられる。信号分割の一形式は電流ステアリング（steering）である。一構成の帯域内キャリアアグリゲーションでは、信号分割が、第１ステージ増幅器（相互コンダクタンスステージ（Ｇｍ）等）の出力から信号を取り、キャリアアグリゲーションのためにこの信号を分割(splitting)してこの信号を２つの別々の第２ステージ増幅器（カスコードステージ（Ｃａｓ）等）および後続のミキサに渡すことを指す。別構成の帯域内キャリアアグリゲーションでは、信号分割が、第２ステージ増幅器（カスコードステージ（Ｃａｓ）等）の出力から信号を取り、キャリアアグリゲーションのためにこの信号を分割してこの信号を２つの別々のミキサに渡すことを指す。

【0027】

[0036] 一構成の帯域間キャリアアグリゲーションでは、信号分割が、第１ステージ増幅器（相互コンダクタンスステージ（Ｇｍ）等）から出力された信号を取り、この信号を第２ステージ増幅器（カスコードステージ（Ｃａｓ）等）およびダイバーシチパスにおける後続のミキサにステアリング(steering)（またはダイバーティング(diverting)、またはポンピング（pumping））し、ダイバーシチ受信機のダウンコンバート回路を使用してダウンコンバートされるようにすることを指す。別構成の帯域間キャリアアグリゲーションでは、信号分割が、第２ステージ増幅器（カスコードステージ（Ｃａｓ）等）から出力された信号を取り、この信号をダイバーシチパスにおける後続のミキサにステアリング（またはダイバーティング、またはポンピング）し、ダイバーシチ受信機のダウンコンバート回路を使用してダウンコンバートされるようにすることを指す。

【0028】

[0037] 本明細書に記載される信号ステアリングは、電流ステアリングである。しかしながら、電圧ステアリングも使用され得る。帯域間キャリアアグリゲーションのための一構成の電圧ステアリングでは、第１ステージ増幅器（相互コンダクタンスステージ（Ｇｍ）等）から出力された信号は第２ステージ増幅器（カスコードステージ（Ｃａｓ）等）およびダイバーシチパスにおける後続のミキサにダイバート(divert)され、ダイバーシチ受信機のダウンコンバート回路を使用してダウンコンバートされ得る。帯域間キャリアアグリゲーションのための別構成の電圧ステアリングでは、第２ステージ増幅器（カスコードステージ（Ｃａｓ）等）から出力された信号は、ダイバーシチパスにおける後続のミキサにダイバートされ、ダイバーシチ受信機のダウンコンバート回路を使用してダウンコンバートされ得る。

【0029】

[0038] ワイヤレスデバイス１０４は一次アンテナ１０６および二次アンテナ１０８を含み得る。二次アンテナ１０８はダイバーシチアンテナと称され得る。トランシーバチップ１１０は一次アンテナ１０６および二次アンテナ１０８に結合され得る。トランシーバチップ１１０は、送信機、一次受信機（ＰＲｘ）１４０、二次受信機（ＳＲｘ）１４２、三次受信機（ＴＲｘ）１４４および四次受信機（ＱＲｘ）１４６を含み得る。トランシーバチップ１１０の一次受信機（ＰＲｘ）１４０はワイヤレス通信デバイス１０４上のベースバンドデジタルモデム１２２へＰＲｘ同相／直交位相（Ｉ／Ｑ）信号１１２を出力し得る。トランシーバチップ１１０の二次受信機（ＳＲｘ）１４２はベースバンドデジタルモデム１２２へＳＲｘ同相／直交位相（Ｉ／Ｑ）信号１１４を出力し得る。トランシーバチップ１１０の三次受信機（ＴＲｘ）１４４はベースバンドデジタルモデム１２２へＴＲｘ同相／直交位相（Ｉ／Ｑ）信号１１６を出力し得る。トランシーバチップ１１０の四次受信機（ＱＲｘ）１４６はベースバンドデジタルモデム１２２へＱＲｘ同相／直交位相（Ｉ／Ｑ）信号１１８を出力し得る。一次アンテナ１０６、二次アンテナ１０８およびトランシーバチップ１１０の構成はシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５と称され得る。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５は、レガシーモード（ダイバーシチおよび同時デュアルハイブリッド受信機（ＳＨＤＲ：simultaneous dual hybrid receiver））に対して性能低下させずに台面積(board area)の低減を達成するためにシングルチップのみで実現され得る。

【0030】

[0039] 一般に、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５は、一次受信機（ＰＲｘ）１４０におけるソース低雑音増幅器（ＬＮＡ）と三次受信機（ＴＲｘ）１４４におけるターゲット低雑音増幅器（ＬＮＡ）との間のルーティングを使用し、一次アンテナ１０６によって受信された信号をＴＲｘ同相／直交位相（Ｉ／Ｑ）信号１１６およびＰＲｘ同相／直交位相（Ｉ／Ｑ）信号１１２へ分割(split)し得る。このルーティングは、図４、図５、図６、および図７と関連してさらに詳細に以下で説明される。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５はまた、二次受信機（ＳＲｘ）１４２におけるソース低雑音増幅器（ＬＮＡ）と四次受信機（ＱＲｘ）１４６におけるターゲット低雑音増幅器（ＬＮＡ）との間のルーティングを使用し、二次アンテナ１０８によって受信された信号をＱＲｘ同相／直交位相（Ｉ／Ｑ）信号１１８およびＳＲｘ同相／直交位相（Ｉ／Ｑ）信号１１４へ分割し得る。このルーティングもまた、図４、図５、図６、および図７と関連してさらに詳細に以下で説明される。本明細書で用いられるように、ソース低雑音増幅器（ＬＮＡ）はこれから信号ルーティングがとられた低雑音増幅器（ＬＮＡ）を指し、ターゲット低雑音増幅器（ＬＮＡ）はこれにこの信号ルーティングが向けられた低雑音増幅器（ＬＮＡ）を指す。

【0031】

[0040] 信号を分割するための多くの異なる方法（一次アンテナ１０６によって受信された信号および二次アンテナ１０８によって受信された信号のどちらかあるいは両方について）があり得る。一構成では、（例えば、相互コンダクタンスステージ（Ｇｍ））ソース低雑音増幅器（ＬＮＡ）における第１ステージからの信号出力が、（例えば、カスコードステージ（Ｃａｓ））ターゲット低雑音増幅器（ＬＮＡ）における第２ステージへルーティングされ得る。別の構成では、（例えば、相互コンダクタンスステージ（Ｇｍ））ソース低雑音増幅器（ＬＮＡ）における第１ステージからの信号出力が、（例えば、信号を分割するために使用される変圧器）ターゲット低雑音増幅器（ＬＮＡ）における第２ステージへルーティングされ得る。

【0032】

[0041] ワイヤレス通信デバイス１０４は、キャリアアグリゲーションのために同時ハイブリッドデュアル受信機（ＳＨＤＲ）パスを再使用するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５を使用し得る。本システムおよび方法のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５の１つの利点は、２つのアンテナのみを使用して動作する能力である。より少ないアンテナを有するワイヤレス通信デバイス１０４は、より安価で、よりかさばらず、より複雑でないことから、最小限の数のアンテナを有するワイヤレス通信デバイス１０４が有利であり得る。

【0033】

[0042] 本システムおよび方法のワイヤレス通信デバイス１０４は、電力分割器の使用を要求しない。ワイヤレス通信デバイス１０４から電力分割器を取り除くことによって、ワイヤレス通信デバイス１０４は、より少ない電力を消費し得る。さらに、電力分割器の欠落がワイヤレス通信デバイス１０４のコストを削減し、ダイ面積を開放（free up）し得る。本システムおよび方法のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５はまた、外部の低雑音増幅器（ＬＮＡ）の使用を要求しないことがある。外部の低雑音増幅器（ＬＮＡ）は、大きな量の電力を消費し、ワイヤレス通信デバイス１０４のコストを増大させ得る。本システムおよび方法のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５の別の利点は、ダイトゥーダイ信号ルーティングなしに動作する能力である。ダイトゥーダイ信号ルーティングを取り除くことは、ワイヤレス通信デバイス１０４の複雑さとコストの両方を低減させ得る。ダイトゥーダイシグナリングを取り除くことはまた、ワイヤレス通信デバイス１０４上のアンテナの最適な配置を可能にし得る。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５は、２つのシンセサイザのみを稼働させ得る。

【0034】

[0043] ベースバンドデジタルモデム１２２は、ＰＲｘ同相／直交位相（Ｉ／Ｑ）信号１１２、ＳＲｘ同相／直交位相（Ｉ／Ｑ）信号１１４、ＴＲｘ同相／直交位相（Ｉ／Ｑ）信号１１６およびＱＲｘ同相／直交位相（Ｉ／Ｑ）信号１１８上で処理を実行し得る。例えば、ベースバンドデジタルモデム１２２は、アナログ・デジタル変換器（ＡＤＣ）を使用してデジタル領域へ信号をコンバートし、デジタル信号プロセッサ（ＤＳＰ）を使用して信号のデジタル処理を実行し得る。ベースバンドデジタルモデム１２２は、その後、第１のキャリア信号１２４ａ、第２のキャリア信号１２４ｂ、第３のキャリア信号１２４ｃおよび第４のキャリア信号１２４ｄを出力し得る。キャリア信号１２４は、この信号が使用したキャリアを指し得る。

【0035】

[0044] 一構成では、第１のキャリア信号１２４ａおよび第２のキャリア信号１２４ｂは低い帯域に位置し得る一方で、第３のキャリア信号１２４ｃおよび第４のキャリア信号１２４ｄは中間帯域（midband）内に位置する。これは、Ｒｅｌ−１０によると、デュアルバンド４キャリア、または帯域間動作と称され得る。帯域間動作は、以下に図４および図５に関連してさらに詳細に説明される。別の構成では、第１のキャリア信号１２４ａ、第２のキャリア信号１２４ｂ、第３のキャリア信号１２４ｃおよび第４のキャリア信号１２４ｄは、低い帯域などのシングルバンド内に全て位置し得る。これは、Ｒｅｌｅａｓｅ−１０において、シングルバンド４キャリア、または帯域内動作と称され得る。帯域内動作は、以下の図６および図７に関連して以下にさらに詳細に説明される。

【0036】

[0045] 図２は、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５を使用して信号を受信するための方法２００のフローチャートである。方法２００は、ワイヤレス通信デバイス１０４によって実行され得る。ワイヤレス通信デバイス１０４は、帯域間モードまたは帯域内モードのどちらか一方において動作し得る。帯域間モードでは、ワイヤレス通信デバイス１０４は、４つのキャリア信号；第１の帯域内の２つおよび第２の帯域内の２つ、を受信し得る。帯域内モードでは、ワイヤレス通信デバイス１０４は、シングルバンド内の４つのキャリア信号を受信し得る。

【0037】

[0046] ワイヤレス通信デバイス１０４は、一次アンテナ１０６を使用して第１の信号を受信２０２し得る。ワイヤレス通信デバイス１０４は、一次受信機（ＰＲｘ）同相／直交位相（Ｉ／Ｑ）信号１１２を取得するために、トランシーバチップ１１０上でＰＲｘ１４０を通して第１の信号をルーティング２０４し得る。ワイヤレス通信デバイス１０４は、三次受信機（ＴＲｘ）同相／直交位相（Ｉ／Ｑ）信号１１６を取得するために、トランシーバチップ１１０上でＴＲｘ１４４を通して第１の信号をルーティング２０６し得る。

【0038】

[0047] ワイヤレス通信デバイス１０４はまた、二次アンテナ１０８を使用して第２の信号を受信２０８し得る。ワイヤレス通信デバイス１０４は、二次受信機（ＳＲｘ）同相／直交位相（Ｉ／Ｑ）信号１１４を取得するために、トランシーバチップ１１０上でＳＲｘ１４２を通して第２の信号をルーティング２１０し得る。ワイヤレス通信デバイス１０４は、四次受信機（ＱＲｘ）同相／直交位相（Ｉ／Ｑ）信号１１８を取得するために、トランシーバチップ１１０上でＱＲｘ１４６を通して第２の信号をルーティング２１２し得る。

【0039】

[0048] 図３は、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５を例示するブロック図である。図３のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５は、図１のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２５の一構成であり得る。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５は、一次アンテナ３０６、第１のローパスハイパス（low-pass high-pass）ダイプレクサ３２６ａ、第１のスイッチ３２８ａ、４つのデュプレクサ３３０ａ−ｄ、二次アンテナ３０８、第２のローパスハイパスダイプレクサ３２６ｂ、第２のスイッチ３２８ｂ、４つの表面弾性波（ＳＡＷ）フィルタ３３４ａ−ｄおよびトランシーバチップ３１０を含み得る。

【0040】

[0049] 一次アンテナ３０６は、第１のローパスハイパスダイプレクサ３２６ａに結合され得る。ローパスハイパスダイプレクサ３２６は、低い帯域周波数を１つの信号にバンドルし、高い帯域（または中間帯域）周波数を別の信号にバンドルでき、従って、一次アンテナ３０６が、トランシーバチップ３１０への中間帯域および低い帯域の信号の両方を通過することを可能にする。第１のローパスハイパスダイプレクサ３２６ａは、第１のスイッチ３２８ａに結合され得る。第１のスイッチ３２８ａは、２つの入力（バンドルされた低い帯域周波数を含む信号と、バンドルされた高い帯域周波数を含む信号）および複数の出力を有し得る。一構成では、第１のスイッチ３２８ａは、４つのデュプレクサ３３０への６つの可能性のある出力（デュプレクサ３３０ペアの６つの可能性がある（possible）構成を表す）を有し得る。４つのデュプレクサ３３０は、第１のデュプレクサ３３０ａ、第２のデュプレクサ３３０ｂ、第３のデュプレクサ３３０ｃおよび第４のデュプレクサ３３０ｄを含み得る。一構成では、第１のデュプレクサ３３０ａおよび第２のデュプレクサ３３０ｂは、低い帯域のために使用され得る一方、第３のデュプレクサ３３０ｃおよび第４のデュプレクサ３３０ｄは中間帯域のために使用され得る。

【0041】

[0050] トランシーバチップ３１０は、送信機３３２、一次受信機（ＰＲｘ）３４０、二次受信機（ＳＲｘ）３４２、三次受信機（ＴＲｘ）３４４および四次受信機（ＱＲｘ）３４６を含み得る。送信機３３２は、４つの送信出力：第１の送信出力、第２の送信出力、第３の送信出力、第４の送信出力、を含み得る。一構成では、第１の送信出力および第２の送信出力は、低い帯域出力であり得る一方、第３の送信出力および第４の送信出力は、中間帯域出力である。

【0042】

[0051] 第１の送信出力は、電力増幅器（ＰＡ）３３８ａを介して第１のデュプレクサ３３０ａに結合され得る。第２の送信出力は、電力増幅器３３８ｂを介して第２のデュプレクサ３３０ｂに結合され得る。第３の送信出力は、電力増幅器３３８ｃを介して第３のデュプレクサ３３０ｃに結合され得る。第４の送信出力は、電力増幅器３３８ｄを介して第４のデュプレクサ３３０ｄに結合され得る。

【0043】

[0052] 一次受信機（ＰＲｘ）３４０は、第１のデュプレクサ３３０ａに結合された第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａ、第２のデュプレクサ３３０ｂに結合された第２のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｂ、第３のデュプレクサ３３０ｃに結合された第３のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｃ、および第４のデュプレクサ３３０ｄに結合された第４のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｄを含み得る。一構成では、第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａおよび第２のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｂは、低い帯域の低雑音増幅器（ＬＮＡ）であり得る一方、第３のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｃおよび第４のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｄは、中間帯域の低雑音増幅器（ＬＮＡ）である。

【0044】

[0053] 一次受信機（ＰＲｘ）３４０はまた、ミキサ３５６ａ（例えば、ダウンコンバータ）を含み得る。ミキサ３５６ａは、第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａの出力、第２のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｂの出力、第３のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｃの出力、および第４のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｄの出力に結合され得る。

【0045】

[0054] 一次受信機（ＰＲｘ）３４０は、ミキサ３５６ａのために、ダウンコンバートする（downconverting）周波数を生成するために使用される、位相同期ループ（ＰＬＬ）３６２ａ、ＰＲｘ電圧制御発振器（ＶＣＯ）３６０ａおよびＤｉｖステージ３５８ａを含み得る。ミキサ３５６ａの出力は、ＰＲｘベースバンドフィルタ（ＢＢＦ）３６４ａに結合され得る。ＰＲｘベースバンドフィルタ（ＢＢＦ）３６４ａは、その後、ＰＲｘ同相／直交位相（Ｉ／Ｑ）信号３１２を出力し得る。トランシーバチップ３１０は、ＰＲｘ電圧制御発振器（ＶＣＯ）３６０によって生成されたダウンコンバートする周波数が、二次受信機（ＳＲｘ）３４２においてミキサ３５６ｂによって、三次受信機（ＴＲｘ）３４４においてミキサ３５６ｃによって、および／または四次受信機（ＱＲｘ）３４６においてミキサ３５６ｄによって、使用されることを可能にするスイッチ３６６を含み得る。

【0046】

[0055] 二次アンテナ３０８は、第２のローパスハイパスダイプレクサ３２６ｂに結合され得る。第２のローパスハイパスダイプレクサ３２６ｂは、第２のスイッチ３２８ｂに結合され得る。第２のスイッチ３２８ｂは、２つの入力（バンドルされた低い帯域周波数を含む信号と、バンドルされた高い帯域周波数を含む信号）および複数の出力を有し得る。一構成では、第２のスイッチ３２８ｂは、（表面弾性波（ＳＡＷ）フィルタ３３４ペアの６つの可能性がある構成を表す）４つの表面弾性波（ＳＡＷ）フィルタ３３４への６つの可能性のある出力を有し得る。４つの表面弾性波（ＳＡＷ）フィルタ３３４は、第１の表面弾性波（ＳＡＷ）フィルタ３３４ａ、第２の表面弾性波（ＳＡＷ）フィルタ３３４ｂ、第３の表面弾性波（ＳＡＷ）フィルタ３３４ｃおよび第４の表面弾性波（ＳＡＷ）フィルタ３３４ｄを含み得る。一構成では、第１の表面弾性波（ＳＡＷ）フィルタ３３４ａおよび第２の表面弾性波（ＳＡＷ）フィルタ３３４ｂは、低い帯域のために使用され得る一方で、第３の表面弾性波（ＳＡＷ）フィルタ３３４ｃおよび第４の表面弾性波（ＳＡＷ）フィルタ３３４ｄは、中間帯域のために使用される。

【0047】

[0056] 二次受信機（ＳＲｘ）３４２は、第１の表面弾性波（ＳＡＷ）フィルタ３３４ａに結合された第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａ、第２の表面弾性波（ＳＡＷ）フィルタ３３４ｂに結合された第２のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｂ、第３の表面弾性波（ＳＡＷ）フィルタ３３４ｃに結合された第３のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｃ、および第４の表面弾性波（ＳＡＷ）フィルタ３３４ｄに結合された第４のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｄを含み得る。一構成では、第３のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｃおよび第４のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｄが中間帯域の低雑音増幅器（ＬＮＡ）である一方で、第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａおよび第２のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｂが低い帯域の低雑音増幅器（ＬＮＡ）であり得る。

【0048】

[0057] 二次受信機（ＳＲｘ）３４２は、第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａの出力、第２のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｂの出力、第３のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｃの出力、および第４のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｄの出力に結合されるミキサ３５６ｂを含み得る。二次受信機（ＳＲｘ）３４２はまた、ミキサ３５６ｂのために、ダウンコンバートする周波数を生成するために使用される、位相同期ループ（ＰＬＬ）３６２ｂ、ＳＲｘ電圧制御発振器（ＶＣＯ）３６１およびＤｉｖステージ３５８ｂを含み得る。一構成では、トランシーバチップ３１０上のスイッチ３６６は、Ｄｉｖステージ３５８ｂが、一次受信機（ＰＲｘ）３４０からＰＲｘ電圧制御発振器（ＶＣＯ）３６０によって生成されたダウンコンバートする周波数を受信するように設定され得る。ミキサ３５６ｂの出力は、ＳＲｘベースバンドフィルタ（ＢＢＦ）３６４ｂに結合され得る。ＳＲｘベースバンドフィルタ（ＢＢＦ）３６４ｂは、その後、ＳＲｘ同相／直交位相（Ｉ／Ｑ）信号３１４を出力し得る。

【0049】

[0058] 三次受信機（ＴＲｘ）３４４は、第１のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ａ、第２のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｂ、第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃおよび第４のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｄを含み得る。一構成では、第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃおよび第４のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｄが中間帯域の低雑音増幅器（ＬＮＡ）である一方で、第１のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ａおよび第２のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｂが低い帯域の低雑音増幅器（ＬＮＡ）であり得る。第１のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ａ、第２のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｂ、第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃおよび第４のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｄへの入力は、ディスエーブル(disabled)され得る。

【0050】

[0059] 三次受信機（ＴＲｘ）３４４は、第１のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ａ、第２のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｂ、第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃおよび第４のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｄの出力に結合されたミキサ３５６ｃを含み得る。三次受信機（ＴＲｘ）３４４はまた、ミキサ３５６ｃに結合されたＤｉｖステージ３５８ｃを含み得る。Ｄｉｖステージ３５８ｃは、トランシーバチップ３１０上でスイッチ３６６に結合され得る。一構成において、スイッチ３６６は、Ｄｉｖステージ３５８ｃが一次受信機（ＰＲｘ）３４０からＰＲｘ電圧制御発振器（ＶＣＯ）３６０によって生成されたダウンコンバートする周波数を受信し得るように設定され得る。別の構成では、スイッチ３６６は、Ｄｉｖステージ３５８ｃがＳＲｘ電圧制御発振器（ＶＣＯ）３６１によって生成されたダウンコンバートする周波数を受信するように設定され得る。ミキサ３５６ｃの出力は、ＴＲｘベースバンドフィルタ（ＢＢＦ）３６４ｃに結合され得る。ＴＲｘベースバンドフィルタ（ＢＢＦ）３６４ｃは、その後、ＴＲｘ同相／直交位相（Ｉ／Ｑ）信号３１６を出力し得る。

【0051】

[0060] 四次受信機（ＱＲｘ）３４６は、第１のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ａ、第２のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｂ、第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃおよび第４のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｄを含み得る。一構成において、第１のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ａおよび第２のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｂは、第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃおよび第４のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｄは、中間帯域の低雑音増幅器（ＬＮＡ）である一方で、低い帯域の低雑音増幅器（ＬＮＡ）であり得る。第１のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ａ、第２のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｂ、第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃおよび第４のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｄへの入力は、ディスエーブルされ得る。

【0052】

[0061] 四次受信機（ＱＲｘ）３４６は、第１のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ａ、第２のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｂ、第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃおよび第４のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｄの出力に結合されたミキサ３５６ｄを含み得る。四次受信機（ＱＲｘ）３４６はまた、ミキサ３５６ｄに結合されたＤｉｖステージ３５８ｄを含み得る。Ｄｉｖステージ３５８ｄは、トランシーバチップ３１０上でスイッチ３６６に結合され得る。一構成において、スイッチ３６６は、Ｄｉｖステージ３５８ｄが一次受信機（ＰＲｘ）３４０からＰＲｘ電圧制御発振器（ＶＣＯ）３６０によって生成されたダウンコンバートする周波数を受信し得るように設定され得る。別の構成において、スイッチ３６６は、Ｄｉｖステージ３５８ｄが二次受信機（ＳＲｘ）３４２からＳＲｘ電圧制御発振器（ＶＣＯ）３６１によって生成されたダウンコンバートする周波数を受信するように設定され得る。ミキサ３５６ｄの出力は、ＱＲｘベースバンドフィルタ（ＢＢＦ）３６４ｄに結合され得る。ＱＲｘベースバンドフィルタ（ＢＢＦ）３６４ｄは、その後、ＱＲｘ同相／直交位相（Ｉ／Ｑ）信号３１８を出力し得る。

【0053】

[0062] 図４は、帯域間モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ４２５を例示するブロック図である。図４のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ４２５は、図１のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２４の一構成であり得る。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ４２５は、一次アンテナ４０６、二次アンテナ４０８、およびトランシーバチップ４１０を含み得る。一次アンテナ４０６および二次アンテナ４０８は、デュアルバンド４キャリア信号（すなわち、第１の帯域４７０と第２の帯域４７２にわたる４つのキャリア４７４ａ−ｄ（第１の帯域４７０と第２の帯域４７２は互いに分離される））を受信するために使用され得る。

【0054】

[0063] トランシーバチップ４１０は、送信機４３２、一次受信機（ＰＲｘ）４４０、二次受信機（ＳＲｘ）４４２、三次受信機（ＴＲｘ）４４４および四次受信機（ＱＲｘ）４４６を含み得る。一次アンテナ４０６は、一次受信機（ＰＲｘ）４４０のＰＲｘ回路４６８ａに結合され得る。ＰＲｘ回路４６８ａは、ＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａ−ｄ、ダウンコンバートする回路およびＰＲｘベースバンドフィルタ（ＢＢＦ）３６４ａを含み得る。ＰＲｘ回路４６８ａは、第１の帯域４７０における第１のキャリア４７４ａと第２のキャリア４７４ｂを含むＰＲｘ同相／直交位相（Ｉ／Ｑ）信号４１２を出力し得る。

【0055】

[0064] トランシーバチップ４１０は、ＰＲｘ回路４６８ａから三次受信機（ＴＲｘ）４４４におけるＴＲｘ回路４６８ｃへのルーティング４３５ａを含み得る。一構成では、ルーティング４３５ａが、ＰＲｘ回路４６８ａのＰＲｘ低雑音増幅器（ＬＮＡ）３４８における第１ステージ増幅器からＴＲｘ回路４６８ｃへのルーティングであり得る。別の構成では、ルーティング４３５ａが、ＰＲｘ回路４３８ａのＰＲｘ低雑音増幅器（ＬＮＡ）３４８における第２ステージ増幅器から出力され得る。ＴＲｘ回路４６８ｃは、ＴＲｘ低雑音増幅器（ＬＮＡ）３５２ａ−ｄ、ダウンコンバートする回路およびＴＲｘベースバンドフィルタ（ＢＢＦ）３６４ｃを含み得る。一構成では、ＰＲｘ回路４６８ａからのルーティング４３５が、ＴＲｘ回路４６８ｃのＴＲｘ低雑音増幅器（ＬＮＡ）３５２における第２ステージ増幅器に入力され得る。別の構成では、ＰＲｘ回路４６８ａからのルーティング４３５ａが、三次受信機（ＴＲｘ）４４４のミキサ３５６ｃへ入力され得る。ＴＲｘ回路４６８ｃは、第２の帯域４７２における第３のキャリア４７４ｃと第４のキャリア４７４ｄを含むＴＲｘ同相／直交位相（Ｉ／Ｑ）信号４１６を出力し得る。

【0056】

[0065] 二次アンテナ４０８は、二次受信機（ＳＲｘ）４４２のＳＲｘ回路４６８ｂに結合され得る。ＳＲｘ回路４６８ｂは、ＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａ−ｄ、ダウンコンバートする回路およびＳＲｘベースバンドフィルタ（ＢＢＦ）３６４ｂを含み得る。ＳＲｘ回路４６８ｂは、第１の帯域４７０における第１のキャリア４７４ａと第２のキャリア４７４ｂを含むＳＲｘ同相／直交位相（Ｉ／Ｑ）信号４１４を出力し得る。

【0057】

[0066] トランシーバチップ４１０は、ＳＲｘ回路４６８ｂから四次受信機（ＱＲｘ）４４６におけるＱＲｘ回路４６８ｄへのルーティング４３５ｂを含み得る。一構成では、ルーティング４３５ｂが、ＳＲｘ回路４６８ｂのＳＲｘ低雑音増幅器（ＬＮＡ）３５０における第１ステージ増幅器から出力され得る。別の構成では、ルーティング４３５ｂが、ＳＲｘ回路４６８ｂのＳＲｘ低雑音増幅器（ＬＮＡ）３５０における第２ステージ増幅器から出力され得る。ＱＲｘ回路４６８ｄは、ＱＲｘ低雑音増幅器（ＬＮＡ）３５４ａ−ｄ、ダウンコンバートする回路およびＱＲｘベースバンドフィルタ（ＢＢＦ）３６４ｄを含み得る。一構成では、ＳＲｘ回路４６８ｂからのルーティング４３５ｂが、ＱＲｘ回路４６８ｄのＱＲｘ低雑音増幅器（ＬＮＡ）３５４における第２ステージ増幅器に入力され得る。別の構成では、ＳＲｘ回路４６８ｂからのルーティング４３５ｂが、四次受信機（ＱＲｘ）４４６のミキサ３５６ｄへ入力され得る。ＱＲｘ回路４６８ｄは、第２の帯域４７２における第３のキャリア４７４ｃと第４のキャリア４７４ｄを含むＱＲｘ同相／直交位相（Ｉ／Ｑ）信号４１８を出力し得る。

【0058】

[0067] ＰＲｘ回路４６８ａからＴＲｘ回路４６８ｃへのルーティング４３５ａは、第１の信号分割ステージ４３３ａの一部であり得る。ＳＲｘ回路４６８ｂからＱＲｘ回路４６８ｂへのルーティングは、第２の信号分割ステージ４３３ｂの一部であり得る。信号分割ステージ４３３ａ−ｂは、図８および図９に関連して以下にさらに詳細に説明される。

【0059】

[0068] 図５は、帯域間モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５を例示する別のブロック図である。図５のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５は、図３のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５であり得る。一次アンテナ３０６および二次アンテナ３０８は、デュアルバンド４キャリア信号（すなわち、２つの個別の帯域にわたる４つのキャリア４７４ａ−ｄ）を受信するために使用され得る。ＰＲｘ同相／直交位相（Ｉ／Ｑ）信号３１４を取得するための、一次アンテナ３０６から一次受信機（ＰＲｘ）３４０を通るルーティング５３７が示される。ルーティング５３７は、第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａを通過し得る。ＰＲｘ同相／直交位相（Ｉ／Ｑ）信号３１４は、この構成のために、第１の帯域４７０からの第１のキャリア４７４ａおよび第２のキャリア４７４ｂを含み得る。

【0060】

[0069] 三次受信機（ＴＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１６を取得するための、一次アンテナ３０６からＴＲｘ３４４を通るルーティング５３５ａもまた、示される。ＴＲｘ同相／直交位相（Ｉ／Ｑ）信号３１６は、第２の帯域４７２からの第３のキャリア４７４ｃおよび第４のキャリア４７４ｄを含み得る。三次受信機（ＴＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１６を取得するための、一次アンテナ３０６からＴＲｘ３４４を通るルーティング５３５ａは、第１の信号分割ステージ４３３ａを通過し得る。第１の信号分割ステージ４３３ａは、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５が同時ハイブリッドデュアル受信機（ＳＨＤＲ）受信機パスを再使用することを可能にし得る。

【0061】

[0070] 第１の信号分割ステージ４３３ａは、一次受信機（ＰＲｘ）３４０における第３のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｃから三次受信機（ＴＲｘ）３４４における第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃへのルーティング５３５ａを含み得る。一構成では、ルーティング５３５ａは、第３のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｃの第１の増幅器ステージ（例えば、相互コンダクタンスステージ（Ｇｍ））から出力され、第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））へ入力され得る。別の構成では、ルーティング５３５ａは、第３のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｃの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））から出力され、三次受信機（ＴＲｘ）３４４におけるミキサ３５６ｃに入力され得る。

【0062】

[0071] 二次受信機（ＳＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１６を取得するための、二次アンテナ３０８からＳＲｘ３４２を通るルーティング５３９もまた、示される。ルーティング５３９は、第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａを通過し得る。ＳＲｘ同相／直交位相（Ｉ／Ｑ）信号３１４は、この構成のために、第１の帯域４７０からの第１のキャリア４７４ａおよび第２のキャリア４７４ｂを含み得る。四次受信機（ＱＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１８を取得するための、二次アンテナ３０８からＱＲｘ３４６を通るルーティング５３５ｂもまた、示される。ＱＲｘ同相／直交位相（Ｉ／Ｑ）信号３１８は、第２の帯域４７２からの第３のキャリア４７４ｃおよび第４のキャリア４７４ｄを含み得る。四次受信機（ＱＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１８を取得するための、二次アンテナ３０８からＱＲｘ３４６を通るルーティング５３５ｂは、第２の信号分割ステージ４３３ｂを通過し得る。第２の信号分割ステージ４３３ｂもまた、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５が同時ハイブリッドデュアル受信機（ＳＨＤＲ）受信機パスを再使用することを可能にし得る。

【0063】

[0072] 第２の信号分割ステージ４３３ｂは、二次受信機（ＳＲｘ）３４２における第３のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｃから四次受信機（ＱＲｘ）３４６における第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃへの信号をルーティングし得る５３５ｂ。一構成では、ルーティング５３５ｂが、第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））の入力への、第３のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｃの第１の増幅器ステージ（例えば、相互コンダクタンスステージ（Ｇｍ））の出力であり得る。別の構成では、ルーティング５３５ｂが、四次受信機（ＱＲｘ）３４６におけるミキサ３５６ｄの入力への、第３のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ｃの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））の出力であり得る。

【0064】

[0073] 図６は、帯域内モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ６２５を例示するブロック図である。図６のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ６２５は、図１のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ１２４の一構成であり得る。シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ６２５は、一次アンテナ６０６、二次アンテナ６０８、およびトランシーバチップ６１０を含み得る。一次アンテナ６０６および二次アンテナ６０８は、シングルバンド４キャリア信号（すなわち、第１の帯域６７０にわたる４つのキャリア６７４ａ−ｄ）を受信するために使用され得る。

【0065】

[0074] トランシーバチップ６１０は、送信機６３２、一次受信機（ＰＲｘ）６４０、二次受信機（ＳＲｘ）６４２、三次受信機（ＴＲｘ）６４４および四次受信機（ＱＲｘ）６４６を含み得る。一次アンテナ６０６は、一次受信機（ＰＲｘ）６４０のＰＲｘ回路６６８ａに結合され得る。ＰＲｘ回路６６８ａは、ＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａ−ｄ、ダウンコンバートする回路およびＰＲｘベースバンドフィルタ（ＢＢＦ）３６４ａを含み得る。ＰＲｘ回路６６８ａは、第１の帯域６７０における第１のキャリア６７４ａと第２のキャリア６７４ｂを含むＰＲｘ同相／直交位相（Ｉ／Ｑ）信号６１２を出力し得る。

【0066】

[0075] トランシーバチップ６１０は、ＰＲｘ回路６６８ａから三次受信機（ＴＲｘ）６４４におけるＴＲｘ回路６６８ｃへのルーティング６３５ａを含み得る。一構成では、ルーティング６３５ａは、ＰＲｘ回路６６８ａのＰＲｘ低雑音増幅器（ＬＮＡ）３４８における第１ステージ増幅器からＴＲｘ回路６６８ｃへのルーティングであり得る。別の構成では、ルーティング６３５ａは、ＰＲｘ回路６６８ａのＰＲｘ低雑音増幅器（ＬＮＡ）３４８における第２ステージ増幅器から出力され得る。ＴＲｘ回路６６８ｃは、ＴＲｘ低雑音増幅器（ＬＮＡ）３５２ａ−ｄ、ダウンコンバートする回路およびＴＲｘベースバンドフィルタ（ＢＢＦ）３６４ｃを含み得る。一構成では、ＰＲｘ回路６６８ａからのルーティング６３５は、ＴＲｘ回路６６８ｃのＴＲｘ低雑音増幅器（ＬＮＡ）３５２における第２ステージ増幅器に入力され得る。別の構成では、ＰＲｘ回路６６８ａからのルーティング６３５ａは、三次受信機（ＴＲｘ）６４４のミキサ３５６ｃへ入力され得る。ＴＲｘ回路６６８ｃは、第１の帯域６７０における第３のキャリア６７４ｃと第４のキャリア６７４ｄを含むＴＲｘ同相／直交位相（Ｉ／Ｑ）信号６１６を出力し得る。

【0067】

[0076] 二次アンテナ６０８は、二次受信機（ＳＲｘ）６４２のＳＲｘ回路６６８ｂに結合され得る。ＳＲｘ回路６６８ｂは、ＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａ−ｄ、ダウンコンバートする回路およびＳＲｘベースバンドフィルタ（ＢＢＦ）３６４ｂを含み得る。ＳＲｘ回路６６８ｂは、第１の帯域６７０における第１のキャリア６７４ａと第２のキャリア６７４ｂを含むＳＲｘ同相／直交位相（Ｉ／Ｑ）信号６１４を出力し得る。

【0068】

[0077] トランシーバチップ６１０は、ＳＲｘ回路６６８ｂから四次受信機（ＱＲｘ）６４６におけるＱＲｘ回路６６８ｄへのルーティング６３５ｂを含み得る。一構成では、ルーティング６３５ｂが、ＳＲｘ回路６６８ｂのＳＲｘ低雑音増幅器（ＬＮＡ）３５０における第１ステージ増幅器から出力され得る。別の構成では、ルーティング６３５ｂが、ＳＲｘ回路６６８ｂのＳＲｘ低雑音増幅器（ＬＮＡ）３５０における第２ステージ増幅器から出力され得る。ＱＲｘ回路６６８ｄは、ＱＲｘ低雑音増幅器（ＬＮＡ）３５４ａ−ｄ、ダウンコンバートする回路およびＱＲｘベースバンドフィルタ（ＢＢＦ）３６４ｄを含み得る。一構成では、ＳＲｘ回路６６８ｂからのルーティング６３５ｂが、ＱＲｘ回路６６８ｄのＱＲｘ低雑音増幅器（ＬＮＡ）３５４における第２ステージ増幅器に入力され得る。別の構成では、ＳＲｘ回路６６８ｂからのルーティング６３５ｂが、四次受信機（ＱＲｘ）６４６のミキサ３５６ｄへ入力され得る。ＱＲｘ回路６６８ｄは、第１の帯域６７０における第３のキャリア６７４ｃと第４のキャリア６７４ｄを含むＱＲｘ同相／直交位相（Ｉ／Ｑ）信号６１８を出力し得る。

【0069】

[0078] ＰＲｘ回路６６８ａからＴＲｘ回路６６８ｃへのルーティング６３５ａは、第１の信号分割ステージ６３３ａの一部であり得る。ＳＲｘ回路６６８ｂからＱＲｘ回路６６８ｂへのルーティングは、第２の信号分割ステージ６３３ｂの一部であり得る。信号分割ステージ６３３ａ−ｂは、図８および図９に関連して以下にさらに詳細に説明される。

【0070】

[0079] 図７は、帯域内モードにおいて動作するシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５を例示する別のブロック図である。図７のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５は、図３のシングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５であり得る。帯域内モードは、電流分割を要求し得る。６デシベル（ｄＢ）損失は、０．２−０．５ ｄｂ雑音ファクタ（ＮＦ）の低下（degradation）を導き得る。無線周波数集積回路（ＲＦＩＣ）における低雑音増幅器（ＬＮＡ）は、ミキサＧｍとして設計される必要があり得る。

【0071】

[0080] 一次アンテナ３０６および二次アンテナ３０８は、シングルバンド４−キャリア信号（すなわち、第１の帯域６７０にわたる４つのキャリア６７４ａ−ｄであり、第２の帯域６７２におけるキャリアはない）を受信するために使用され得る。一次受信機（ＰＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１４を取得するための、一次アンテナ３０６からＰＲｘ３４０を通るルーティング７３７が示される。ルーティング７３７は、第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａを通過し得る。ＰＲｘ同相／直交位相（Ｉ／Ｑ）信号３１４は、この構成のために、第１の帯域６７０からの第１のキャリア６７４ａおよび第２のキャリア６７４ｂを含み得る。

【0072】

[0081] 三次受信機（ＴＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１６を取得するための、一次アンテナ３０６からＴＲｘ３４４を通るルーティング７３５ａもまた、示される。ＴＲｘ同相／直交位相（Ｉ／Ｑ）信号３１６は、第１の帯域６７０からの第３のキャリア６７４ｃおよび第４のキャリア６７４ｄを含み得る。三次受信機（ＴＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１６を取得するための、一次アンテナ３０６からＴＲｘ３４４を通るルーティング７３５ａは、第１の信号分割ステージ６３３ａを通過し得る。第１の信号分割ステージ６３３ａは、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５が同時ハイブリッドデュアル受信機（ＳＨＤＲ）受信機パスを再使用することを可能にし得る。

【0073】

[0082] 第１の信号分割ステージ６３３ａは、一次受信機（ＰＲｘ）３４０における第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａから三次受信機（ＴＲｘ）３４４における第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃへのルーティング７３５ａを含み得る。一構成では、ルーティング７３５ａが、第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ａの第１の増幅器ステージ（例えば、相互コンダクタンスステージ（Ｇｍ））から出力され、第３のＴＲｘ低雑音増幅器（ＬＮＡ）３５２ｃの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））へ入力され得る。別の構成では、ルーティング７３５ａが、第１のＰＲｘ低雑音増幅器（ＬＮＡ）３４８ｃの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））から出力され、三次受信機（ＴＲｘ）３４４におけるミキサ３５６ｃに入力され得る。

【0074】

[0083] 二次受信機（ＳＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１６を取得するための、二次アンテナ３０８からＳＲｘ３４２を通るルーティング７３９もまた、示される。ルーティング７３９は、第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａを通過し得る。ＳＲｘ同相／直交位相（Ｉ／Ｑ）信号３１４は、この構成のために、第１の帯域６７０からの第１のキャリア６７４ａおよび第２のキャリア６７４ｂを含み得る。四次受信機（ＱＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１８を取得するための、二次アンテナ３０８からＱＲｘ３４６を通るルーティング７３５ｂもまた、示される。ＱＲｘ同相／直交位相（Ｉ／Ｑ）信号３１８は、第１の帯域６７０からの第３のキャリア６７４ｃおよび第４のキャリア６７４ｄを含み得る。四次受信機（ＱＲｘ）同相／直交位相（Ｉ／Ｑ）信号３１８を取得するための、二次アンテナ３０８からＱＲｘ３４６を通るルーティング７３５ｂは、第２の信号分割ステージ６３３ｂを通過し得る。第２の信号分割ステージ６３３ｂもまた、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャ３２５が同時ハイブリッドデュアル受信機（ＳＨＤＲ）受信機パスを再使用することを可能にし得る。

【0075】

[0084] 第２の信号分割ステージ６３３ｂは、二次受信機（ＰＲｘ）３４２における第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａから四次受信機（ＱＲｘ）３４６における第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃへ信号をルーティング７３５ｂし得る。一構成では、ルーティング７３５ｂが、第３のＱＲｘ低雑音増幅器（ＬＮＡ）３５４ｃの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））の入力への第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａの第１の増幅器ステージ（例えば、相互コンダクタンスステージ（Ｇｍ））の出力であり得る。別の構成では、ルーティング７３５ｂが、四次受信機（ＱＲｘ）３４６におけるミキサ３５６ｄの入力への第１のＳＲｘ低雑音増幅器（ＬＮＡ）３５０ａの第２の増幅器ステージ（例えば、カスコードステージ（Ｃａｓ））の出力であり得る。

【0076】

[0085] 図８は、信号分割ステージ８３３を例示するブロック図である。図８の信号分割ステージ８３３は、図４における信号分割ステージ４３３ａ−ｂと図６における信号分割ステージ６３３ａ−ｂの一構成であり得る。信号分割ステージ８３３は、ソース低雑音増幅器（ＬＮＡ）８７８ａ、ターゲット低雑音増幅器（ＬＮＡ）８７８ｂのターゲット第１ステージ増幅器８７４ｂおよびターゲット第２ステージ増幅器８７６ｂ、および受動ミキサ８５６ａ−ｄの一部としてソース第１ステージ増幅器８７４ａおよびソース第２ステージ増幅器８７６ａを含み得る。一構成では、ソース低雑音増幅器（ＬＮＡ）８７８ａがＰＲｘ低雑音増幅器（ＬＮＡ）３４８であり得、ターゲット低雑音増幅器（ＬＮＡ）がＴＲｘ低雑音増幅器３５２であり得る。別の構成では、ソース低雑音増幅器（ＬＮＡ）８７８ａがＳＲｘ低雑音増幅器（ＬＮＡ）３５０であり得、ターゲット低雑音増幅器（ＬＮＡ）８７８ｂがＱＲｘ低雑音増幅器３５４であり得る。

【0077】

[0086] 一構成では、ソース第１ステージ増幅器８７４ａおよびターゲット第１ステージ増幅器８７４ｂが相互コンダクタンスステージ（Ｇｍ）であり得る一方で、ソース第２ステージ増幅器８７６ａおよびターゲット第２ステージ増幅器８７６ｂがカスコードステージ（Ｃａｓ）であり得る。ソース第１ステージ増幅器８７４ａの出力は、ソース第２ステージ増幅器８７６ａに入力され得る。ソース第２ステージ増幅器８７６ａの出力は、その後、ソース同相信号８８０ａ−ｂおよびソース直交信号８８０ｃ−ｄを取得するために受動ミキサ８５６ａ−ｂを介して混合され得る。信号分割ステージ８３３において、信号分割は、ソース第１ステージ増幅器８７４ａのあとに発生する。従って、ソース第１ステージ増幅器８７４ａの出力は、ターゲット第２ステージ増幅器８７６ｂの入力に入力され得る。ターゲット第２ステージ増幅器８７６ｂの出力は、その後、ターゲット同相信号８８０ｅ−ｆおよびターゲット直交信号８８０ｇ−ｈを取得するために受動ミキサ８５６ｃ−ｄを介して混合され得る。

【0078】

[0087] スイッチは、クリーンなスタンドアローン動作を可能にするためにソース低雑音増幅器（ＬＮＡ）８７８ａとターゲット低雑音増幅器（ＬＮＡ）８７８ｂとの間で使用され得る。低雑音増幅器（ＬＮＡ）トポロジは、信号分割感知ポイントを駆動し得る。

【0079】

[0088] 図９は、別の信号分割ステージ９３３を例示するブロック図である。図９の信号分割ステージ９３３は、図４における信号分割ステージ４３３ａ−ｂと図６における信号分割ステージ６３３ａ−ｂのうちの一構成であり得る。信号分割ステージ９３３は、ソース低雑音増幅器（ＬＮＡ）９７８ａの部分として、ソース第１ステージ増幅器９７４ａおよびソース第２ステージ増幅器９７６ａを含み、ターゲット低雑音増幅器（ＬＮＡ）９７８ｂのターゲット第１ステージ増幅器９７４ｂとターゲット第２ステージ増幅器９７６ｂ、および受動ミキサ９５６ａ−ｄを含み得る。一構成では、ソース低雑音増幅器（ＬＮＡ）９７８ａがＰＲｘ低雑音増幅器（ＬＮＡ）３４８であり得、ターゲット低雑音増幅器（ＬＮＡ）がＴＲｘ低雑音増幅器３５２であり得る。別の構成では、ソース低雑音増幅器（ＬＮＡ）９７８ａがＳＲｘ低雑音増幅器（ＬＮＡ）３５０であり得、ターゲット低雑音増幅器（ＬＮＡ）９７８ｂがＱＲｘ低雑音増幅器（ＬＮＡ）３５４であり得る。

【0080】

[0089] 一構成では、ソース第１ステージ増幅器９７４ａおよびターゲット第１ステージ増幅器９７４ｂが相互コンダクタンスステージ（Ｇｍ）であり得る一方で、ソース第２ステージ増幅器９７６ａおよびターゲット第２ステージ増幅器９７６ｂがカスコードステージ（Ｃａｓ）であり得る。ソース第１ステージ増幅器９７４ａの出力は、ソース第２ステージ増幅器９７６ａに入力され得る。ソース第２ステージ増幅器９７６ａの出力は、その後、ソース同相信号９８０ａ−ｂおよびソース直交信号９８０ｃ−ｄを取得するために受動ミキサ９５６ａ−ｂを介して混合され得る。信号分割ステージ９３３において、信号分割は、ソース第２ステージ増幅器９７６ａのあとに発生する。従って、ソース第２ステージ増幅器９７６ａの出力は、ターゲット同相信号９８０ｅ−ｆおよびターゲット直交信号９８０ｇ−ｈを取得するために受動ミキサ８５６ｃ−ｄへ入力され得る。

【0081】

[0090] スイッチは、クリーンなスタンドアローン動作を可能にするためにソース低雑音増幅器（ＬＮＡ）９７８ａとターゲット低雑音増幅器（ＬＮＡ）９７８ｂとの間で使用され得る。低雑音増幅器（ＬＮＡ）トポロジは、信号分割感知ポイントを駆動し得る。

【0082】

[0091] 図１０は、ワイヤレス通信デバイス１００４内に含まれ得る特定のコンポーネントを例示する。ワイヤレス通信デバイス１００４は、アクセス端末、モバイル局、ユーザ機器（ＵＥ）などであり得る。ワイヤレス通信デバイス１００４は、プロセッサ１００３を含む。プロセッサ１００３は、汎用シングルチップまたはマルチチップマイクロプロセッサ（例えば、ＡＲＭ（登録商標））、特殊目的マイクロプロセッサ（例えば、デジタル信号プロセッサ（ＤＳＰ））、マイクロ制御装置、プログラム可能ゲートアレイ等であり得る。プロセッサ１００３は、中央処理ユニット（ＣＰＵ）と称され得る。単一のプロセッサ１００３のみが、図１０のワイヤレス通信デバイス１００４において示されるが、代替の構成として、プロセッサの組み合わせ（例えば、ＡＲＭおよびＤＳＰ）が使用され得る。

【0083】

[0092] ワイヤレス通信デバイス１００４はまた、メモリ１００５も含む。メモリ１００５は、電子情報を記憶できる任意の電子コンポーネントであり得る。メモリ１００５は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光学記憶媒体、ＲＡＭにおけるフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、およびそれらの組み合わせを含むその他同様のものとして実現され得る。

【0084】

[0093] データ１００７ａおよび命令群１００９ａは、メモリ１００５において記憶され得る。命令群１００９ａは、本明細書に開示される方法を実現するために、プロセッサ１００３によって実行可能であり得る。命令群１００９ａを実行することは、メモリ１００５において記憶されたデータ１００７ａの使用を含み得る。プロセッサ１００３が命令群１００９を実行する場合、命令群１００９ｂの様々な部分がプロセッサ１００３にロードされ、データ１００７ｂの様々な部分がプロセッサ１００３にロードされ得る。

【0085】

[0094] ワイヤレス通信デバイス１００４はまた、第１のアンテナ１０１７ａおよび第２のアンテナ１０１７ｂを介した、ワイヤレス通信デバイス１００４に対する信号の送信と、それからの信号の受信を可能にするために、送信機１０１１および受信機１０１３を含み得る。送信機１０１１と受信機１０１３は、トランシーバ１０１５とまとめて称され得る。ワイヤレス通信デバイス１００４はまた、複数の送信機、追加のアンテナ、複数の受信機および／または複数のトランシーバを含み得る（図示せず）。

【0086】

[0095] ワイヤレス通信デバイス１００４は、デジタル信号プロセッサ（ＤＳＰ）１０２１を含み得る。ワイヤレス通信デバイス１００４はまた、通信インタフェース１０２３を含み得る。通信インタフェース１０２３は、ワイヤレス通信デバイス１００４とやりとりすることをユーザに可能にし得る。

【0087】

[0096] ワイヤレス通信デバイス１００４のさまざまなコンポーネントが、１つまたは複数のバスによって合わせて結合されることがあり得、バスは、電力バス、制御信号バス、ステータス信号バス、データバスなどを含み得る。明確にするために、さまざまなバスが、バスシステム１０１９として、図１５において示される。

【0088】

[0097] 「判定すること(determining）」という用語は、多種多様なアクションを包含する、従って、「判定すること」とは、計算すること、演算すること、処理すること、導出すること、調査すること、調べること（例えば、表、データベース、あるいは別のデータ構造を調べること）、確認することなどを含み得る。また、「判定すること」は、受信すること（例えば、情報を受信すること）、アクセスすること（例えば、メモリにおけるデータにアクセスすること）などを含み得る。また、「判定すること」は、決定することや、選択することや、選ぶことや、確立することなどを含み得る。

【0089】

[0098] フレーズ「〜に基づく」は、そうではないと明確に特定されていない限りは、「〜のみに基づく」ということを意味するわけではない。言い換えると、フレーズ「〜に基づく」は、「〜のみに基づく」および「少なくとも〜に基づく」の両方ともを表す。

【0090】

[0099] 「プロセッサ」という用語は、汎用プロセッサ、中央処理ユニット（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、状態マシンなどを包含するように広く解釈されるべきである。何らかの状況では、「プロセッサ」は、特定用途向け集積回路（ＡＳＩＣ）、プログラム可能論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等のことを指し得る。「プロセッサ」という用語は、処理デバイスの組み合わせのことを、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアを伴う１つ以上のマイクロプロセッサ、または、このような構成の他の何らかのもののことを指し得る。

【0091】

[00100] 「メモリ」という用語は、電子情報を記憶できる任意の電子コンポーネントを包含するように広く解釈されるべきである。メモリという用語は、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラマブル読み取り専用メモリ（ＰＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気または光データ記憶装置、レジスタなどのような、さまざまなタイプのプロセッサ読み取り可能媒体のことを指し得る。メモリは、プロセッサが、メモリから情報を読み取る、および／または、メモリに情報を書き込むことができる場合に、プロセッサと電子通信すると言われる。プロセッサに一体的なメモリはこのプロセッサと電子通信している。

【0092】

[00101] 「命令群」および「コード」という用語は、任意のタイプの（複数を含む）コンピュータ読み取り可能ステートメントを含むように広く解釈されるべきである。例えば、「命令群」および「コード」という用語は、１つまたは複数のプログラム、ルーチン、サブルーチン、機能、手順などのことを指し得る。「命令」および「コード」は、単一のコンピュータ読み取り可能ステートメントまたは多くのコンピュータ読み取り可能ステートメントを備え得る。

【0093】

[00102] 本明細書に説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせにおいて実現され得る。ソフトウェアにおいて実現される場合、機能は、１つまたは複数の命令（群）として、コンピュータ可読媒体上で記憶され得る。「コンピュータ可読媒体」あるいは「コンピュータプログラム製品」という用語は、コンピュータによってアクセスされ得る任意の利用可能な媒体を指す。限定ではなく、例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、あるいはその他の光学ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、命令群またはデータ構造の形態で所望のプログラムコードを搬送または記憶するために使用されることができ、かつ、コンピュータによってアクセスされることができるその他任意の媒体を備え得る。ここで使用したようなディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル汎用ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含むが、一般に、ディスク（ｄｉｓｋ）は、データを磁気的に再生する一方で、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。

【0094】

[00103] ソフトウェアまたは命令群は、伝送媒体によって伝送され得る。例えば、ソフトウェアが、ウェブサイトから、サーバから、あるいは、同軸ケーブル、ファイバ光ケーブル、ツイストペア、デジタル加入者ライン（ＤＳＬ）、または赤外線や、無線や、マイクロ波のようなワイヤレス技術を使用している他の遠隔ソースから送信された場合に、同軸ケーブル、ファイバ光ケーブル、ツイストペア、ＤＳＬ、あるいは、赤外線や、無線や、マイクロ波のようなワイヤレス技術は、送信媒体の定義に含まれる。

【0095】

[00104] 本明細書に開示されている方法は、説明された方法を達成するための１つまたは複数のステップまたは動作を備える。方法のステップおよび／またはアクションは、本願の特許請求の範囲から逸脱せずに、互いに置き換えられ得る。言い換えると、ステップあるいはアクションの特定の順序が、説明されている方法の適切な動作のために必要とされない限り、特定のステップおよび／またはアクションの順序および／または使用が、特許請求の範囲から逸脱することなく変形され得る。

【0096】

[00105] さらに、図２によって例示されたもののような、本明細書において説明される方法および技術を実行するためのモジュールおよび／またはその他適切な手段は、ダウンロードされ得る、および／または、さもなければデバイスによって取得され得ることが、理解されるべきである。例えば、デバイスは、本明細書において説明されている方法を実行するための手段の転送を容易にするためにサーバに結合され得る。代替的に、本明細書において説明されている様々な方法は、デバイスが、記憶手段（例えば、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）のような物理記憶媒体あるいはフロッピーディスクなど）を、そのデバイスに結合あるいは提供する際に様々な方法を取得し得るように、その記憶手段を通して提供され得る。さらに、デバイスに対して、本明細書において説明されている方法および技法を提供するためのその他任意の適切な技法が利用され得る。

【0097】

[00106] 本願の特許請求の範囲が、上述された、まさにその構成およびコンポーネントに限定されないことが理解されるべきである。様々な修正、変更、および、バリエーションが、本明細書において説明されているシステム、方法、および装置の配置、オペレーション、および、詳細において、特許請求の範囲から逸脱することなく行われ得る。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１] マルチプルキャリア信号を受信するために構成されたワイヤレス通信デバイスであって、
一次アンテナと、
二次アンテナと、
トランシーバチップと
を備える、シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを備え、ここで、前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、同時ハイブリッドデュアル受信機パスを再使用する、
ワイヤレス通信デバイス。
[Ｃ２] 前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、４つのアンテナ、電力分割器、外部の低雑音増幅器またはダイトゥーダイ信号のルーティングを要求しない、Ｃ１に記載のワイヤレス通信デバイス。
[Ｃ３] 前記トランシーバチップは、
送信機と、
一次受信機と、
二次受信機と、
三次受信機と、
四次受信機とを備え、ここで、各受信機は、複数の低雑音増幅器を備え、各低雑音増幅器は、第１ステージ増幅器および第２ステージ増幅器を備える、Ｃ１に記載のワイヤレス通信デバイス。
[Ｃ４] 前記第１ステージ増幅器は、相互コンダクタンスステージであり、前記第２ステージ増幅器は、カスコードステージである、Ｃ３に記載のワイヤレス通信デバイス。
[Ｃ５] 前記複数の低雑音増幅器は、第１の帯域についての複数の低雑音増幅器と、第２の帯域についての複数の低雑音増幅器とを備える、Ｃ３に記載のワイヤレス通信デバイス。
[Ｃ６] 前記第１の帯域は、低い帯域であり、前記第２の帯域は、中間の帯域である、Ｃ５に記載のワイヤレス通信デバイス。
[Ｃ７] 前記第１の帯域は、低い帯域であり、前記第２の帯域は、高い帯域である、Ｃ５に記載のワイヤレス通信デバイス。
[Ｃ８] 前記第１の帯域は、中間の帯域であり、前記第２の帯域は、高い帯域である、Ｃ５に記載のワイヤレス通信デバイス。
[Ｃ９] 第１のルーティングは、一次同相／直交位相信号を取得するために、前記一次アンテナから前記一次受信機を通して使用され、第２のルーティングは、ＴＲｘ同相／直交位相信号を取得するために、前記一次アンテナから前記三次受信機を通して使用され、第３のルーティングは、二次同相／直交位相信号を取得するために、前記二次アンテナから前記二次受信機を通して使用され、第４のルーティングは、ＱＲｘ同相／直交位相信号を取得するために、前記二次アンテナから前記四次受信機を通して使用される、Ｃ３に記載のワイヤレス通信デバイス。
[Ｃ１０] 前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域間動作において存在し、前記第１のルーティングは、第１の一次受信機低雑音増幅器を通過し、前記第２のルーティングは、第２の一次受信機低雑音増幅器を通過し、前記第２のルーティングは、第１の信号分割ステージを通過し、前記第３のルーティングは、第１の二次受信機低雑音増幅器を通過し、前記第４のルーティングは、第２の二次受信機低雑音増幅器を通過し、前記第４のルーティングは、第２の信号分割ステージを通過する、Ｃ９に記載のワイヤレス通信デバイス。
[Ｃ１１] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第１ステージ増幅器と前記三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ１０に記載のワイヤレス通信デバイス。
[Ｃ１２] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第１ステージ増幅器と前記四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ１０に記載のワイヤレス通信デバイス。
[Ｃ１３] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第２ステージ増幅器と前記三次受信機におけるミキサとの間のルーティングを備える、Ｃ１０に記載のワイヤレス通信デバイス。
[Ｃ１４] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第２ステージ増幅器と前記四次受信機におけるミキサとの間のルーティングを備える、Ｃ１０に記載のワイヤレス通信デバイス。
[Ｃ１５] 前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域内動作において存在し、前記第１のルーティングおよび前記第２のルーティングは、一次受信機低雑音増幅器を通過し、前記第２のルーティングは、第１の信号分割ステージを通過し、前記第３のルーティングおよび前記第４のルーティングは、二次受信機低雑音増幅器を通過し、前記第４のルーティングは、第２の信号分割ステージを通過する、Ｃ９に記載のワイヤレス通信デバイス。
[Ｃ１６] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第１ステージ増幅器と前記三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ１５に記載のワイヤレス通信デバイス。
[Ｃ１７] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第１ステージ増幅器と前記四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ１５に記載のワイヤレス通信デバイス。
[Ｃ１８] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第２ステージ増幅器と前記三次受信機におけるミキサとの間のルーティングを備える、Ｃ１５に記載のワイヤレス通信デバイス。
[Ｃ１９] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第２ステージ増幅器と前記四次受信機におけるミキサとの間のルーティングを備える、Ｃ１５に記載のワイヤレス通信デバイス。
[Ｃ２０] シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを使用してマルチプルキャリア信号を受信するための方法であって、
一次アンテナを使用して第１の信号を受信することと、
一次同相／直交位相信号を取得するために、前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャにおけるトランシーバチップ上の一次受信機を通って前記第１の信号をルーティングすることと、
ＴＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の三次受信機を通って前記第１の信号をルーティングすることと、
二次アンテナを使用して第２の信号を受信することと、
二次同相／直交位相信号を取得するために、前記トランシーバチップ上の二次受信機を通って前記第２の信号をルーティングすることと、
ＱＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の四次受信機を通って前記第２の信号をルーティングすることと、を備える、方法。
[Ｃ２１] 前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、４つのアンテナ、電力分割器、外部の低雑音増幅器またはダイトゥーダイシグナルのルーティングを要求しない、Ｃ２０に記載の方法。
[Ｃ２２] 前記トランシーバチップは、
送信機と、
一次受信機と、
二次受信機と、
三次受信機と、
四次受信機とを備え、ここで、各受信機は、複数の低雑音増幅器を備え、各低雑音増幅器は、第１ステージ増幅器および第２ステージ増幅器を備える、
Ｃ２０に記載の方法。
[Ｃ２３] 前記第１ステージ増幅器は、相互コンダクタンスステージであり、前記第２ステージ増幅器はカスコードステージである、Ｃ２２に記載の方法。
[Ｃ２４] 前記複数の低雑音増幅器は、第１の帯域についての複数の低雑音増幅器と、第２の帯域についての複数の低雑音増幅器とを備える、Ｃ２２に記載の方法。
[Ｃ２５] 前記第１の帯域は、低い帯域であり、前記第２の帯域は、中間の帯域である、Ｃ２４に記載の方法。
[Ｃ２６] 前記第１の帯域は、低い帯域であり、前記第２の帯域は、高い帯域である、Ｃ２４に記載の方法。
[Ｃ２７] 前記第１の帯域は、中間の帯域であり、前記第２の帯域は、高い帯域である、Ｃ２４に記載の方法。
[Ｃ２８] 第１のルーティングは、一次同相／直交位相信号を取得するために、前記一次アンテナから前記一次受信機を通して使用され、第２のルーティングは、ＴＲｘ同相／直交位相信号を取得するために、前記一次アンテナから前記三次受信機を通して使用され、第３のルーティングは、二次同相／直交位相信号を取得するために、前記二次アンテナから前記二次受信機を通して使用され、第４のルーティングは、ＱＲｘ同相／直交位相信号を取得するために、前記二次アンテナから前記四次受信機を通して使用される、Ｃ２２に記載の方法。
[Ｃ２９] 前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域間動作において存在し、前記第１のルーティングは、第１の一次受信機低雑音増幅器を通過し、前記第２のルーティングは、第２の一次受信機低雑音増幅器を通過し、前記第２のルーティングは、第１の信号分割ステージを通過し、前記第３のルーティングは、第１の二次受信機低雑音増幅器を通過し、前記第４のルーティングは、第２の二次受信機低雑音増幅器を通過し、前記第４のルーティングは、第２の信号分割ステージを通過する、Ｃ２８に記載の方法。
[Ｃ３０] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第１ステージ増幅器と前記三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ２９に記載の方法。
[Ｃ３１] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第１ステージ増幅器と前記四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ２９に記載の方法。
[Ｃ３２] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第２ステージ増幅器と前記三次受信機におけるミキサとの間のルーティングを備える、Ｃ２９に記載の方法。
[Ｃ３３] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第２ステージ増幅器と前記四次受信機におけるミキサとの間のルーティングを備える、Ｃ２９に記載の方法。
[Ｃ３４] 前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、帯域内動作において存在し、前記第１のルーティングおよび前記第２のルーティングは、一次受信機低雑音増幅器を通過し、前記第２のルーティングは、第１の信号分割ステージを通過し、前記第３のルーティングおよび前記第４のルーティングは、二次受信機低雑音増幅器を通過し、前記第４のルーティングは、第２の信号分割ステージを通過する、Ｃ２８に記載の方法。
[Ｃ３５] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第１ステージ増幅器と前記三次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ３４に記載の方法。
[Ｃ３６] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第１ステージ増幅器と前記四次受信機の低雑音増幅器における第２ステージ増幅器との間のルーティングを備える、Ｃ３４に記載の方法。
[Ｃ３７] 前記第１の信号分割ステージは、前記一次受信機の低雑音増幅器における第２ステージ増幅器と前記三次受信機におけるミキサとの間のルーティングを備える、Ｃ３４に記載の方法。
[Ｃ３８] 前記第２の信号分割ステージは、前記二次受信機の低雑音増幅器における第２ステージ増幅器と前記四次受信機におけるミキサとの間のルーティングを備える、Ｃ３４に記載の方法。
[Ｃ３９] シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャを使用してマルチプルキャリア信号を受信するための装置であって、
第１の信号を受信するための手段と、
一次同相／直交位相信号を取得するために、前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャにおけるトランシーバチップ上の一次受信機を通って前記第１の信号をルーティングするための手段と、
ＴＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の三次受信機を通って前記第１の信号をルーティングするための手段と、
第２の信号を受信するための手段と、
二次同相／直交位相信号を取得するために、前記トランシーバチップ上の二次受信機を通って前記第２の信号をルーティングするための手段と、
ＱＲｘ同相／直交位相信号を取得するために、前記トランシーバチップ上の四次受信機を通って前記第２の信号をルーティングするための手段と、
を備える、装置。
[Ｃ４０] 前記シングルチップ信号分割キャリアアグリゲーション受信機アーキテクチャは、４つのアンテナ、電力分割器、外部の低雑音増幅器またはダイトゥーダイ信号のルーティングを要求しない、Ｃ３９に記載の装置。
[Ｃ４１] 前記トランシーバチップは、
送信機と、
一次受信機と、
二次受信機と、
三次受信機と、
四次受信機とを備え、ここで、各受信機は、複数の低雑音増幅器を備え、ここで、各低雑音増幅器は、第１ステージ増幅器および第２ステージ増幅器を備える、
Ｃ３９に記載の装置。
[Ｃ４２] 前記第１ステージ増幅器は、相互コンダクタンスステージであり、前記第２ステージ増幅器は、カスコードステージである、Ｃ４１に記載の装置。
[Ｃ４３] 前記複数の低雑音増幅器は、第１の帯域についての複数の低雑音増幅器と、第２の帯域についての複数の低雑音増幅器を備える、Ｃ４１に記載の装置。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】