(58)【調査した分野】(Int.Cl.,DB名)
複数のデータライン、複数のフィードバックライン、前記複数のデータラインに交差する複数のゲートライン、共通電圧が供給される複数の共通電極、及び前記データラインと前記ゲートラインとの交差領域に設けられ、画素電極を含む複数の画素を含む液晶表示パネルであって、前記複数の画素の各々は、前記画素電極に供給されるデータ電圧と前記複数の共通電圧の1つに供給される共通電圧との間の電位差によって発生する電界により液晶を駆動する、液晶表示パネルと、
前記フィードバックラインの電圧変化量に応じて前記共通電圧を補償する共通電圧補償部と、を備え、
前記複数の共通電極の各々には、前記複数のフィードバックラインの少なくとも一部が重なっており、
前記液晶表示パネルは、複数の共通ラインであって、前記複数の共通電極の各々は、前記複数の共通ラインのいずれか1つに接続する、複数の共通ラインをさらに含み、
前記複数のフィードバックラインの各々は、互いに隣接する共通ラインの間に配置されている、液晶表示装置。
前記ゲートラインは第1の金属層に設けられ、前記データラインは、前記第1の金属層を覆うゲート絶縁膜上の第2の金属層に設けられ、前記画素電極は、前記第2の金属層を覆う平坦化膜上の第1の透明電極層に設けられ、前記共通ライン及び前記フィードバックラインは、前記第1の透明電極層を覆う第2の保護膜上の第3の金属層に設けられ、前記共通電極は、前記第3の金属層を覆う層間絶縁膜上の第2の透明電極層に設けられることを特徴とする、請求項1から4のいずれか一項に記載の液晶表示装置。
【発明を実施するための形態】
【0011】
以下、添付の図面を参照して、本発明に係る好ましい実施例を詳細に説明する。明細書全体にわたって同一の参照番号は実質的に同一の構成要素を意味する。以下の説明において、本発明と関連する公知の機能あるいは構成についての具体的な説明が本発明の要旨を曖昧にすると判断される場合には、その詳細な説明を省略する。また、以下の説明で使用される構成要素の名称は、明細書作成の容易さを考慮して選択されたものであり、実際の製品の部品名称とは異なることがある。
【0012】
図1は、本発明の実施例に係る液晶表示装置を示すブロック図である。
図2は、
図1の液晶表示パネルのデータライン、ゲートラインと画素、ゲート駆動部、及びデータ駆動部を詳細に示す一例示図である。
図3は、
図2の画素を詳細に示す一例示図である。
図4は、
図1の液晶表示パネルの共通電極、共通ラインとフィードバックライン、タッチ駆動部、及び共通電圧補償部を示す一例示図である。
図5は、1フレーム期間のディスプレイ駆動期間とタッチセンシング期間の間に、共通電極に供給される共通電圧とタッチ信号を示す波形図である。以下では、
図1乃至
図5を関連付けて本発明の実施例に係る液晶表示装置について概略的に説明する。
【0013】
本発明の実施例に係る液晶表示装置が、ユーザが指又はペンでタッチを行う場合にユーザのタッチを認識できるタッチスクリーン装置である場合を中心に説明した。特に、本発明の実施例に係る液晶表示装置が自己静電容量(self capacitance)方式でユーザのタッチを認識する場合を中心に説明した。また、本発明の実施例に係る液晶表示装置は、画像の表示及びタッチセンシングを全て行うために、
図5のように、ディスプレイ駆動期間DPとタッチセンシング期間TPを時間的に分割して駆動する。
図5では、1フレーム期間(1 frame period)が1つのディスプレイ駆動期間DP及び1つのタッチセンシング期間TPを含む場合を例示したが、これに限定されないことに注意しなければならない。すなわち、1フレーム期間(1 frame period)は、複数のディスプレイ駆動期間DP及び複数のタッチセンシング期間TPを含むことができる。
【0014】
本発明の実施例に係る液晶表示装置は、
図1のように、液晶表示パネル10、ゲート駆動部20、データ駆動部30、タイミング制御部40、メインプロセッサ50、タッチ駆動部60、及び共通電圧補償部70を含む。
【0015】
液晶表示パネル10は、下部基板、上部基板、及び下部基板と上部基板との間に介在した液晶層を含む。液晶表示パネル10の下部基板には、データラインD1〜Dm(mは、2以上の正の整数)、ゲートラインG1〜Gn(nは、2以上の正の整数)、共通ラインC1〜Cp(pは、2以上の正の整数)、及びフィードバックラインFLが形成される。データラインD1〜Dm、フィードバックラインFL、及び共通ラインC1〜CpはゲートラインG1〜Gnと交差し得る。
【0016】
データラインD1〜DmとゲートラインG1〜Gnとの交差部には、
図2のように、画素Pが形成され得る。画素Pのそれぞれはデータラインとゲートラインに接続され得る。画素Pのそれぞれは、
図3のように、トランジスタT、画素電極11、及びストレージキャパシタCstを含むことができる。トランジスタTは、第k(kは、1≦k≦nを満足する正の整数)のゲートラインGkのゲート信号によってターンオンされ、第j(jは、1≦j≦mを満足する正の整数)のデータラインDjのデータ電圧を画素電極11に供給する。共通電極12は、共通ラインC1〜Cpのいずれか1つから共通電圧が供給される。これによって、画素Pのそれぞれは、画素電極11に供給されたデータ電圧と共通電極12に供給された共通電圧との電位差によって発生する電界によって液晶層13の液晶を駆動して、バックライトユニットから入射される光の透過量を調整することができる。その結果、画素Pは画像を表示することができる。また、ストレージキャパシタCstは、画素電極11と共通電極12との間に設けられ、画素電極11と共通電極12との間の電圧差を一定に維持する。
【0017】
液晶表示パネル10には、
図4のように複数の共通電極12が形成される。共通電極12のそれぞれは、
図7のように、複数の画素と重なるように形成され得る。例えば、共通電極12のそれぞれは、s(sは、2以上の正の整数)個の画素と重なるように形成されてもよい。
【0018】
共通電極12のそれぞれは、
図4のように、共通ラインC1〜Cpのいずれか1つに接続され得る。共通ラインC1〜Cpのそれぞれは、共通電極12のそれぞれとタッチ駆動部60とを接続する。これによって、共通電極12は、共通ラインC1〜Cpを介してタッチ駆動部60から、
図5のように、ディスプレイ駆動期間DPの間に、共通電圧が供給され、タッチセンシング期間TPの間に、タッチ信号が供給され得る。共通ラインC1〜Cpは、
図7のように、互いに隣接する2つの画素の間に配置することができる。
【0019】
図4のように、互いに隣接する2つの共通ラインの間にはフィードバックラインFLを配置することができる。
図4では、互いに隣接する2つの共通ラインの間に2つのフィードバックラインFLが配置された場合を例示したが、これに限定されないことに注意しなければならない。また、フィードバックラインFLのそれぞれは、
図7のように、互いに隣接する2つの画素の間に配置されてもよい。フィードバックラインFLは、1つのラインに束ねられて共通電圧補償部70に接続される。
【0020】
一方、共通ラインC1〜Cpによって共通電極12に供給される共通電圧を補償するために共通電圧がフィードバックされるフィードバックラインFLを設計するための空間が不足し得る。したがって、本発明の実施例は、フィードバックラインFLのそれぞれを共通電極12のそれぞれに接続させずに、フィードバックラインFLのそれぞれを共通電極12と重なるように形成する。フィードバックラインFLは、いかなる電圧も印加されないフローティングライン(floating lines)であり得る。フローティングラインにはいかなる電圧も印加されないので、フローティングラインは、それに隣接するライン又は電極の電圧変化によって影響を受けやすい。結局、フィードバックラインFLのそれぞれはフローティングラインであるので、液晶表示パネル10で発生する不特定のノイズ(noise)によって影響を受けやすい。特に、
図4のように、フィードバックラインFLのそれぞれが共通電極12と重なるように形成される場合、フィードバックラインFLのそれぞれは共通電極12と最も隣接するので、共通電極12の共通電圧変化量がフィードバックラインFLのそれぞれに反映され得る。この場合、共通電圧補償部70は、液晶表示パネル10で発生した不特定のノイズ(noise)によって影響を受けた共通電圧変化量がフィードバックラインFLを介して入力され得るので、液晶表示パネル10のノイズを反映して共通電圧を補償することができる。
【0021】
液晶表示パネル10の上部基板には、ブラックマトリックス(black matrix)及びカラーフィルター(color filter)などを形成することができる。ただし、液晶表示パネル10がCOT(Color filter On TFT)構造で形成される場合、ブラックマトリックス及びカラーフィルターは液晶表示パネル10の下部基板に形成され得る。
【0022】
液晶表示パネル10の上部基板と下部基板のそれぞれには、偏光板が付着され、液晶のプレチルト角(pre−tilt angle)を設定するための配向膜が形成される。液晶表示パネル10の上部基板と下部基板との間には、液晶セルのセルギャップ(cell gap)を維持するためのカラムスペーサーが形成される。
【0023】
液晶表示パネル10の下部基板の背面の下にはバックライトユニットを配置することができる。バックライトユニットは、エッジ型(edge type)または直下型(Direct type)バックライトユニットとして具現されて液晶表示パネル10に光を照射する。
【0024】
ゲート駆動部20は、ディスプレイ駆動期間DPの間に、タイミング制御部40から入力されるゲート制御信号GCSに応じてゲート信号を生成する。ゲート駆動部20は、ディスプレイ駆動期間DPの間に、ゲート信号を予め定められた順にゲートラインG1〜Gnに供給する。予め定められた順序は順次的な順序であり得る。
【0025】
データ駆動部30は、ディスプレイ駆動期間DPの間に、タイミング制御部40からデジタルビデオデータDATA及びデータ制御信号DCSが入力される。データ駆動部30は、ディスプレイ駆動期間DPの間に、データ制御信号DCSに応じてデジタルビデオデータDATAをアナログデータ電圧に変換する。データ駆動部30は、ディスプレイ駆動期間DPの間に、データ電圧をデータラインD1〜Dmに供給する。
【0026】
タイミング制御部40は、メインプロセッサ50からデジタルビデオデータDATA及びタイミング信号が入力される。タイミング信号は、垂直同期信号(vertical synchronization signal)、水平同期信号(horizontal synchronization signal)、データイネーブル信号(data enable signal)、ドットクロック(dot clock)などを含むことができる。垂直同期信号は、1フレーム期間を定義する信号である。水平同期信号は、液晶表示パネル10の1水平ラインの画素にデータ電圧を供給する1水平期間を定義する信号である。1水平ラインの画素は同一のゲートラインに接続され得る。データイネーブル信号は、有効なデジタルビデオデータが供給される期間を定義する信号である。ドットクロックは、所定の短い周期で繰り返される信号である。
【0027】
タイミング制御部40は、液晶表示装置を表示モードとセンシングモードに区分して動作させる。タイミング制御部40は、
図5のように、1フレーム期間(1 frame period)のディスプレイ駆動期間DPの間に、液晶表示装置を表示モードで動作させ、タッチセンシング期間TPの間に、センシングモードで動作させることができる。タイミング制御部40は、表示モードとセンシングモードを区分するためにモード信号MODEを生成することができる。この場合、タイミング制御部40は、ディスプレイ駆動期間DPの間に、第1のロジックレベル電圧のモード信号MODEを出力し、タッチセンシング期間TPの間に、第2のロジックレベル電圧のモード信号MODEを出力することができる。
【0028】
タイミング制御部40は、タイミング信号に基づいてゲート駆動部20の動作タイミングを制御するためのゲート制御信号GCS、及びデータ駆動部30の動作タイミングを制御するためのデータ制御信号DCSを生成する。タイミング制御部40は、タッチ駆動部60の動作タイミングを制御するためのタッチ制御信号TCSを生成する。タイミング制御部40は、ディスプレイ駆動期間DPの間に、ゲート駆動部20にゲート制御信号GCSを出力し、データ駆動部30にデジタルビデオデータDATA及びデータタイミング制御信号DCSを出力することができる。タイミング制御部40は、タッチ駆動部60にタッチ制御信号TCS及びモード信号MODEを出力することができる。タイミング制御部40は、共通電圧補償部70にモード信号MODEを出力することができる。
【0029】
メインプロセッサ50は、ナビゲーションシステム、セットトップボックス、DVDプレーヤー、ブルーレイプレーヤー、個人用コンピュータ(PC)、ノートパソコン、ホームシアターシステム、放送受信機、スマートフォン、タブレット、移動端末機のいずれか1つの中央処理装置(CPU)、ホストプロセッサ(host processor)、アプリケーションプロセッサ(application processor)、またはグラフィック処理装置(GPU)で具現されてもよい。メインプロセッサ50は、デジタルビデオデータDATAを液晶表示パネル10に表示するのに適したフォーマットに変換してタイミング制御部40に伝送する。
【0030】
また、メインプロセッサ50は、タッチ駆動部60からタッチ座標データ(CD)が入力され得る。メインプロセッサ50は、タッチ座標データ(CD)に応じて、ユーザによってタッチが発生した座標と関連付けられた応用プログラムまたはアプリケーションプログラムを実行することができる。メインプロセッサ50は、実行プログラムによるデジタルビデオデータDATA及びタイミング信号をタイミング制御部40に伝送することができる。
【0031】
タッチ駆動部60は、タイミング制御部40からタッチ制御信号TCS及びモード信号MODEが入力される。タッチ駆動部60は、共通電圧補償部70から共通電圧Vcomが入力される。
【0032】
タッチ駆動部60は、モード信号MODEに応じて、ディスプレイ駆動期間DPとタッチセンシング期間TPに区分されて動作することができる。タッチ駆動部60は、
図5のように、ディスプレイ駆動期間DPの間に、共通電圧Vcomを共通ラインC1〜Cpを介して共通電極12に供給する。タッチ駆動部60は、タッチセンシング期間TPの間に、タッチ制御信号TCSに応じてタッチ信号TS1〜TSpを生成する。タッチ駆動部60は、
図5のように、タッチセンシング期間TPの間に、タッチ信号TS1〜TSpを共通ラインC1〜Cpを介して共通電極12に供給する。
【0033】
タッチ駆動部60は、タッチ信号TS1〜TSpを予め定められた順に共通ラインC1〜Cpに供給することができる。予め定められた順序が順次的な順序である場合、タッチ駆動部60は、第1〜第pの共通ラインC1〜Cpに第1〜第pのタッチ信号TS1〜TSpを順次供給することができる。
【0034】
タッチ信号TS1〜TSpは複数個のパルスを含むことができる。
図5では、タッチ信号TS1〜TSpが共通電圧Vcomよりも高いレベルの電圧を有する場合を中心に説明したが、これに限定されないことに注意しなければならない。
【0035】
タッチ駆動部60は、共通電極12から、タッチ信号TS1〜TSpによるタッチセンシング信号を受信する。タッチ駆動部60は、タッチセンシング信号を所定のアルゴリズムを用いて演算してタッチ座標を算出することができる。タッチ駆動部60は、タッチ座標を含むタッチ座標データCDをメインプロセッサ50に供給する。この場合、メインプロセッサ50は、タッチ座標データCDに応じて、ユーザによってタッチが発生した座標と関連付けられた応用プログラムまたはアプリケーションプログラムを実行し、実行プログラムによるデジタルビデオデータDATA及びタイミング信号をタイミング制御部40に伝送する。
【0036】
共通電圧補償部70は、基準共通電圧ラインVcom_REFを介して電源供給源から基準共通電圧が入力され、タイミング制御部40からモード信号MODEが入力され、フィードバックラインFLから共通電極12の共通電圧変化量が入力される。共通電圧補償部70は、モード信号MODEに応じて、ディスプレイ駆動期間DPとタッチセンシング期間TPとに区分されて動作する。タッチセンシング期間TPの間には、共通電極12にタッチ信号が供給されるので、共通電圧補償部70は、ディスプレイ駆動期間DPの間にのみフィードバックラインFLの電圧変化量に応じて共通電圧を補償する。具体的に、共通電圧補償部70は、基準共通電圧(Vcom_REF)レベルで、フィードバックラインFLに反映された共通電圧変化量を反転増幅することによって、液晶表示パネル10で発生した不特定のノイズ(noise)によって影響を受けた共通電圧変化量を補償した共通電圧を出力することができる。共通電圧補償部70についての詳細な説明は、
図6に関連付けて後述する。
【0037】
図6は、
図3の共通電圧補償部の一例を詳細に示す回路図である。本発明の実施例に係る共通電圧補償部70は、
図6に示されたものに限定されないことに注意しなければならない。すなわち、共通電圧補償部70は、公知の他の共通電圧補償回路を用いて共通電圧を補償することができる。
【0038】
図6を参照すると、共通電圧補償部70は、第1及び第2の入力端子IN1,IN2、出力端子OUT、キャパシタC、及び反転増幅部600を含むことができる。
【0039】
第1の入力端子IN1は、フィードバックラインFLが束ねられた1つのラインに接続される。すなわち、第1の入力端子IN1には、フィードバックラインFLに反映された共通電極12の共通電圧変化量が入力される。
【0040】
第2の入力端子IN2は、基準共通電圧が供給される基準共通電圧ラインVcom_REFに接続される。すなわち、第2の入力端子IN2には基準共通電圧が供給され得る。基準共通電圧は、電源供給源から入力される直流電圧である。
【0041】
出力端子OUTはタッチ駆動部60に接続される。すなわち、出力端子OUTに出力される共通電圧はタッチ駆動部60に入力される。
【0042】
キャパシタCは、第1の入力端子IN1と反転増幅部600との間に設けられる。キャパシタCは、第1の入力端子IN1に入力される共通電圧変化量を反転増幅部600のOP−AMP(OP)の反転入力端子(−)に供給する。
【0043】
反転増幅部600は、OP−AMP(OP)、第1の抵抗R1及び第2の抵抗R2を含むことができる。OP−AMP(OP)は、第2の入力端子IN2に接続され、直流電源電圧である基準共通電圧が入力される非反転入力端子(+)と、第1の入力端子IN1に接続され、フィードバック電圧が入力される反転入力端子(−)と、出力端子Oとを含む。第1の抵抗R1は、OP−AMP(OP)の反転入力端子(−)と第1の入力端子IN1との間に接続される。第2の抵抗R2は、OP−AMP(OP)の反転入力端子(−)と出力端子との間に接続される。反転増幅部600は、第1及び第2の抵抗R1,R2の抵抗比に応じて、OP−AMP(OP)の非反転入力端子(+)に入力される基準共通電圧のレベルで、反転入力端子(−)に入力される共通電圧変化量を反転補償して、出力端子OUTに出力する。
【0044】
以上で説明したように、本発明の実施例に係る共通電圧補償部70には、フィードバックラインFLに反映された共通電極12の共通電圧変化量が入力されるので、共通電極12が影響を受けるノイズを全て反映して共通電圧Vcomを補償することができる。
【0045】
図7は、液晶表示パネルの画素のトランジスタ、画素電極、共通電極、共通ライン、及びフィードバックラインを詳細に示す一例示図である。
図7では、説明の便宜のため、第j〜第j+5のデータラインDj〜Dj+5、第k〜第k+1のゲートラインGk,Gk+1、及びこれらの交差領域に設けられたトランジスタTと画素電極RP,GP,BPのみを例示した。また、
図7では、画素電極が、赤色画素の画素電極RP、緑色画素の画素電極GP及び青色画素の画素電極BPのいずれか1つであることを例示したが、これに限定されないことに注意しなければならない。一方、赤色画素の画素電極RP、緑色画素の画素電極GP及び青色画素の画素電極BPは、
図7のように、水平方向(x軸方向)に順次繰り返されて設けられてもよい。
【0046】
図7を参照すると、画素のそれぞれは、トランジスタT及び画素電極RP,GP,BPを含む。トランジスタTは、ゲートラインに供給されるゲート信号によってターンオンされてデータラインのデータ電圧を画素電極RP,GP,BPに供給する。トランジスタTのゲート電極はゲートラインに接続され、ソース電極はデータラインに接続され、ドレイン電極は画素電極RP,GP,BPに接続され得る。画素電極RP,GP,BPは、トランジスタTを介してデータ電圧が供給される。画素電極RP,GP,BPのデータ電圧と共通電極12の共通電圧との電位差によって発生する電界によって液晶層13の液晶を駆動して、バックライトユニットから入射される光の透過量を調整することができる。
【0047】
共通電極12は、s個の画素と重なってもよい。
図7では、共通電極12が12個の画素と重なったことを例示したが、これに限定されないことに注意しなければならない。共通電極12は、
図7のように、第1のコンタクトホールCNT1を介して第qの共通ラインCqに接続され得る。第1のコンタクトホールCNT1は、
図9のように、第2の保護膜PAS2を貫通して第qの共通ラインCqを露出させるホールである。共通電極12に接続されない他の共通ラインCq+1は共通電極12に重なり得る。
【0048】
共通ラインCq,Cq+1のそれぞれは、互いに隣接する2つの画素電極RP,GP,BPの間に配置され得る。例えば、共通ラインCq,Cq+1のそれぞれは、
図7のように、赤色画素の画素電極RPと緑色画素の画素電極GPとの間に配置されてもよい。しかし、本発明の実施例はこれに限定されず、共通ラインCq,Cq+1の配置は、共通ラインCq,Cq+1の個数によって変わり得る。共通ラインCq,Cq+1の個数は共通電極12の個数に依存する。すなわち、共通ラインCq,Cq+1の個数が多いので、赤色画素の画素電極RPと緑色画素の画素電極GPとの間毎に共通ラインCq,Cq+1を配置しても、共通ラインCq,Cq+1を全て配置できない場合、共通ラインCq,Cq+1は、緑色画素の画素電極GPと青色画素の画素電極BPとの間、又は、青色画素の画素電極BPと赤色画素の画素電極RPとの間に配置されてもよい。また、共通ラインCq,Cq+1の個数が少ない場合、共通ラインCq,Cq+1は、赤色画素の画素電極RPと緑色画素の画素電極GPとの間のうちの一部にのみ配置されてもよい。
【0049】
フィードバックラインFLは、互いに隣接する2つの共通ラインCq,Cq+1の間に配置され得る。例えば、2つのフィードバックラインFLが、
図7のように、第q及び第q+1の共通ラインCq,Cq+1の間に配置されてもよい。しかし、本発明の実施例はこれに限定されず、フィードバックラインFLの配置は、共通ラインCq,Cq+1の個数とフィードバックラインFLの個数によって変わり得る。これは、共通ラインCq,Cq+1の個数が多いほど、フィードバックラインFLを設計するための空間が不足するためである。例えば、共通ラインCq,Cq+1の個数がフィードバックラインFLの個数よりも多い場合、互いに隣接する2つの共通ラインCq,Cq+1の間には1つのフィードバックラインFLが配置されてもよい。また、フィードバックラインFLの個数が共通ラインCq,Cq+1の個数よりも多い場合、互いに隣接する2つの共通ラインCq,Cq+1の間には2つ以上のフィードバックラインFLが配置されてもよい。
【0050】
フィードバックラインFLのそれぞれは、互いに隣接する2つの画素電極RP,GP,BPの間に配置され得る。例えば、フィードバックラインFLは、
図7のように、緑色画素の画素電極GPと青色画素の画素電極BPとの間、及び青色画素の画素電極BPと赤色画素の画素電極RPとの間に配置されてもよい。しかし、本発明の実施例はこれに限定されず、フィードバックラインFLの配置は、共通ラインCq,Cq+1の個数とフィードバックラインFLの個数によって変わり得る。これは、共通ラインCq,Cq+1の個数が多いほど、フィードバックラインFLを設計するための空間が不足するためである。例えば、共通ラインCq,Cq+1の個数がフィードバックラインFLの個数よりも多い場合、フィードバックラインFLのそれぞれは、緑色画素の画素電極GPと青色画素の画素電極BPとの間、及び青色画素の画素電極BPと赤色画素の画素電極RPとの間に配置されてもよい。また、フィードバックラインFLの個数が共通ラインCq,Cq+1の個数よりも多い場合、フィードバックラインFLのそれぞれは、緑色画素の画素電極GPと青色画素の画素電極BPとの間、又は、青色画素の画素電極BPと赤色画素の画素電極RPとの間にのみ配置されてもよい。
【0051】
フィードバックラインFLのそれぞれは、共通電極12と重なるように形成される。また、フィードバックラインFLは、いかなる電圧も印加されないフローティングライン(floating lines)であり得る。これによって、フィードバックラインFLは、共通電極12の共通電圧が変化する場合、共通電圧変化量が反映され得る。特に、
図7のように、フィードバックラインFLのそれぞれが共通電極12と重なるように形成される場合、フィードバックラインFLは、共通電極12に最も隣接するので、共通電極12の共通電圧変化量がフィードバックラインFLに反映され得る。
【0052】
また、フィードバックラインFLは、ゲートラインGk,Gk+1と交差することが好ましい。ゲートラインGk,Gk+1にゲート信号が予め定められた順に供給されるので、ゲート信号が印加されるゲートラインと重なる共通電極12が、ゲート信号又は画素電極に供給されるデータ電圧によって影響を受ける可能性が高い。したがって、フィードバックラインをゲートラインGk,Gk+1と交差するように設計する場合、ゲート信号が印加されるとき、共通電極12の共通電圧変化量がフィードバックラインFLに反映され得る。したがって、共通電圧補償部70は、フィードバックラインFLに反映された共通電圧変化量を補償した共通電圧Vcomを出力することができる。
【0053】
以上で説明したように、共通ラインCq,Cq+1の個数が多いほど、フィードバックラインFLを設計するための空間が不足するため、本発明の実施例は、フィードバックラインFLのそれぞれを共通電極12のそれぞれに接続させずに、フィードバックラインFLのそれぞれを共通電極12と重なるように形成する。これによって、共通電極12とフィードバックラインFLとの間の寄生容量によって、共通電極12の共通電圧変化量がフィードバックラインFLに反映され得る。
【0054】
図8は、
図7の第jのデータライン、第j+1のデータライン、及び第kのゲートラインに接続された画素を詳細に示す拡大図である。
図9は、
図8のI−I’の断面図である。
図10は、
図8のII−II’の断面図である。
図8乃至
図10では、本発明の実施例に係る液晶表示パネル10がIPS(In−Plane Switching)モードまたはFFS(Fringe Field Switching)モードのような水平電界駆動方式で具現された場合を中心に説明したが、これに限定されないことに注意しなければならない。以下では、
図8乃至
図10を関連付けて、本発明の実施例に係る第qの共通ラインCqと共通電極12との接続、フィードバックラインFLについて詳細に説明する。
【0055】
図8乃至
図10を参照すると、下部基板110上に、トランジスタTのゲート電極GEを含むゲート金属層が形成される。ゲート金属層はモリブデン(Mo)で形成されてもよい。ゲート金属層は、下部基板110のバッファ層(図示せず)上に形成されてもよい。ゲート金属層は、第1の金属層として定義できる。
【0056】
第1の金属層上にはゲート絶縁膜GIが形成される。ゲート絶縁膜GIはシリコンナイトライド(SiNx)で形成されてもよい。
【0057】
ゲート絶縁膜GI上にはトランジスタTの半導体層ACTが形成される。半導体層ACTは、ゲート電極GEに重なるように形成される。半導体層ACTは、a−Si、酸化物半導体、ポリシリコンのいずれか1つで形成されてもよい。第1の金属層と半導体層ACTは、ゲート絶縁膜GIによって絶縁される。
【0058】
半導体層ACT上には、第j及び第j+1のデータラインDj,Dj+1、トランジスタTのソース電極SE及びドレイン電極DEを含むソース/ドレイン金属層が形成される。ソース/ドレイン金属層は、チタン(Ti)/アルミニウム(Al)/チタン(Ti)の3層構造で形成されてもよい。ソース/ドレイン金属層は、第2の金属層として定義できる。
【0059】
半導体層ACTと第2の金属層上には、第1の保護膜PAS1と平坦化膜PACを順次形成することができる。第1の保護膜PAS1はシリコンナイトライド(SiNx)で形成されてもよい。平坦化膜PACはフォトアクリル(photo acryl)で形成することができる。
【0060】
平坦化膜PAC上には、画素電極PEを含む第1の透明電極層が形成される。第1の透明電極層は、ITO、IZOのいずれか1つで形成されてもよい。第1の透明電極層と第2の金属層は、第1の保護膜PAS1と平坦化膜PACによって絶縁される。ただし、画素電極PEとトランジスタTのドレイン電極DEは、第2のコンタクトホールCNT2を介して接続される。第2のコンタクトホールCNT2は、第1の保護膜PAS1と平坦化膜PACを貫通してトランジスタTのドレイン電極DEを露出させる。
【0061】
第1の透明電極層上には第2の保護膜PAS2が形成される。第2の保護膜PAS2はシリコンナイトライド(SiNx)で形成されてもよい。
【0062】
第2の保護膜PAS2上には、第qの共通ラインCq及びフィードバックラインFLを含む第3の金属層を形成することができる。第1の透明電極層と第3の金属層は、第2の保護膜PAS2によって絶縁される。
【0063】
第3の金属層上には層間絶縁膜ILDを形成することができる。層間絶縁膜ILDは、シリコンナイトライド(SiNx)で形成されてもよい。
【0064】
層間絶縁膜ILD上には、共通電極12を含む第2の透明電極層が形成される。第2の透明電極層は、ITO、IZOのいずれか1つで形成されてもよい。第1の透明電極層と第3の金属層は、層間絶縁膜ILDによって絶縁される。共通電極12と第qの共通ラインCqは、互いに異なる金属層に設けられるので、共通電極12と第qの共通ラインCqは、第1のコンタクトホールCNT1を介して接続される。第1のコンタクトホールCNT1は、層間絶縁膜ILDを貫通して第qの共通ラインCqを露出させる。共通電極12は、画素電極PEと重なるように形成され、画素電極PEと水平電界を形成するために画素電極PEを露出させる所定のホールを含むことができる。
【0065】
一方、フィードバックラインFLは、
図10のように、他の電極またはラインに接続されないので、フローティング(floating)される。また、フィードバックラインFLは、
図10のように共通電極12と重なるので、フィードバックラインFLと共通電極12との間には寄生容量Cpが存在し得る。これによって、共通電極12の共通電圧が、液晶表示パネル10内で発生する不特定のノイズ(noise)によって影響を受けて変化する場合、共通電極12の共通電圧は、寄生容量CpによってフィードバックラインFLに反映され得る。特に、本発明の実施例は、フィードバックラインFLを共通電極12の全てに重なるように形成するので、共通電極12が影響を受けるノイズを全て反映して共通電圧を補償することができる。
【0066】
以上で説明した内容を通じて、当業者であれば、本発明の技術思想を逸脱しない範囲で様々な変更及び修正が可能であるということを理解できるであろう。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定められるべきである。