技術分野
素子活性部と素子周縁部を備えた半導体装置の保護膜
発明が解決しようとする課題[発明の詳細な説明]から抜粋
図14に示す従来技術の保護膜は、半導体基板100表面上に無機保護膜、さらにその上に有機保護膜を形成した2層構造であり、半導体装置の素子周縁部Yの表面に異物、又はモールド樹脂中のフィラーによるフィラーアタックからの保護に加え、モールド樹脂中のイオン、及び外部からの水分の侵入を防ぐため、保護膜を形成している。この保護膜は素子周縁部Yの電界分布を保持し、耐圧劣化を防止する役割をしている。
しかしながら、組立工程において半導体装置に加えられる応力により素子周縁部Yの無機保護膜にクラックが発生する場合がある。
素子周縁部Yの無機保護膜にクラックが発生した場合、THB試験(Temperature,Humidity,Bias Test)のような高温、高湿雰囲気中での信頼性試験でクラック発生箇所に局所的に電界が集中し、ドレイン電極とソース電極との間に局所的な耐圧低下が起こり、リーク不良が発生する。
また、クラック発生の原因となる無機保護膜を形成せずに、有機保護膜のみを形成するとクラックの発生は防ぐことができるが、保護膜と金属配線との界面、及び保護膜との金属電極の界面にTHB試験のような高温、高湿雰囲気中での信頼性試験において水分やモールド樹脂中のイオンが侵入するため、ゲート電極とソース電極との間でリーク不良が発生する。また、ソース電極にグランド電圧が印加されドレイン電極にマイナスの電圧が印加されている場合は、ゲート電極とドレイン電極との間でリーク不良が発生する。
本発明は、信頼性の高い半導体装置を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
素子活性部Xの半導体基板100の第1導電型のドリフト領域15には、pベース領域14、n型ソース領域16が形成され、素子活性部X側の半導体基板100上面にはゲート絶縁膜4を介してゲート電極5が形成される。
【発明の効果】
本発明では、信頼性の高い半導体装置を提供することができる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】本発明実施の形態1を示す平面図でする。
【図2】本発明実施の形態1の図1のA−A’断面図である。
【図3】本発明実施の形態1の図1のB−B’断面図である。
【図4】本発明実施の形態1の図1のC−C’断面図である。
【図5】本発明実施の形態2の図1のA−A’断面図である。
【図6】本発明実施の形態2の図5のD部拡大図である。
【図7】本発明実施の形態3の図1のA−A’断面図である。
【図8】本発明実施の形態4の図1のA−A’断面図である。
【図9】本発明実施の形態5の図1のA−A’断面図である。
【図10】本発明実施の形態6の図1のA−A’断面図である。
【図11】本発明実施の形態7の図1のA−A’断面図である。
【図12】本発明実施の形態8の図1のA−A’断面図である。
【図13】本発明実施の形態9の図1のA−A’断面図である。
【図14】従来技術の図1のA−A’断面図である。
1、1a、1b、1c、1d、1e、1g、1h、1i、1j、1k、1m 無機保護膜
2 有機保護膜
4 ゲート絶縁膜
5 ゲート電極
6 層間絶縁膜
7 絶縁膜
8 第1の無機保護膜
9 第2の無機保護膜
10 無機保護膜
11 ガードリング
12 フィールドプレート電極
13 p型表面領域
14 pベース領域
15 ドリフト領域
16 n型ソース領域
21 ドレイン領域
22 ドレイン電極
31 ゲート金属配線
32 チャネルストッパー電極
33 ソース電極
41 ゲート電極パッド
42 ソース電極パッド
51 トレンチ
52 ゲート電極
61 コレクタ領域
62 コレクタ電極
63 バッファ領域
64 エミッタ電極
65 エミッタ電極パッド
66 エミッタ領域
100 半導体基板
101 半導体装置
X 素子活性部
Y 素子周縁部
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録