特許 6248532 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6248532

(24)【登録日】2017年12月1日

(45)【発行日】2017年12月20日

(54)【発明の名称】３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置

(51)【国際特許分類】

   C30B 29/36 20060101AFI20171211BHJP

   C30B 25/18 20060101ALI20171211BHJP

   C23C 16/42 20060101ALI20171211BHJP

   H01L 21/205 20060101ALI20171211BHJP

【ＦＩ】

   C30B29/36 A

   C30B25/18

   C23C16/42

   H01L21/205

【請求項の数】9

【全頁数】9

(21)【出願番号】特願2013-216306(P2013-216306)

(22)【出願日】2013年10月17日

(65)【公開番号】特開2015-78093(P2015-78093A)

(43)【公開日】2015年4月23日

【審査請求日】2016年8月16日

(73)【特許権者】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】110000752

【氏名又は名称】特許業務法人朝日特許事務所

(72)【発明者】

【氏名】渡邉 幸宗

(72)【発明者】

【氏名】川名 功泰

【審査官】 森坂 英昭

(56)【参考文献】

【文献】 特開２０１２−０３１０１２（ＪＰ，Ａ）

【文献】 国際公開第２００６／０９０４３２（ＷＯ，Ａ１）

【文献】 特開２００５−２８６０３８（ＪＰ，Ａ）

【文献】 特開平０９−３２１３２３（ＪＰ，Ａ）

【文献】 特開２００８−０２４５５４（ＪＰ，Ａ）

【文献】 特開平０２−２１３１１８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｃ３０Ｂ １／００ − ３５／００

Ｃ２３Ｃ １６／００ − １６／５６

Ｈ０１Ｌ ２１／２０５

(57)【特許請求の範囲】

【請求項1】

Ｓｉ基板上を炭化処理してバッファー層を形成する工程と、
前記バッファー層上に、上方に向けて密度が小さくなる結晶欠陥を有する第１の３Ｃ−ＳｉＣ層をエピタキシャル成長させる工程と、
前記第１の３Ｃ−ＳｉＣ層の酸化をする工程と、
前記第１の３Ｃ−ＳｉＣ層中の結晶欠陥に沿って形成された酸化膜を残した状態で、前記第１の３Ｃ−ＳｉＣ層表面の酸化膜を除去する工程と、
前記酸化膜の除去後、前記第１の３Ｃ−ＳｉＣ層上に第２の３Ｃ−ＳｉＣ層をエピタキシャル成長させる工程と
を有する３Ｃ−ＳｉＣエピタキシャル層の製造方法。

【請求項2】

前記酸化は、１１００〜１２００℃の熱酸化により行われる
ことを特徴とする請求項１に記載の３Ｃ−ＳｉＣエピタキシャル層の製造方法。

【請求項3】

前記熱酸化は、酸素雰囲気で行われる
ことを特徴とする請求項２に記載の３Ｃ−ＳｉＣエピタキシャル層の製造方法。

【請求項4】

前記熱酸化は、酸素および水蒸気雰囲気で行われる
ことを特徴とする請求項２に記載の３Ｃ−ＳｉＣエピタキシャル層の製造方法。

【請求項5】

前記酸化膜の除去は、ウェットエッチングにより行われる
ことを特徴とする請求項１に記載の３Ｃ−ＳｉＣエピタキシャル層の製造方法。

【請求項6】

前記Ｓｉ基板は、Ｓｉ（１００）基板である
ことを特徴とする請求項１ないし５のいずれか一項に記載の３Ｃ−ＳｉＣエピタキシャル層の製造方法。

【請求項7】

Ｓｉ基板と、
前記Ｓｉ基板の一部を炭化処理して形成されたバッファー層と、
前記バッファー層上に形成され、上方に向けて密度が小さくなる結晶欠陥を有する第１の３Ｃ−ＳｉＣエピタキシャル層と、
前記第１の３Ｃ−ＳｉＣエピタキシャル層上に形成された第２の３Ｃ−ＳｉＣエピタキシャル層と、
前記第１の３Ｃ−ＳｉＣエピタキシャル層中の結晶欠陥に沿って形成された酸化膜と
を有する３Ｃ−ＳｉＣエピタキシャル基板。

【請求項8】

前記バッファー層は、格子定数がＳｉより小さく３Ｃ−ＳｉＣより大きい立方晶系の材料で形成される
ことを特徴とする請求項７に記載の３Ｃ−ＳｉＣエピタキシャル基板。

【請求項9】

請求項７または８に記載の３Ｃ−ＳｉＣエピタキシャル基板を用いた半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、３Ｃ−ＳｉＣエピタキシャル層の製造方法および半導体装置に関する。

【背景技術】

【0002】

ＳｉＣはＳｉと比べて２倍以上のバンドギャップを有するワイドギャップ半導体であり、例えば高耐圧デバイス用の材料として期待されている。ＳｉＣは多くの結晶多形を有し、代表的なものとして六方晶系の４Ｈ−または６Ｈ−ＳｉＣ、および立方晶系の３Ｃ−ＳｉＣが知られている。これらは電気的特性が異なるため、それぞれ異なる用途が期待されている。

【0003】

ＳｉＣは融点の高い材料であり、単結晶の基板を作製することが難しい。そのため、ＳｉＣデバイスの作製には、Ｓｉ基板上へのＳｉＣのヘテロエピタキシャル成長が検討されている。しかし、Ｓｉ基板上にヘテロエピタキシャル成長を行うときの成長温度は１３５０℃前後と非常に高温であり、シリコンの融点（１４２０℃）に近い温度である。したがって、Ｓｉ基板を成長温度まで昇温すると、基板表面からＳｉが昇華してしまい、正常にエピタキシャル成長をすることができない。この対策として、Ｓｉ基板表面を炭化させて昇華を防ぐ技術が知られている。炭化処理したＳｉ基板上には、ＳｉＣをエピタキシャル成長することができる。

【0004】

しかし、Ｓｉおよび３Ｃ−ＳｉＣの格子定数はそれぞれ５．４３Åおよび４．３６Åであり、約２０％の差がある。このため、３Ｃ−ＳｉＣとＳｉとの界面では多くの結晶欠陥が発生し、発生した欠陥は３Ｃ−ＳｉＣエピタキシャル層に伝播する。エピタキシャル層の品質改善、ひいてはデバイスの特性改善のためには、エピタキシャル層中の結晶欠陥を低減する必要がある。また、格子定数の差に起因した内部応力および熱膨張係数の差により、基板が下に凸に反ったり、クラックが発生してしまうという問題がある。基板の反りやクラックは、電子デバイスを表面に作製する場合、そのプロセスの中で障害となる。

【0005】

特許文献１は、基板の反りまたはクラックを防止するため、基板上あるいは積層された層の上に、点状、ストライプ上または格子状等の縞状に形成された非成長領域パターンを形成する技術を開示している。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開平１１−１８６１７８号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１の技術においては、非成長領域パターンを形成するために、酸化膜形成工程、フォトマスクを用いたパターンニング工程、エッチング工程など複数のプロセス工程が必要であり、プロセスコストが増加する。また、特許文献１の技術によれば基板の反りは低減するものの、まだ改善の余地があった。

【0008】

これに対し本発明は、基板の反りを低減し、かつ結晶品質を向上させた３Ｃ−ＳｉＣエピタキシャル層の製造方法および半導体装置を提供する。

【課題を解決するための手段】

【0009】

本発明は、Ｓｉ基板上に第１の３Ｃ−ＳｉＣ層をエピタキシャル成長させる工程と、前記第１の３Ｃ−ＳｉＣ層の酸化をする工程と、前記３Ｃ−ＳｉＣ層表面の酸化膜を除去する工程と、前記酸化膜の除去後、前記３Ｃ−ＳｉＣ層上に第２の３Ｃ−ＳｉＣ層をエピタキシャル成長させる工程とを有する３Ｃ−ＳｉＣエピタキシャル層の製造方法を提供する。
この製造方法によれば、基板の反りを低減し、かつ結晶品質を向上させた３Ｃ−ＳｉＣエピタキシャル層を形成することができる。

【0010】

前記酸化は、１１００〜１２００℃の熱酸化により行われてもよい。

【0011】

前記熱酸化は、酸素雰囲気で行われてもよい。

【0012】

前記熱酸化は、酸素および水蒸気雰囲気で行われてもよい。

【0013】

前記酸化膜の除去は、ウェットエッチングにより行われてもよい。

【0014】

前記Ｓｉ基板は、Ｓｉ（１００）基板であってもよい。

【0015】

また、本発明は、Ｓｉ基板と、前記Ｓｉ基板上に形成され、酸化した第１の３Ｃ−ＳｉＣエピタキシャル層と、前記第１の３Ｃ−ＳｉＣエピタキシャル層上に形成された第２の３Ｃ−ＳｉＣエピタキシャル層とを有する３Ｃ−ＳｉＣエピタキシャル基板を提供する。
このエピタキシャル基板によれば、作製されるデバイスの特性を向上させることができる。

【0016】

この３Ｃ−ＳｉＣエピタキシャル基板は、前記Ｓｉ基板および前記第１の３Ｃ−ＳｉＣエピタキシャル層の間にバッファー層を有してもよい。

【0017】

前記バッファー層は、炭化処理されたＳｉであってもよい。

【0018】

前記バッファー層は、格子定数がＳｉより小さく３Ｃ−ＳｉＣより大きい立方晶系の材料で形成されてもよい。

【0019】

さらに、本発明は、上記いずれかの３Ｃ−ＳｉＣエピタキシャル基板を用いた半導体装置を提供する。

【図面の簡単な説明】

【0020】

【図1】３Ｃ−ＳｉＣエピタキシャル基板１の構成を示す模式図。

【図2】３Ｃ−ＳｉＣエピタキシャル基板１の製造方法を示すフローチャート。

【図3】ステップＳ２の後の状態を示す。

【図4】ステップＳ３の後の状態を示す。

【図5】ステップＳ４の後の状態を示す。

【発明を実施するための形態】

【0021】

図１は、一実施形態に係る３Ｃ−ＳｉＣエピタキシャル基板１の構成を示す模式図である。図１は、３Ｃ−ＳｉＣエピタキシャル基板１の断面模式図を示している。３Ｃ−ＳｉＣエピタキシャル基板１は、基板１０と、ＳｉＣエピタキシャル層２０と、ＳｉＣエピタキシャル層３０とを有する。

【0022】

基板１０は、Ｓｉ基板である。Ｓｉ基板は、例えば、ＣＺ（チョクラルスキー）法により成長されたＳｉ単結晶のインゴットを所定の厚さにスライスし、さらに研磨することにより得られる。基板１０としては、表面が（１００）面のものが用いられる。なお、基板１０として、表面が（１００）面から所定の角度（例えば４°）傾いた（オフセットした）基板、または表面が（１００）面以外の面方位（例えば（１１１）面）のものが用いられてもよい。さらに、基板１０は、Ｓｉインゴットからから切り出した基板に限定されない。基板１０は、石英、サファイア、ステンレス等、Ｓｉ以外の材料からなる基板上にＳｉエピタキシャル層（単結晶Ｓｉ膜）を形成したものであってもよい。本稿においてＳｉ基板とは、Ｓｉインゴットから切り出された基板およびＳｉ以外の材料からなる基板上にＳｉエピタキシャル層が形成されたもののいずれをも含む。

【0023】

ＳｉＣエピタキシャル層２０は、基板１０上に形成された３Ｃ−ＳｉＣエピタキシャル層である。ＳｉＣエピタキシャル層２０と基板１０との界面（３Ｃ−ＳｉＣ／Ｓｉ界面）近傍においては、３Ｃ−ＳｉＣとＳｉの格子定数の差および熱膨張係数の差により応力の影響で多数の結晶欠陥が形成されている。この結晶欠陥は、（１１１）面に平行な方向の積層欠陥である。図１においては、この結晶欠陥をＳｉＣエピタキシャル層２０中の実線で示している。結晶欠陥は（１１１）面で発生しており、［１１１］方向、すなわち基板１０の表面（Ｓｉ（１００）面）に対し５４．７３°傾いた方向に延びている。

【0024】

結晶欠陥は、ＳｉＣエピタキシャル層が成長し膜厚が増すにつれ、他の結晶欠陥と会合して消滅する。このため、ＳｉＣエピタキシャル層２０の上方にいくにつれ、結晶欠陥の密度は減少する。しかし、結晶欠陥は完全になくなることはなく、ＳｉＣエピタキシャル層２０をある程度の厚みまで成長しても、ある密度の結晶欠陥は残っている。

【0025】

ＳｉＣエピタキシャル層２０においては、この結晶欠陥に沿って酸化膜２１が形成されている。ＳｉＣの酸化による体積膨張により、基板の反りを解消する方向に応力を発生する。したがって、ＳｉＣエピタキシャル層２０の膜厚および酸化膜２１の厚さを調整することにより、基板の反りを低減し、ほぼ平坦なエピタキシャル基板を作製することができる。

【0026】

ＳｉＣエピタキシャル層３０は、ＳｉＣエピタキシャル層２０上に形成された３Ｃ−ＳｉＣエピタキシャル層である。ＳｉＣエピタキシャル層３０は、結晶欠陥密度が３Ｃ−ＳｉＣ／Ｓｉ界面よりも低減されたＳｉＣエピタキシャル層２０の上に成長されるので、結晶欠陥密度が低い高品質な層（膜）である。

【0027】

ＳｉＣエピタキシャル層３０に半導体装置（電子デバイス）を作製することができる。ＳｉＣエピタキシャル層３０を用いて形成される電子デバイスは、例えば、トランジスター（ＭＯＳＦＥＴまたはＭＥＳＦＥＴなど）またはダイオード（ショットキーダイオードまたはｐｎ接合ダイオード）を含む。

【0028】

図２は、３Ｃ−ＳｉＣエピタキシャル基板１の製造方法を示すフローチャートである。

【0029】

ステップＳ１において、基板１０の上にバッファー層（図示略）を形成する。バッファー層は、基板１０と以後成長するエピタキシャル層との格子定数のずれを緩和するための層である。バッファー層は、例えば、Ｓｉ基板を炭化処理して得られる炭化層である。Ｓｉ基板の炭化処理には、例えば、コールドウォールタイプのＵＨＶ−ＣＶＤ（Ultra High Vacuum - Chemical Vapor Deposition）チャンバーが用いられる。ＵＨＶ−ＣＶＤのベース圧力は、例えば、２．０×１０^-7Ｐａである。Ｓｉ基板をＵＨＶ−ＣＶＤチャンバーに導入する前には、所定の前処理が行われる。この前処理は、例えば、Ｓｉ基板表面の自然酸化膜を除去する処理を含む。自然酸化膜は、例えば、１％ＤＨＦ溶液を用いて洗浄により除去される。自然酸化膜の除去後、基板１０は、チャンバーにセットされる。

【0030】

次に、炭素源ガス（炭化元ガス）をＵＨＶ−ＣＶＤチャンバーに導入する。炭素源ガスとしては、炭化水素系ガス、例えば、メタン（ＣＨ₄）、エタン（Ｃ₂Ｈ₆）、アセチレン（Ｃ₂Ｈ₂）、エチレン（Ｃ₂Ｈ₄）、プロパン（Ｃ₃Ｈ₈）、ノルマルブタン（ｎ−Ｃ₄Ｈ₁₀）、イソブタン（ｉ−Ｃ₄Ｈ₁₀）、ネオペンタン（ｎｅｏ−Ｃ₅Ｈ₁₂）等が用いられる。これらは単独で用いられてもよいし、２種以上が混合されてもよい。

【0031】

炭素源ガスの導入後、Ｓｉ基板を所定の昇温速度（例えば１０℃／分）で、所定の炭化処理温度まで昇温する。炭化処理温度は、例えば９００〜１３５０℃の範囲である。Ｓｉ基板は、炭化処理温度において、所定の炭化処理時間保持される。炭化処理時間は、例えば、０〜３００分の範囲である。炭化処理時間が経過すると炭素源ガスの供給は止められ、Ｓｉ基板は所定の待機温度（例えば６００℃）まで降温される。

【0032】

なおこの炭化処理のシーケンスは一例であり、これに限定するものではない。また、バッファー層は、Ｓｉ基板の炭化層に限定されない。バッファー層は、立方晶の結晶構造を有し、格子定数がＳｉより小さく３Ｃ−ＳｉＣより大きいものであれば、どのような材料で形成されてもよい。さらに別の例で、バッファー層の形成（ステップＳ１）自体が省略されてもよい。

【0033】

ステップＳ２において、基板１０の上に３Ｃ−ＳｉＣエピタキシャル層（ＳｉＣエピタキシャル層２０）を成長する。ここで、「基板１０の上に」ＳｉＣエピタキシャル層２０を成長するとは、基板１０の上に直接ＳｉＣエピタキシャル層２０を成長する場合に加え、基板１０上に形成されたバッファー層の上にＳｉＣエピタキシャル層２０を成長する場合も含む。ＳｉＣエピタキシャル層２０の膜厚は、例えば、５００ｎｍ〜１μｍである。３Ｃ−ＳｉＣエピタキシャル層の成長は、例えばＣＶＤ（Chemical Vapor Deposition）により行われる。ＣＶＤにおいては、真空チャンバー内にセットされた基板１０に対して原料ガスを導入し、エピタキシャル成長を行う。

【0034】

炭素の原料ガスとしては、炭化水素系ガス、例えば、メタン（ＣＨ₄）、エタン（Ｃ₂Ｈ₆）、アセチレン（Ｃ₂Ｈ₂）、エチレン（Ｃ₂Ｈ₄）、プロパン（Ｃ₃Ｈ₈）、ノルマルブタン（ｎ−Ｃ₄Ｈ₁₀）、イソブタン（ｉ−Ｃ₄Ｈ₁₀）、ネオペンタン（ｎｅｏ−Ｃ₅Ｈ₁₂）等が用いられる。これらは単独で用いられてもよいし、２種以上が混合されてもよい。なお、３Ｃ−ＳｉＣのエピタキシャル成長に用いられる炭素の原料ガスは、Ｓｉ基板の炭化処理に用いられる炭素源ガスと同じであってもよいし、異なっていてもよい。

【0035】

シリコンの原料ガスとしては、シラン系ガス、例えば、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）、テトラクロロシラン（ＳｉＣｌ₄）、トリクロロシラン（ＳｉＨＣｌ₃）、ヘキサクロロジシラン（Ｓｉ₂Ｃｌ₆）、シラン（ＳｉＨ₄）、ジシラン（Ｓｉ₂Ｈ₆）、モノメチルシラン（ＳｉＨ₃（ＣＨ₃））、ジメチルシラン（ＳｉＨ₂（ＣＨ₃）₂）、トリメチルシラン（ＳｉＨ（ＣＨ₃）₃）等が用いられる。これらは単独で用いられてもよいし、２種以上が混合されてもよい。

【0036】

成長温度は、例えば９５０〜１４００℃の範囲である。なお、基板１０をチャンバーにセットする前に、基板１０の洗浄等、所定の処理が行われる。基板１０の洗浄は、Ｓｉ基板表面に形成された自然酸化膜を除去するために行われる。自然酸化膜は、例えば、１％ＤＨＦを用いて除去される。自然酸化膜の除去後、基板１０を純水で洗浄する。洗浄後、基板１０を真空チャンバーにセットする。

【0037】

なお、３Ｃ−ＳｉＣ層をエピタキシャル成長する方法はＣＶＤによるものに限定されない。ＭＢＥ（Molecular Beam Epitaxy）等の真空蒸着法を用いてエピタキシャル成長が行われてもよい。

【0038】

図３は、ステップＳ２の後の状態を示している。ＳｉＣエピタキシャル層２０と基板１０との界面において発生した多数の結晶欠陥は、［１１１］方向に延びている。これらの結晶欠陥の一部は、ＳｉＣエピタキシャル層２０の成長とともに他の結晶欠陥と会合して消滅している。

【0039】

再び図２を参照する。ステップＳ３において、ＳｉＣエピタキシャル層２０を酸化する。ＳｉＣエピタキシャル層２０は、例えば熱酸化により酸化される。熱酸化は、酸素（Ｏ₂）雰囲気で行われるドライ熱酸化、または酸素および水蒸気（Ｏ₂＋Ｈ₂Ｏ）雰囲気で行われるウェット熱酸化である。

【0040】

酸化の条件は、基板１０の厚さ、ＳｉＣエピタキシャル層２０の膜厚、およびＳｉＣエピタキシャル層３０の膜厚等に応じて決定される。この酸化の目的の一つは、エピタキシャル基板の反りを補償することである。エピタキシャル基板の反りは基板１０の厚さとＳｉＣエピタキシャル層の膜厚によって決まるので、酸化の程度すなわち酸化の条件は、これらの厚さに応じて決定される。熱酸化は、例えば、１１００〜１２００℃で５〜３００分の範囲で行われる。

【0041】

図４は、ステップＳ３の後の状態を示している。酸素原子は、ＳｉＣエピタキシャル層２０の表面、および結晶欠陥を介して拡散する。したがって、酸化膜２１は、ＳｉＣエピタキシャル層２０の表面および結晶欠陥に沿って形成される。酸化膜は、３Ｃ−ＳｉＣエピタキシャル層の体積を膨張させる効果があるため、基板（Ｓｉ基板およびＳｉＣエピタキシャル層）の内部応力と逆向きの応力を発生させ、内部応力を緩和する効果がある。すなわち、酸化膜により、基板の反りを補償する方向に応力が発生する。したがって、基板の反り量に応じて酸化膜の厚さを制御することで、基板の反りをほぼゼロにすることができる。なお図４の例では、ＳｉＣエピタキシャル層２０の厚さ方向中央付近まで酸化膜２１が形成されているが、前述のとおり酸化の程度は基板の反りに応じて制御されるので、ＳｉＣエピタキシャル層とＳｉ基板との界面付近まで酸化される場合もあれば、ＳｉＣエピタキシャル層の表面近傍だけが酸化される場合もある。基板の反り量は、Ｓｉ基板の厚さ、およびＳｉＣエピタキシャル層の厚さ等の条件から見積もられる。

【0042】

再び図２を参照する。ステップＳ４において、ＳｉＣエピタキシャル層２０の表面の酸化膜２１が除去される。酸化膜２１の除去には、例えば、ドライエッチング、ウェットエッチング、またはＣＭＰ（Chemical Mechanical Polishing）が用いられる。ウエットエッチングには、例えばＤＨＦが用いられる。

【0043】

図５は、ステップＳ４の後の状態を示している。これらのエッチングまたはＣＭＰにより、ＳｉＣエピタキシャル層２０の表面の酸化膜２１は除去されるが、結晶欠陥に沿って形成されたＳｉＣエピタキシャル層２０内部の酸化膜２１は除去されずに残る。

【0044】

再び図２を参照する。ステップＳ５において、ＳｉＣエピタキシャル層２０の上に、さらに３Ｃ−ＳｉＣエピタキシャル層（ＳｉＣエピタキシャル層３０）を成長する。ＳｉＣエピタキシャル層３０のエピタキシャル成長の方法および条件は、ＳｉＣエピタキシャル層２０のものと同一であっても異なっていてもよい。

【0045】

ＳｉＣエピタキシャル層２０の表面のうち、まず酸化膜２１が形成されていない部分（結晶欠陥が無い部分）からエピタキシャル成長が進行する。酸化膜２１の上には、当初、エピタキシャル層は成長しない。しかし、ＳｉＣエピタキシャル層３０の成長が進むにつれ、結晶欠陥が無い部分からの横方向の成長が進み、連続的なエピタキシャル層が形成される。ここで、ＳｉＣエピタキシャル層３０は、ＳｉＣエピタキシャル層２０の表面をテンプレートとして成長するため、結晶欠陥の少ない高品質な結晶になる。

【0046】

以上で説明したように、本実施形態によれば、Ｓｉ基板上に特別なパターンを形成する必要がない。すなわち、フォトリソグラフィー工程を用いずに、エピタキシャル基板の反りを低減することができる。また、より高品質なエピタキシャル層を形成することができる。

【符号の説明】

【0047】

１…３Ｃ−ＳｉＣエピタキシャル基板、１０…基板、２０…ＳｉＣエピタキシャル層、２１…酸化膜、３０…ＳｉＣエピタキシャル層

【図1】

【図2】

【図3】

【図4】

【図5】