特許 6254807 半導体装置および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6254807

(24)【登録日】2017年12月8日

(45)【発行日】2017年12月27日

(54)【発明の名称】半導体装置および電子機器

(51)【国際特許分類】

   H01L 25/065 20060101AFI20171218BHJP

   H01L 25/07 20060101ALI20171218BHJP

   H01L 25/18 20060101ALI20171218BHJP

   H01L 23/50 20060101ALI20171218BHJP

【ＦＩ】

   H01L25/08 G

   H01L25/08 Z

   H01L23/50 R

   H01L23/50 W

【請求項の数】14

【全頁数】21

(21)【出願番号】特願2013-201476(P2013-201476)

(22)【出願日】2013年9月27日

(65)【公開番号】特開2015-70036(P2015-70036A)

(43)【公開日】2015年4月13日

【審査請求日】2016年8月9日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100086380

【弁理士】

【氏名又は名称】吉田 稔

(74)【代理人】

【識別番号】100103078

【弁理士】

【氏名又は名称】田中 達也

(74)【代理人】

【識別番号】100115369

【弁理士】

【氏名又は名称】仙波 司

(74)【代理人】

【識別番号】100130650

【弁理士】

【氏名又は名称】鈴木 泰光

(74)【代理人】

【識別番号】100135389

【弁理士】

【氏名又は名称】臼井 尚

(74)【代理人】

【識別番号】100161274

【弁理士】

【氏名又は名称】土居 史明

(74)【代理人】

【識別番号】100168099

【弁理士】

【氏名又は名称】鈴木 伸太郎

(74)【代理人】

【識別番号】100168044

【弁理士】

【氏名又は名称】小淵 景太

(72)【発明者】

【氏名】藤井 賢治

(72)【発明者】

【氏名】山上 守

【審査官】 鈴木 駿平

(56)【参考文献】

【文献】 特開２０１０−０９３１０６（ＪＰ，Ａ）

【文献】 特開２０１２−２５６９３４（ＪＰ，Ａ）

【文献】 特開平０６−１７７３２２（ＪＰ，Ａ）

【文献】 特開２００９−０６５０６６（ＪＰ，Ａ）

【文献】 特開２０１１−１６５８１６（ＪＰ，Ａ）

【文献】 特開２００６−１２０８１２（ＪＰ，Ａ）

【文献】 特開昭５７−０３７８６７（ＪＰ，Ａ）

【文献】 特開２００６−０６０１７８（ＪＰ，Ａ）

【文献】 特開平５−２９１３４５（ＪＰ，Ａ）

【文献】 特開昭６０−１８２７３１（ＪＰ，Ａ）

【文献】 特開２００３−１００９８８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２５／０６５

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２５／１８

Ｈ０１Ｌ ２３／２８−２３／３１

Ｈ０１Ｌ ２３／５０

(57)【特許請求の範囲】

【請求項1】

第一アクティブ面およびこの第一アクティブ面に形成された複数の第一電極を有する第一半導体素子と、
第二アクティブ面およびこの第二アクティブ面に形成された複数の第二電極を有する第二半導体素子と、
上記第一半導体素子および上記第二半導体素子に導通し、かつこれらを支持するとともに、複数の導通要素を有する導通支持部材と、
上記第一半導体素子および上記第二半導体素子を覆う樹脂パッケージと、
を備える半導体装置であって、
上記第二半導体素子は、上記第一半導体素子と上記導通支持部材との間に位置しており、
上記第一半導体素子の上記第一電極と上記導通要素とに接続されたワイヤと、
上記第二半導体素子の上記第二電極と上記ワイヤが接合された上記導通要素とを接合する導通接合材と、
を備え、
上記導通支持部材は、上記複数の導通要素としての、金属からなる複数のリードを有し、
上記リードのうち上記第二半導体素子側は面一であり、かつ上記導通接合材が接合された部位は、厚さ方向両側が上記樹脂パッケージによって覆われていることを特徴とする、半導体装置。

【請求項2】

上記リードのうち上記ワイヤが接合された部位は、厚さ方向における上記第二半導体素子とは反対側が、上記樹脂パッケージから露出している、請求項１に記載の半導体装置。

【請求項3】

上記リードは、上記第二半導体素子とは反対側に段差部が形成されていることにより、上記樹脂パッケージから上記第二半導体素子とは反対側に露出する実装面が設けられている、請求項１または２に記載の半導体装置。

【請求項4】

複数の導通支持部材は、上記ワイヤが接続され、かつ上記導通支持部材が接合されているとともに、外部の接続対象物に接続されないものを含む、請求項１ないし３のいずれかに記載の半導体装置。

【請求項5】

上記第一半導体素子の上記第一アクティブ面は、上記導通支持部材とは反対側を向いており、
上記第二半導体素子の上記第二アクティブ面は、上記導通支持部材側を向いている、請求項１ないし４のいずれか記載の半導体装置。

【請求項6】

上記樹脂パッケージは、平面視矩形状であり、
上記複数のリードは、上記樹脂パッケージの四辺のそれぞれから内方へと延びている、請求項１ないし５のいずれかに記載の半導体装置。

【請求項7】

上記複数のリードのいずれかは、上記ワイヤおよび上記導通接合材が接合されているとともに、その全長にわたって厚さ方向両側が上記樹脂パッケージによって覆われており、かつ上記樹脂パッケージからの露出端面が上記樹脂パッケージの側面と面一となっている、請求項１ないし６のいずれかに記載の半導体装置。

【請求項8】

平面視において、上記複数の第二電極の少なくともいずれかは、上記第一半導体素子の外方に配置されている、請求項１ないし７のいずれかに記載の半導体装置。

【請求項9】

平面視において、上記複数の第二電極のすべてが、上記第一半導体素子の外方に配置されている、請求項８に記載の半導体装置。

【請求項10】

上記第一半導体素子と上記第二半導体素子とは、絶縁接合材によって接合されている、請求項１ないし９のいずれかに記載の半導体装置。

【請求項11】

平面視において、上記第一半導体素子は、上記第二半導体素子よりも小である、請求項１ないし１０のいずれかに記載の半導体装置。

【請求項12】

平面視において、上記第一半導体素子と上記第二半導体素子とは同サイズである、請求項１ないし７のいずれかに記載の半導体装置。

【請求項13】

第一アクティブ面およびこの第一アクティブ面に形成された複数の第一電極を有する第一半導体素子と、
第二アクティブ面およびこの第二アクティブ面に形成された複数の第二電極を有する第二半導体素子と、
上記第一半導体素子および上記第二半導体素子に導通し、かつこれらを支持するとともに、複数の導通要素を有する導通支持部材と、
上記第一半導体素子および上記第二半導体素子を覆う樹脂パッケージと、
を備える半導体装置であって、
上記第二半導体素子は、上記第一半導体素子と上記導通支持部材との間に位置しており、
上記第一半導体素子の上記第一電極と上記導通要素とに接続されたワイヤと、
上記第二半導体素子の上記第二電極と上記ワイヤが接合された上記導通要素とを接合する導通接合材と、
を備え、
上記導通支持部材は、上記複数の導通要素としての、金属からなる複数のリードを有し、
上記複数のリードのいずれかは、上記ワイヤおよび上記導通接合材が接合されているとともに、その全長にわたって厚さ方向両側が上記樹脂パッケージによって覆われており、かつ上記樹脂パッケージからの露出端面が上記樹脂パッケージの側面と面一となっていることを特徴とする、半導体装置。

【請求項14】

配線パターンを有する回路基板と、
上記回路基板に実装された請求項１ないし１３のいずれかに記載の半導体装置と、を備える電子機器であって、
上記複数の導通要素のいずれかは、上記ワイヤおよび上記導通接合材に導通し、かつ上記回路基板の上記配線パターンとは絶縁されていることを特徴とする、電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および電子機器に関する。

【背景技術】

【0002】

半導体装置の高機能化を図りつつ大型化を回避する手法として、複数の半導体素子を積層させた構成の半導体装置が提案されている。たとえば、特許文献１には、導通支持部材としての基板に第一半導体素子および第二半導体素子が搭載された構成が開示されている。この半導体装置においては、下方に配置された上記基板上に上記第二半導体素子が搭載され、さらにこの第二半導体素子上に上記第一半導体素子が搭載されている。上記第一半導体素子および上記第二半導体素子それぞれのアクティブ面は、いずれも上記基板とは反対側の上方を向いている。また、上記第一半導体素子は、平面視寸法が上記第二半導体素子よりも小である。このため、平面視においては、上記第二半導体素子の上記アクティブ面が上記第一半導体素子からはみ出した構成となっている。上記第一半導体素子および上記第二半導体素子それぞれの上記アクティブ面には、複数の電極が形成されている。これらの電極は、複数のワイヤによって上記基板と導通している。

【0003】

しかしながら、上記ワイヤはその材質および太さに制約があり、通電できる電流値が比較的小さい。このため、上記第一半導体素子および上記第二半導体素子に大電流を通電することが制限される。また、上記第一半導体素子の上記電極と上記第二半導体素子の上記電極とを導通させる場合、ワイヤの配置が複雑となるおそれがある。さらに、上記第一半導体素子の上記アクティブ面と上記第二半導体素子の上記アクティブ面とは、上記第一半導体素子の厚さ程度にしか離間していない。これによる付加的な問題として、上記第一半導体素子の上記アクティブ面と上記第二半導体素子の上記アクティブ面とが、互いに干渉することにより、機能が低下するおそれがある。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００４−１１９６８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、上記した事情のもとで考え出されたものであって、第一半導体素子と第二半導体素子とを適切に導通させることが可能な半導体装置および電子機器を提供することをその課題とする。

【課題を解決するための手段】

【0006】

本発明の第一の側面によって提供される半導体装置は、第一アクティブ面およびこの第一アクティブ面に形成された複数の第一電極を有する第一半導体素子と、第二アクティブ面およびこの第二アクティブ面に形成された複数の第二電極を有する第二半導体素子と、上記第一半導体素子および上記第二半導体素子に導通し、かつこれらを支持するとともに、複数の導通要素を有する導通支持部材と、上記第一半導体素子および上記第二半導体素子を覆う樹脂パッケージと、を備える半導体装置であって、上記第二半導体素子は、上記第一半導体素子と上記導通支持部材との間に位置しており、上記第一半導体素子の上記第一電極と上記導通要素とに接続されたワイヤと、上記第二半導体素子の上記第二電極と上記ワイヤが接合された上記導通要素とを接合する導通接合材と、を備えることを特徴としている。

【0007】

本発明の好ましい実施の形態においては、複数の導通支持部材は、上記ワイヤが接続され、かつ上記導通支持部材が接合されているとともに、外部の接続対象物に接続されないものを含む。

【0008】

本発明の好ましい実施の形態においては、上記第一半導体素子の上記第一アクティブ面は、上記導通支持部材とは反対側を向いており、上記第二半導体素子の上記第二アクティブ面は、上記導通支持部材側を向いている。

【0009】

本発明の好ましい実施の形態においては、上記導通支持部材は、上記複数の導通要素としての、金属からなる複数のリードを有する。

【0010】

本発明の好ましい実施の形態においては、上記樹脂パッケージは、平面視矩形状であり、上記複数のリードは、上記樹脂パッケージの四辺のそれぞれから内方へと延びている。

【0011】

本発明の好ましい実施の形態においては、上記リードのうち上記第二半導体素子側は面一であり、かつ上記導通接合材が接合された部位は、厚さ方向両側が上記樹脂パッケージによって覆われている。

【0012】

本発明の好ましい実施の形態においては、上記リードのうち上記ワイヤが接合された部位は、厚さ方向における上記第二半導体素子とは反対側が、上記樹脂パッケージから露出している。

【0013】

本発明の好ましい実施の形態においては、上記リードは、上記第二半導体素子とは反対側に段差部が形成されていることにより、上記樹脂パッケージから上記第二半導体素子とは反対側に露出する実装面が設けられている。

【0014】

本発明の好ましい実施の形態においては、上記リードの厚さが一定であるとともに、上記リードのうち上記導通接合材が接合された部位は、厚さ方向両側が上記樹脂パッケージによって覆われている。

【0015】

本発明の好ましい実施の形態においては、上記リードのうち上記ワイヤが接合された部位は、厚さ方向両側が上記樹脂パッケージによって覆われている。

【0016】

本発明の好ましい実施の形態においては、上記リードは、樹脂パッケージから側方に突出する突出部を有する。

【0017】

本発明の好ましい実施の形態においては、上記リードは、上記突出部に折り曲げ部が形成されていることにより、実装面が設けられている。

【0018】

本発明の好ましい実施の形態においては、上記複数のリードのいずれかは、上記ワイヤおよび上記導通接合材が接合されているとともに、その全長にわたって厚さ方向両側が上記樹脂パッケージによって覆われており、かつ上記樹脂パッケージからの露出端面が上記樹脂パッケージの側面と面一となっている。

【0019】

本発明の好ましい実施の形態においては、平面視において、上記複数の第二電極の少なくともいずれかは、上記第一半導体素子の外方に配置されている。

【0020】

本発明の好ましい実施の形態においては、平面視において、上記複数の第二電極のすべてが、上記第一半導体素子の外方に配置されている。

【0021】

本発明の好ましい実施の形態においては、上記導通支持部材は、絶縁材料からなり上記第二半導体素子側の主面およびこの主面とは反対側を向く裏面を有する基材と、上記主面に形成され上記導通要素を構成する主面側メッキ層、上記裏面に形成され上記導通要素を構成する裏面側メッキ層と、上記主面側メッキ層および上記裏面側メッキ層の少なくとも一部ずつを導通させ上記導通要素を構成するスルーホール導体とを具備しており、上記主面側メッキ層の一部からなる複数の主面側電極、および上記裏面側メッキ層の一部からなる複数の裏面側電極を有しており、
上記ワイヤおよび上記導通接合材は、上記複数の主面側電極のいずれかに接合されている。

【0022】

本発明の好ましい実施の形態においては、上記主面側メッキ層は、一つ以上の上記ワイヤおよび一つ以上の上記導通接続材と導通するとともに、上記複数の裏面側電極のいずれにも導通しない孤立要素を有する。

【0023】

本発明の好ましい実施の形態においては、上記第一半導体素子と上記第二半導体素子とは、絶縁接合材によって接合されている。

【0024】

本発明の好ましい実施の形態においては、平面視において、上記第一半導体素子は、上記第二半導体素子よりも小である。

【0025】

本発明の好ましい実施の形態においては、平面視において、上記第一半導体素子と上記第二半導体素子とは同サイズである。

【0026】

本発明の第二の側面によって提供される電子機器は、配線パターンを有する回路基板と、上記回路基板に実装された本発明の第一の側面によって提供される半導体装置と、を備える電子機器であって、上記複数の導通要素のいずれかは、上記ワイヤおよび上記導通接合材に導通し、かつ上記回路基板の上記配線パターンとは絶縁されていることを特徴としている。

【発明の効果】

【0027】

本発明によれば、上記第一半導体素子の上記第一電極と上記第二半導体素子の上記第二電極とは、上記ワイヤ、上記導通要素および上記導通接合材を介してたがいに導通する。上記導通接合材は、平面視において上記第二半導体素子と重なるものであり、上記半導体装置の平面視寸法を大型化させることが無い。また、上記ワイヤは、上記第二半導体素子上に積層された上記第一半導体素子と上記リードとを適切に導通させる。そして、上記導通接合材を採用する分、上記ワイヤのみを採用する構成と比べて大電流化を図ることができる。したがって、上記第一半導体素子と上記第二半導体素子とを適切に導通させるとともに、上記半導体装置の小型化や大電流化を図ることができる。

【0028】

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

【図面の簡単な説明】

【0029】

【図1】本発明の第一実施形態に基づく半導体装置を示す要部平面図である。

【図2】図１のＩＩ−ＩＩ線に沿う断面図である。

【図3】図１の半導体装置を示す要部拡大断面図である。

【図4】図１の半導体装置を用いた電子機器の一例を示す要部平面図である。

【図5】本発明の第二実施形態に基づく半導体装置を示す要部平面図である。

【図6】図５のＶＩ−ＶＩ線に沿う断面図である。

【図7】図５の半導体装置を用いた電子機器の一例を示す要部平面図である。

【図8】本発明の第三実施形態に基づく半導体装置を示す断面図である。

【図9】図８の半導体装置の製造工程を示す要部断面図である。

【図10】本発明の第四実施形態に基づく半導体装置を示す断面図である。

【図11】本発明の第五実施形態に基づく半導体装置を示す断面図である。

【図12】本発明の第六実施形態に基づく半導体装置を示す断面図である。

【図13】本発明の第七実施形態に基づく半導体装置を示す要部平面図である。

【図14】図１３のＸＩＶ−ＸＩＶ線に沿う断面図である。

【図15】図１３の半導体装置を示す要部拡大断面図である。

【図16】図１３の半導体装置を示す要部拡大断面図である。

【発明を実施するための形態】

【0030】

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。

【0031】

図１〜図３は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、第一半導体素子１、第二半導体素子２、導通支持部材３および樹脂パッケージ４を備えている。

【0032】

図１は、半導体装置Ａ１を示す要部平面図である。図２は、図１のＩＩ−ＩＩ線に沿うｚｘ平面における断面図である。図３は、図２の一部を示す要部拡大断面図である。なお、理解の便宜上、図１においては、樹脂パッケージ４を想像線で示している。

【0033】

第一半導体素子１は、半導体装置Ａ１の機能の少なくとも一部を発揮するための機能素子であり、第一アクティブ面１１、裏面１２、および複数の第一電極１３を備えている。第一半導体素子１は、たとえばＳｉからなり、本実施形態においては平面視矩形状である。

【0034】

第一アクティブ面１１は、第一半導体素子１の機能を実現するための機能回路が作りこまれた面である。図２および図３においては理解の便宜上、第一アクティブ面１１は、仮想的な所定厚さを有する領域として示されている。第一アクティブ面１１は、図２および図３において、ｚ方向上方を向いている。裏面１２は、第一アクティブ面１１とは反対側を向く面であり、ｚ方向下方を向いている。

【0035】

複数の第一電極１３は、第一アクティブ面１１に形成されている。各第一電極１３は、たとえばＡｕからなる層の一部が絶縁層（図示略）から露出した部分、あるいはこのような部分に金属層が積層されたものである。本実施形態においては、複数の第一電極１３は、矩形状とされた第一半導体素子１の四辺に沿うように配置されている。

【0036】

第二半導体素子２は、半導体装置Ａ１の機能の少なくとも一部を発揮するための機能素子であり、第二アクティブ面２１、裏面２２、および複数の第二電極２３を備えている。第二半導体素子２は、たとえばＳｉからなり、本実施形態においては平面視矩形状である。

【0037】

第二アクティブ面２１は、第二半導体素子２の機能を実現するための機能回路が作りこまれた面である。図２および図３においては理解の便宜上、第二アクティブ面２１は、仮想的な所定厚さを有する領域として示されている。第二アクティブ面２１は、図２および図３において、ｚ方向下方を向いている。裏面２２は、第二アクティブ面２１とは反対側を向く面であり、ｚ方向上方を向いている。

【0038】

複数の第二電極２３は、第二アクティブ面２１に形成されている。各第二電極２３は、たとえばＡｕからなる層の一部が絶縁層（図示略）から露出した部分、あるいはこのような部分に金属層が積層されたものである。本実施形態においては、複数の第二電極２３は、矩形状とされた第二半導体素子２の四辺に沿うように配置されている。

【0039】

第一半導体素子１は、第二半導体素子２のｚ方向上方に搭載されている。言い換えると、第二半導体素子２は、ｚ方向において第一半導体素子１と導通支持部材３との間に位置している。第一半導体素子１と第二半導体素子２とは、絶縁接合材５３によって接合されている。より具体的には、第一半導体素子１の裏面１２と第二半導体素子２の第二アクティブ面２１とが絶縁接合材５３によって接合されている。絶縁接合材５３は、たとえば絶縁性のダイアタッチフィルムや絶縁ペーストなどである。このような搭載形態により、第一半導体素子１の第一アクティブ面１１と第二半導体素子２の第二アクティブ面２１とは、互いに反対側を向いている。また、本実施形態においては、第一半導体素子１は、平面視寸法が第二半導体素子２よりも小であり、平面視においてそのすべてが第二半導体素子２に内包されている。さらに、本実施形態においては、複数の第二電極２３が、平面視において第一半導体素子１よりも外側に配置されている。

【0040】

導通支持部材３は、第一半導体素子１および第二半導体素子２を直接的および間接的に支持するとともに、第一半導体素子１および第二半導体素子２への導通経路を構成するものである。本実施形態においては、導通支持部材３は、本発明で言う複数の導通要素としての複数のリード３１からなる。リード３１の材質は特に限定されないが、たとえばＣｕ系素材（Ｃｕ−Ｆｅ−Ｐなど）やＦｅ系素材（Ｆｅ−４２％Ｎｉなど）が挙げられる。本実施形態のリード３１は、第二半導体素子２側が面一とされている。本実施形態においては、半導体装置Ａ１の四辺に沿って、各辺あたり５つずつのリード３１が配置されており、合計２０のリード３１が設けられている。

【0041】

各リード３１は、第二半導体素子２の外方から第一半導体素子１および第二半導体素子２の中心に向かって略延びている。各リード３１の先端部分は、平面視において少なくとも第二半導体素子２と重なっている。また、本実施形態においては、各リード３１の先端部分は、平面視において第一半導体素子１とも重なっているが、これに限定されるものではない。

【0042】

また、リード３１は、段差部３１ｂを有している。段差部３１ｂは、ｚ方向下方側、すなわち第二半導体素子２とは反対側に設けられている。リード３１のうち段差部３１ｂよりも先端寄りの部分が、厚さ方向（ｚ方向）両側において樹脂パッケージ４に覆われている。一方、リード３１のうち段差部３１ｂよりも根本側（外側）の部分は、ｚ方向下面が樹脂パッケージ４から露出している。この露出した部分が、実装面３１ａとなっている。実装面３１ａは、半導体装置Ａ１を回路基板などに実装するために用いられる。

【0043】

第一半導体素子１の複数の第一電極１３は、複数のワイヤ５１によって複数のリード３１に各別に接続されている。図２および図３に示すように、ワイヤ５１は、第二半導体素子２の端部を跨ぐようにして第一電極１３からリード３１へと延びている。また、リード３１のうち実装面３１ａとはｚ方向において反対側の部分にワイヤ５１が接合されている。言い換えると、リード３１のうちワイヤ５１が接合された部位は、ｚ方向下方側が樹脂パッケージ４から露出している。ワイヤ５１の材質は特に限定されないが、ＡｕあるいはＡｌを採用できる。

【0044】

第二半導体素子２の複数の第二電極２３は、複数の導通接合材５２によって複数のリード３１に各別に接続されている。導通接合材５２は、たとえばはんだであり、第二半導体素子２の第二電極２３とリード３１とに挟まれるようにしてこれらを導通させている。また、本実施形態においては、リード３１のうち厚さ方向下方側が樹脂パッケージ４によって覆われた部位に、導通接合材５２が接合されている。

【0045】

図３によく表れているように、図示された第一半導体素子１の第一電極１３と第二半導体素子２の第二電極２３とは、ワイヤ５１、リード３１および導通接合材５２を介して互いに導通している。図１に示すように、本実施形態においては、すべてのリード３１を介してある第一電極１３とある第二電極２３とが導通しているが、本発明はこれに限定されない。いずれかのリード３１のみが第一電極１３と第二電極２３とを導通させる構成であってもよい。

【0046】

樹脂パッケージ４は、第一半導体素子１、第二半導体素子２および複数のワイヤ５１の全体を覆うことにより、これらを保護している。また、樹脂パッケージ４は、複数のリード３１の少なくとも一部ずつを覆うことにより、これらを互いに絶縁しつつ保持している。樹脂パッケージ４は、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、樹脂パッケージ４は、平面視矩形状であり、平面視矩形状をなす側面４１を有している。

【0047】

図４は、半導体装置Ａ１を用いた電子機器の一例を示している。同図に示された電子機器Ｂ１は、半導体装置Ａ１および回路基板６を備えている。なお、同図においては、理解の便宜上、樹脂パッケージ４を想像線で示している。

【0048】

回路基板６は、たとえばガラスエポキシ樹脂からなる基材と、この基材に形成された配線パターン６１とを有する。配線パターン６１は、たとえばＣｕメッキ層やＡｕメッキ層からなる。配線パターン６１は、複数のパッド６１ａを有している。パッド６１ａは、たとえばはんだ（図示略）を介して半導体装置Ａ１の実装面３１ａと接合される部位である。同図に示すように、複数のリード３１のうち図中ｙ方向中央に位置する２つのリード３１を除き、配線パターン６１の複数のパッド６１ａと平面視において重なっている。この複数のパッド６１ａと重なったリード３１の実装面３１ａが、上記はんだによってパッド６１ａに接合されている。

【0049】

一方、ｙ方向中央に位置する２つのリード３１は、パッド６１ａとは重なっておらず、配線パターン６１とは導通していない。このため、これらの２つのリード３１は、ワイヤ５１および導通接合材５２とともに第一半導体素子１のいずれかの第一電極１３と第二半導体素子２のいずれかの第二電極２３とを導通させるものの、半導体装置Ａ１の外部との導通経路は構成していない。

【0050】

次に、半導体装置Ａ１および電子機器Ｂ１の作用について説明する。

【0051】

本実施形態によれば、第一半導体素子１の第一電極１３と第二半導体素子２の第二電極２３とは、ワイヤ５１、リード３１および導通接合材５２を介してたがいに導通する。導通接合材５２は、平面視において第二半導体素子２と重なるものであり、半導体装置Ａ１の平面視寸法を大型化させることが無い。また、ワイヤ５１は、第二半導体素子２上に積層された第一半導体素子１とリード３１とを適切に導通させる。そして、導通接合材５２を採用する分、ワイヤ５１のみを採用する構成と比べて大電流化を図ることができる。したがって、第一半導体素子１と第二半導体素子２とを適切に導通させるとともに、半導体装置Ａ１の小型化や大電流化を図ることができる。また、導通接合材５２を採用することによっては、コスト上昇が招来されず、半導体装置Ａ１のコストを抑制することができる。

【0052】

特に、図４に示したように、回路基板６のパッド６１ａと導通しないリード３１は、第一電極１３と第二電極２３とを半導体装置Ａ１の内部において導通させる手段としてのみ採用されている。このような外部との導通経路を構成することが意図されないものであっても、リード３１としてその他のリード３１と同様に形成することができる。

【0053】

第一半導体素子１の第一アクティブ面１１と第二半導体素子２の第二アクティブ面２１とは、第一半導体素子１および第二半導体素子２の厚さを略合計した距離だけ離間している。これにより、たとえば第一半導体素子１の厚さ分だけ離間した構成と比べて、第一アクティブ面１１と第二アクティブ面２１とが互いに影響を及ぼすことを抑制することができる。

【0054】

リード３１のうち導通接合材５２によって第二電極２３が接合された部位は、厚さ方向両側が樹脂パッケージ４によって覆われている。リード３１のうち樹脂パッケージ４によって覆われていない部位は、たとえば実装面３１ａとなる部位であり、半導体装置Ａ１の外端寄りに配置することが一般的である。本実施形態によれば、リード３１のうち導通接合材５２が接合された部位を実装面３１ａ、すなわち半導体装置Ａ１の外端から離間させることが可能であり、第二半導体素子２と確実に重なる位置に配置することができる。

【0055】

段差部３１ｂを設けることにより、半導体装置Ａ１の外端寄りにおいて樹脂パッケージ４から明瞭に露出する実装面３１ａを形成することができる。

【0056】

図５〜図１６は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。

【0057】

図５および図６は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ２は、第一半導体素子１、第二半導体素子２、導通支持部材３および樹脂パッケージ４を備えている。

【0058】

図５は、半導体装置Ａ２を示す要部平面図である。図６は、図５のＶＩ−ＶＩ線に沿うｚｘ平面における断面図である。なお、理解の便宜上、図５においては、樹脂パッケージ４を想像線で示している。

【0059】

第一半導体素子１は、半導体装置Ａ２の機能の少なくとも一部を発揮するための機能素子であり、第一アクティブ面１１、裏面１２、および複数の第一電極１３を備えている。第一半導体素子１は、たとえばＳｉからなり、本実施形態においては平面視矩形状である。

【0060】

第一アクティブ面１１は、第一半導体素子１の機能を実現するための機能回路が作りこまれた面である。図６においては理解の便宜上、第一アクティブ面１１は、仮想的な所定厚さを有する領域として示されている。第一アクティブ面１１は、図６において、ｚ方向上方を向いている。裏面１２は、第一アクティブ面１１とは反対側を向く面であり、ｚ方向下方を向いている。

【0061】

複数の第一電極１３は、第一アクティブ面１１に形成されている。各第一電極１３は、たとえばＡｕからなる層の一部が絶縁層（図示略）から露出した部分、あるいはこのような部分に金属層が積層されたものである。本実施形態においては、複数の第一電極１３は、矩形状とされた第一半導体素子１の四辺に沿うように配置されている。

【0062】

第二半導体素子２は、半導体装置Ａ２の機能の少なくとも一部を発揮するための機能素子であり、第二アクティブ面２１、裏面２２、および複数の第二電極２３を備えている。第二半導体素子２は、たとえばＳｉからなり、本実施形態においては平面視矩形状である。

【0063】

第二アクティブ面２１は、第二半導体素子２の機能を実現するための機能回路が作りこまれた面である。図６においては理解の便宜上、第二アクティブ面２１は、仮想的な所定厚さを有する領域として示されている。第二アクティブ面２１は、図６において、ｚ方向下方を向いている。裏面２２は、第二アクティブ面２１とは反対側を向く面であり、ｚ方向上方を向いている。

【0064】

複数の第二電極２３は、第二アクティブ面２１に形成されている。各第二電極２３は、たとえばＡｕからなる層の一部が絶縁層（図示略）から露出した部分、あるいはこのような部分に金属層が積層されたものである。本実施形態においては、複数の第二電極２３は、矩形状とされた第二半導体素子２の四辺に沿うように配置されている。

【0065】

第一半導体素子１は、第二半導体素子２のｚ方向上方に搭載されている。言い換えると、第二半導体素子２は、ｚ方向において第一半導体素子１と導通支持部材３との間に位置している。第一半導体素子１と第二半導体素子２とは、絶縁接合材５３によって接合されている。より具体的には、第一半導体素子１の裏面１２と第二半導体素子２の第二アクティブ面２１とが絶縁接合材５３によって接合されている。絶縁接合材５３は、たとえば絶縁性のダイアタッチフィルムや絶縁ペーストなどである。このような搭載形態により、第一半導体素子１の第一アクティブ面１１と第二半導体素子２の第二アクティブ面２１とは、互いに反対側を向いている。また、本実施形態においては、第一半導体素子１は、平面視寸法が第二半導体素子２よりも小であり、平面視においてそのすべてが第二半導体素子２に内包されている。さらに、本実施形態においては、複数の第二電極２３が、平面視において第一半導体素子１よりも外側に配置されている。

【0066】

導通支持部材３は、第一半導体素子１および第二半導体素子２を直接的および間接的に支持するとともに、第一半導体素子１および第二半導体素子２への導通経路を構成するものである。本実施形態においては、導通支持部材３は、本発明で言う複数の導通要素としての複数のリード３１からなる。リード３１の材質は特に限定されないが、たとえばＣｕ系素材（Ｃｕ−Ｆｅ−Ｐなど）やＦｅ系素材（Ｆｅ−４２％Ｎｉなど）が挙げられる。また、本実施形態のリード３１は、全体においてその厚さが一定である。本実施形態においては、半導体装置Ａ２の四辺に沿って、各辺あたり５つずつのリード３１が配置されており、合計２０のリード３１が設けられている。

【0067】

各リード３１は、第二半導体素子２の外方から第一半導体素子１および第二半導体素子２の中心に向かって略延びている。各リード３１の先端部分は、平面視において少なくとも第二半導体素子２と重なっている。また、本実施形態においては、各リード３１の先端部分は、平面視において第一半導体素子１とも重なっているが、これに限定されるものではない。

【0068】

また、リード３１は、突出部３１ｄおよび折り曲げ部３１ｃを有している。突出部３１ｄは、樹脂パッケージ４の側面４１から外方に突出している。リード３１のうち突出部３１ｄ以外の部位は、厚さ方向において両側が４によって覆われている。折り曲げ部３１ｃは、突出部３１ｄのなかほどに形成されている。リード３１は、折り曲げ部３１ｃを境界として、折り曲げ部３１ｃよりも内方側部分がｚ方向上方に位置し、折り曲げ部３１ｃよりも外方側部分がｚ方向下方に位置している。リード３１のうち折り曲げ部３１ｃよりも外方に位置する部分の図中ｚ方向下方を向く面は、実装面３１ａとなっている。実装面３１ａは、半導体装置Ａ２を回路基板などに実装するために用いられる。

【0069】

第一半導体素子１の複数の第一電極１３は、複数のワイヤ５１によって複数のリード３１に各別に接続されている。図６に示すように、ワイヤ５１は、第二半導体素子２の端部を跨ぐようにして第一電極１３からリード３１へと延びている。また、リード３１のうち実装面３１ａとはｚ方向において反対側の部分にワイヤ５１が接合されている。言い換えると、リード３１のうちワイヤ５１が接合された部位は、ｚ方向下方側が樹脂パッケージ４から露出している。ワイヤ５１の材質は特に限定されないが、ＡｕあるいはＡｌを採用できる。

【0070】

第二半導体素子２の複数の第二電極２３は、複数の導通接合材５２によって複数のリード３１に各別に接続されている。導通接合材５２は、たとえばはんだであり、第二半導体素子２の第二電極２３とリード３１とに挟まれるようにしてこれらを導通させている。また、本実施形態においては、リード３１のうち厚さ方向下方側が樹脂パッケージ４によって覆われた部位に、導通接合材５２が接合されている。

【0071】

図６によく表れているように、図示された第一半導体素子１の第一電極１３と第二半導体素子２の第二電極２３とは、ワイヤ５１、リード３１および導通接合材５２を介して互いに導通している。図５に示すように、本実施形態においては、すべてのリード３１を介してある第一電極１３とある第二電極２３とが導通しているが、本発明はこれに限定されない。いずれかのリード３１のみが第一電極１３と第二電極２３とを導通させる構成であってもよい。

【0072】

樹脂パッケージ４は、第一半導体素子１、第二半導体素子２および複数のワイヤ５１の全体を覆うことにより、これらを保護している。また、樹脂パッケージ４は、複数のリード３１の少なくとも一部ずつを覆うことにより、これらを互いに絶縁しつつ保持している。樹脂パッケージ４は、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、樹脂パッケージ４は、平面視矩形状であり、平面視矩形状をなす側面４１を有している。

【0073】

図７は、半導体装置Ａ２を用いた電子機器の一例を示している。同図に示された電子機器Ｂ２は、半導体装置Ａ２および回路基板６を備えている。なお、同図においては、理解の便宜上、樹脂パッケージ４を想像線で示している。

【0074】

回路基板６は、たとえばガラスエポキシ樹脂からなる基材と、この基材に形成された配線パターン６１とを有する。配線パターン６１は、たとえばＣｕメッキ層やＡｕメッキ層からなる。配線パターン６１は、複数のパッド６１ａを有している。パッド６１ａは、たとえばはんだ（図示略）を介して半導体装置Ａ２の実装面３１ａと接合される部位である。同図に示すように、複数のリード３１のうち図中ｙ方向中央に位置する２つのリード３１を除き、配線パターン６１の複数のパッド６１ａと平面視において重なっている。この複数のパッド６１ａと重なったリード３１の実装面３１ａが、上記はんだによってパッド６１ａに接合されている。

【0075】

一方、ｙ方向中央に位置する２つのリード３１は、パッド６１ａとは重なっておらず、配線パターン６１とは導通していない。このため、これらの２つのリード３１は、ワイヤ５１および導通接合材５２とともに第一半導体素子１のいずれかの第一電極１３と第二半導体素子２のいずれかの第二電極２３とを導通させるものの、半導体装置Ａ２の外部との導通経路は構成していない。

【0076】

このような実施形態によっても、第一半導体素子１と第二半導体素子２とを適切に導通させるとともに、半導体装置Ａ２の小型化や大電流化を図ることができる。

【0077】

図８は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ３は、平面視における構成が、図１に示す半導体装置Ａ１と同様である。図８は、図１のＩＩ−ＩＩ線に沿うｚｘ平面における断面図に相当する。

【0078】

半導体装置Ａ３においては、複数のリード３１のいずれか（図８において図中左方のリード３１）の構成が、半導体装置Ａ１におけるリード３１と異なっている。このリード３１は、段差部３１ｂを有しておらず、その全長において厚さ方向両側が樹脂パッケージ４によって覆われている。このため、このリード３１には、半導体装置Ａ１において説明した実装面３１ａが形成されていない。また、このリード３１は、露出端面３１ｅを有している。露出端面３１ｅは、樹脂パッケージ４から側方に露出する面であり、樹脂パッケージ４の側面４１と面一である。

【0079】

このようなリード３１は、半導体装置Ａ３を回路基板などに搭載した際に、この回路基板とは完全に絶縁させることが意図されたものである。すなわち、このリード３１は、ワイヤ５１および導通接合材５２とともに、第一半導体素子１のいずれかの第一電極１３と第二半導体素子２のいずれかの第二電極２３とを導通させるものの、外部との導通経路を構成し得ないものとされている。

【0080】

図９は、半導体装置Ａ３の製造工程の一例を示している。同図には、リード３１となるべき２つのリード３１Ａが示されている。これらのリード３１Ａは、図示されない他の３１Ａとともに、リードフレーム３Ａを構成している。図中左方のリード３１Ａは、段差部３１ｂを有しているが、この段差部３１ｂは、樹脂パッケージ４の外方に位置するように設けられている。そして、樹脂パッケージ４が形成された後は、たとえば樹脂パッケージ４に沿ってリード３１Ａが切断される。これにより、図８の図中左方のリード３１が形成される。

【0081】

このような実施形態によっても、第一半導体素子１と第二半導体素子２とを適切に導通させるとともに、半導体装置Ａ３の小型化や大電流化を図ることができる。また、図８における図中左方のリード３１は、樹脂パッケージ４からｚ方向下方に露出する部分を有していない。このため、半導体装置Ａ３をたとえば回路基板に実装する際に、このリード３１の直下に配線パターンが配置されていても、このリード３１を配線パターンに対して確実に絶縁することができる。

【0082】

図１０は、本発明の第四実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ４は、平面視における構成が、図５に示す半導体装置Ａ２と一部を除き同様である。図１０は、図５のＶＩ−ＶＩ線に沿うｚｘ平面における断面図に相当する。

【0083】

半導体装置Ａ４においては、複数のリード３１のいずれか（図１０において図中左方のリード３１）の構成が、半導体装置Ａ２におけるリード３１と異なっている。このリード３１は、突出部３１ｄおよび折り曲げ部３１ｃを有しておらず、その全長において厚さ方向両側が樹脂パッケージ４によって覆われている。このため、このリード３１には、半導体装置Ａ２において説明した実装面３１ａが形成されていない。また、このリード３１は、露出端面３１ｅを有している。露出端面３１ｅは、樹脂パッケージ４から側方に露出する面であり、樹脂パッケージ４の側面４１と面一である。

【0084】

このようなリード３１は、半導体装置Ａ４を回路基板などに搭載した際に、この回路基板とは完全に絶縁させることが意図されたものである。すなわち、このリード３１は、ワイヤ５１および導通接合材５２とともに、第一半導体素子１のいずれかの第一電極１３と第二半導体素子２のいずれかの第二電極２３とを導通させるものの、外部との導通経路を構成し得ないものとされている。

【0085】

このような実施形態によっても、第一半導体素子１と第二半導体素子２とを適切に導通させるとともに、半導体装置Ａ４の小型化や大電流化を図ることができる。また、図１０における図中左方のリード３１は、樹脂パッケージ４からｚ方向下方に露出する部分を有していない。このため、半導体装置Ａ４をたとえば回路基板に実装する際に、このリード３１の直下に配線パターンが配置されていても、このリード３１を配線パターンに対して確実に絶縁することができる。

【0086】

図１１は、本発明の第五実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ５は、第一半導体素子１と第二半導体素子２との大小関係を除き、上述した半導体装置Ａ１と同様の構成である。また、以下に述べる第一半導体素子１と第二半導体素子２との大小関係は、上述した半導体装置Ａ２、半導体装置Ａ３および半導体装置Ａ４に適宜採用できることはもちろんである。図１１は、図１のＩＩ−ＩＩ線に沿うｚｘ平面における断面図に相当する。

【0087】

本実施形態においては、第一半導体素子１と第二半導体素子２との平面視寸法が同一であり、平面視において互いの外縁が一致するように配置されている。このため、第二半導体素子２は、第一半導体素子１からなんらはみ出す部分を有していない。このように、第一半導体素子１と第二半導体素子２とが平面視において互いに一致する構成であっても、第一半導体素子１の第一電極１３へのワイヤ５１の接合や第二半導体素子２の第二電極２３への導通接合材５２の接合は、適切に行うことができる。

【0088】

このような実施形態によっても、第一半導体素子１と第二半導体素子２とを適切に導通させるとともに、半導体装置Ａ５の小型化や大電流化を図ることができる。また、第一半導体素子１の第一電極１３にワイヤ５１を接合し、第二半導体素子２の第二電極２３に導通接合材５２を接合する構成であることにより、第一半導体素子１と第二半導体素子２とが平面視において同一サイズであっても、これらの第一半導体素子１および第二半導体素子２を適切に半導体装置Ａ６として組み上げることができる。これは、たとえば第一半導体素子１の第一電極１３および第二半導体素子２の第二電極２３の双方にワイヤ５１を接合する場合には、第二半導体素子２が第一半導体素子１に対して大であることが必然となることに対して、利点となる。

【0089】

図１２は、本発明の第六実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ６は、第三半導体素子１’をさらに備える点を除き、上述した半導体装置Ａ１と同様の構成である。また、以下に述べる第三半導体素子１’を備える構成は、上述した半導体装置Ａ２、半導体装置Ａ３、半導体装置Ａ４、および半導体装置Ａ５に適宜採用できることはもちろんである。図１２は、図１のＩＩ−ＩＩ線に沿うｚｘ平面における断面図に相当する。

【0090】

本実施形態においては、半導体装置Ａ６は、第一半導体素子１および第二半導体素子２に加えて、第三半導体素子１’を備えている。第三半導体素子１’は、半導体装置Ａ６の機能の少なくとも一部を発揮するための機能素子であり、第三アクティブ面１１’、裏面１２’、および複数の第三電極１３’を備えている。第三半導体素子１’は、たとえばＳｉからなり、本実施形態においては平面視矩形状である。

【0091】

第三アクティブ面１１’は、第三半導体素子１’の機能を実現するための機能回路が作りこまれた面である。図１２においては理解の便宜上、第三アクティブ面１１’は、仮想的な所定厚さを有する領域として示されている。第三アクティブ面１１’は、ｚ方向上方を向いている。裏面１２’は、第三アクティブ面１１’とは反対側を向く面であり、ｚ方向下方を向いている。

【0092】

複数の第三電極１３’は、第三アクティブ面１１’に形成されている。各第三電極１３’は、たとえばＡｕからなる層の一部が絶縁層（図示略）から露出した部分、あるいはこのような部分に金属層が積層されたものである。本実施形態においては、複数の第三電極１３’は、矩形状とされた第三半導体素子１’の四辺に沿うように配置されている。

【0093】

第三半導体素子１’は、第一半導体素子１の第一アクティブ面１１上にたとえば絶縁接合材５３を介して搭載されている。第三半導体素子１’は、平面視において第一半導体素子１よりも小であり、第一半導体素子１に内包されるように配置されている。これにより、第一半導体素子１の複数の第一電極１３は、第三半導体素子１’によって覆われること無く第三半導体素子１’から露出している。

【0094】

複数の第三電極１３’には、複数のワイヤ５１が接続されている。これらのワイヤ５１は、第一半導体素子１の複数の第一電極１３に接合された複数のワイヤ５１を跨ぐようにして複数のリード３１に各別に接続されている。これにより、リード３１を介して、第一半導体素子１の第一電極１３と第二半導体素子２の第二電極２３と第三半導体素子１’の第三電極１３’とが互いに導通している。

【0095】

このような実施形態によっても、第一半導体素子１と第二半導体素子２とを適切に導通させるとともに、半導体装置Ａ６の小型化や大電流化を図ることができる。また、本実施形態から理解されるように、本発明に係る半導体装置は、搭載される半導体素子の個数が制限されるものではない。

【0096】

図１３〜図１６は、本発明の第七実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ７は、第一半導体素子１、第二半導体素子２、導通支持部材３および樹脂パッケージ４を備えている。

【0097】

図１３は、半導体装置Ａ７を示す要部平面図である。図１４は、図１３のＸＩＶ−ＸＩＶ線に沿うｚｘ平面における断面図である。図１５および図１６は、図１４の一部を示す要部拡大断面図である。なお、理解の便宜上、図１においては、樹脂パッケージ４を省略している。

【0098】

第一半導体素子１は、半導体装置Ａ７の機能の少なくとも一部を発揮するための機能素子であり、第一アクティブ面１１、裏面１２、および複数の第一電極１３を備えている。第一半導体素子１は、たとえばＳｉからなり、本実施形態においては平面視矩形状である。

【0099】

第一アクティブ面１１は、第一半導体素子１の機能を実現するための機能回路が作りこまれた面である。図１４においては理解の便宜上、第一アクティブ面１１は、仮想的な所定厚さを有する領域として示されている。第一アクティブ面１１は、図１４において、ｚ方向上方を向いている。裏面１２は、第一アクティブ面１１とは反対側を向く面であり、ｚ方向下方を向いている。

【0100】

複数の第一電極１３は、第一アクティブ面１１に形成されている。各第一電極１３は、たとえばＡｕからなる層の一部が絶縁層（図示略）から露出した部分、あるいはこのような部分に金属層が積層されたものである。本実施形態においては、複数の第一電極１３は、矩形状とされた第一半導体素子１の四辺に沿うように配置されている。

【0101】

第二半導体素子２は、半導体装置Ａ７の機能の少なくとも一部を発揮するための機能素子であり、第二アクティブ面２１、裏面２２、および複数の第二電極２３を備えている。第二半導体素子２は、たとえばＳｉからなり、本実施形態においては平面視矩形状である。

【0102】

第二アクティブ面２１は、第二半導体素子２の機能を実現するための機能回路が作りこまれた面である。図１４〜図１６においては理解の便宜上、第二アクティブ面２１は、仮想的な所定厚さを有する領域として示されている。第二アクティブ面２１は、図１４〜図１６において、ｚ方向下方を向いている。裏面２２は、第二アクティブ面２１とは反対側を向く面であり、ｚ方向上方を向いている。

【0103】

複数の第二電極２３は、第二アクティブ面２１に形成されている。各第二電極２３は、たとえばＡｕからなる層の一部が絶縁層（図示略）から露出した部分、あるいはこのような部分に金属層が積層されたものである。本実施形態においては、複数の第二電極２３は、矩形状とされた第二半導体素子２の四辺に沿うように配置されている。

【0104】

第一半導体素子１は、第二半導体素子２のｚ方向上方に搭載されている。言い換えると、第二半導体素子２は、ｚ方向において第一半導体素子１と導通支持部材３との間に位置している。第一半導体素子１と第二半導体素子２とは、絶縁接合材５３によって接合されている。より具体的には、第一半導体素子１の裏面１２と第二半導体素子２の第二アクティブ面２１とが絶縁接合材５３によって接合されている。絶縁接合材５３は、たとえば絶縁性のダイアタッチフィルムや絶縁ペーストなどである。このような搭載形態により、第一半導体素子１の第一アクティブ面１１と第二半導体素子２の第二アクティブ面２１とは、互いに反対側を向いている。また、本実施形態においては、第一半導体素子１は、平面視寸法が第二半導体素子２よりも小であり、平面視においてそのすべてが第二半導体素子２に内包されている。さらに、本実施形態においては、複数の第二電極２３が、平面視において第一半導体素子１よりも外側に配置されている。

【0105】

導通支持部材３は、第一半導体素子１および第二半導体素子２を直接的および間接的に支持するとともに、第一半導体素子１および第二半導体素子２への導通経路を構成するものである。本実施形態においては、導通支持部材３は、基材３２、主面側メッキ層３３、裏面側メッキ層３４、スルーホール導体３５、主面側レジスト層３６、裏面側レジスト層３７および複数のはんだボール３８を備えている。このような導通支持部材３は、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板として構成されており、本実施形態においては、平面視矩形状である。

【0106】

基材３２は、ＢＧＡ基板としての導通支持部材３の土台となるものであり、絶縁性材料からなる板状部材である。基材３２は、主面３２ａおよび裏面３２ｂを有している。主面３２ａは、ｚ方向上方を向いており、第二半導体素子２側に位置している。裏面３２ｂは、ｚ方向下方を向いている。

【0107】

主面側メッキ層３３は、基材３２の主面３２ａ上、あるいは厚さ方向において主面３２ａのごく近傍に形成されており、たとえばＡｕやＣｕなどの金属からなるメッキ層である。主面側メッキ層３３は、本発明で言う導通要素を構成するものである。図１５および図１６に示すように、主面側メッキ層３３は、その適所が主面側レジスト層３６によって覆われている。主面側レジスト層３６は、絶縁性樹脂などからなる層であり、主面側メッキ層３３の大部分を覆うとともに、その一部を露出されている。

【0108】

主面側メッキ層３３のち主面側レジスト層３６から露出した部分は、複数の主面側電極３３ａおよび複数の主面側電極３３ｂとされている。複数の主面側電極３３ａは、平面視において第二半導体素子２の外方に配置されている。複数の主面側電極３３ｂは、第二半導体素子２と重なるように配置されている。複数の主面側電極３３ａには、ワイヤ５１が接続されており、第一半導体素子１の第一電極１３に導通している。一方、複数の主面側電極３３ｂは、さらに、第二半導体素子２の複数の第二電極２３と重なるように配置されている。そして、これらの主面側電極３３ｂと第二電極２３どうしは、複数の導通接合材５２によって互いに接合されている。

【0109】

裏面側メッキ層３４は、基材３２の裏面３２ｂ上、あるいは厚さ方向において裏面３２ｂのごく近傍に形成されており、たとえばＡｕやＣｕなどの金属からなるメッキ層である。裏面側メッキ層３４は、本発明で言う導通要素を構成するものである。図１５および図１６に示すように、裏面側メッキ層３４は、その適所が裏面側レジスト層３７によって覆われている。裏面側レジスト層３７は、絶縁性樹脂などからなる層であり、裏面側メッキ層３４を部分的に覆うとともに、その一部を露出されている。

【0110】

裏面側メッキ層３４のち裏面側レジスト層３７から露出した部分は、複数の裏面側電極３４ａとされている。複数の裏面側電極３４ａは、本実施形態においては、平面視においてマトリクス状に配置されている。これらの裏面側電極３４ａには、はんだボール３８が設けられている。はんだボール３８は、裏面側電極３４ａから突出するように形成されており、半導体装置Ａ７を回路基板などに実装する際に用いられる。

【0111】

スルーホール導体３５は、基材３２を貫通する孔の内面に形成された導電体層であり、主面側メッキ層３３や裏面側メッキ層３４と同様にたとえばＡｕやＣｕなどの金属からなるメッキ層である。スルーホール導体３５は、適宜複数個が形成されており、主面側メッキ層３３の適所と裏面側メッキ層３４の適所どうしを導通させている。たとえば、図１６に示す部位においては、図示された主面側電極３３ａおよび主面側電極３３ｂにワイヤ５１と導通接合材５２とが接合されている。そして、これらの主面側電極３３ａおよび主面側電極３３ｂがスルーホール導体３５を介して裏面側メッキ層３４の裏面側電極３４ａと導通している。これにより、図示されたワイヤ５１が接合された第一電極１３と図示された導通接合材５２が接合された第二電極２３とが、同一の裏面側電極３４ａおよびはんだボール３８に導通している。

【0112】

一方、図１５に示す部位においては、図示された２つの主面側電極３３ａおよび主面側電極３３ｂは、主面側メッキ層３３の同一部分によって構成されているため互いに導通しているが、スルーホール導体３５などとはなんら導通していない。このため、これらの主面側電極３３ａおよび主面側電極３３ｂは、裏面側電極３４ａやはんだボール３８とは絶縁された格好となっている。このような主面側電極３３ａおよび主面側電極３３ｂを構成する主面側メッキ層３３の部分を、孤立要素３３ｃと定義する。孤立要素３３ｃは、主面側メッキ層３３の一部が他の部分から隔離された部位となっている。このような孤立要素３３ｃは、ワイヤ５１を介して第一電極１３と導通し、導通接合材５２を介して第二電極２３と導通するものの、外部との導通経路は構成していない。

【0113】

樹脂パッケージ４は、第一半導体素子１、第二半導体素子２および複数のワイヤ５１の全体を覆うことにより、これらを保護している。また、樹脂パッケージ４は、複数のリード３１の少なくとも一部ずつを覆うことにより、これらを互いに絶縁しつつ保持している。樹脂パッケージ４は、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、樹脂パッケージ４は、平面視矩形状であり、平面視矩形状をなす側面４１を有している。

【0114】

このような実施形態によっても、第一半導体素子１と第二半導体素子２とを適切に導通させるとともに、半導体装置Ａ７の小型化や大電流化を図ることができる。また、ＢＧＡ基板として構成された導通支持部材３は、主面側メッキ層３３や裏面側メッキ層３４の配置の自由度が高く、特に孤立要素３３ｃを所望の位置に設けることが可能である。たとえば、平面視において大きく離間した第一電極１３と第二電極２３とを導通させる孤立要素３３ｃを形成することも可能である。また、主面側メッキ層３３の一部、裏面側メッキ層３４の一部およびスルーホール導体３５によって、孤立要素３３ｃと電気的に同様の機能を果たす孤立要素を構成してもよい。

【0115】

本発明に係る半導体装置および電子機器は、上述した実施形態に限定されるものではない。本発明に係る半導体装置および電子機器の各部の具体的な構成は、種々に設計変更自在である。

【符号の説明】

【0116】

Ａ１ 半導体装置
Ａ２ 半導体装置
Ａ３ 半導体装置
Ａ４ 半導体装置
Ａ５ 半導体装置
Ａ６ 半導体装置
Ａ７ 半導体装置
Ｂ１ 電子機器
Ｂ２ 電子機器
１ 第一半導体素子
１１ 第一アクティブ面
１３ 第一電極
１２ 裏面
１’ 第三半導体素子
１１’ 第三アクティブ面
１３’ 第三電極
１２’ 裏面
２ 第二半導体素子
２１ 第二アクティブ面
２３ 第二電極
２２ 裏面
３ 導通支持部材
３Ａ リードフレーム
３１ リード
３１Ａ リード
３１ｂ 段差部
３１ｃ 折り曲げ部
３１ａ 実装面
３１ｄ 突出部
３１ｅ 露出端面
３２ 基材
３２ａ 主面
３２ｂ 裏面
３３ 主面側メッキ層
３３ａ 主面側電極
３３ｂ 主面側電極
３３ｃ 孤立要素
３４ 裏面側メッキ層
３４ａ 裏面側電極
３５ スルーホール導体
３６ 主面側レジスト層
３７ 裏面側レジスト層
３８ はんだボール
４ 樹脂パッケージ
４１ 側面
５１ ワイヤ
５２ 導通接合材
５３ 絶縁接合材
６ 回路基板
６１ 配線パターン
６１ａ パッド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】