特許 6259195 Ａ／Ｄ変換回路およびセンサ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6259195

(24)【登録日】2017年12月15日

(45)【発行日】2018年1月10日

(54)【発明の名称】Ａ／Ｄ変換回路およびセンサ装置

(51)【国際特許分類】

   H03M 1/10 20060101AFI20171227BHJP

【ＦＩ】

   H03M1/10 A

【請求項の数】11

【全頁数】17

(21)【出願番号】特願2013-69283(P2013-69283)

(22)【出願日】2013年3月28日

(65)【公開番号】特開2014-192855(P2014-192855A)

(43)【公開日】2014年10月6日

【審査請求日】2016年2月4日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】特許業務法人 佐野特許事務所

(74)【代理人】

【識別番号】100085501

【弁理士】

【氏名又は名称】佐野 静夫

(74)【代理人】

【識別番号】100134555

【弁理士】

【氏名又は名称】林田 英樹

(72)【発明者】

【氏名】三宅 喬

【審査官】 小林 正明

(56)【参考文献】

【文献】 特開昭５９−２２８４１６（ＪＰ，Ａ）

【文献】 特開平１１−０４４５８５（ＪＰ，Ａ）

【文献】 特開２０１０−２２６３５４（ＪＰ，Ａ）

【文献】 特開平１０−２５６９０７（ＪＰ，Ａ）

【文献】 特開２０１０−１３６４２６（ＪＰ，Ａ）

【文献】 特開昭５９−１４０７２０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｍ １／１０

(57)【特許請求の範囲】

【請求項1】

基準信号を生成する基準信号生成部と、
入力にＡ／Ｄ変換処理を行って出力値を出す変換処理部と、
前記基準信号を前記入力として第１出力値を得る処理、入力信号を前記入力として第２出力値を得る処理、および第１出力値に基づいて第２出力値をオフセット補正する処理を行う制御部と、を備え、
前記入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路であって、
前記基準信号生成部は、
外的要因による信号値の変動傾向が前記入力信号と合うように、前記基準信号を生成し、
前記変換処理部は積分回路を有しており、
前記Ａ／Ｄ変換処理には、
前記入力に応じた充電を既知の設定時間だけ行う充電処理と、
前記充電処理により充電された分の放電を行う放電処理と、
前記放電に掛かった時間のカウントを行うカウント処理と、
が含まれ、
前記制御部は、
第１出力値を得る処理を行う前にレンジ調節処理を行い、
前記レンジ調節処理は、
前記基準信号を前記入力としたときの前記充電処理における充電量を、所定の目標値へ近づける処理であることを特徴とするＡ／Ｄ変換回路。

【請求項2】

前記レンジ調節処理は、
前記基準信号を前記入力としたときに前記充電処理によって充電される量が前記目標値となるまでの時間を計測し、該計測された時間を前記設定時間とする処理であることを特徴とする請求項１に記載のＡ／Ｄ変換回路。

【請求項3】

センサから前記入力信号が入力され、
前記基準信号生成部は、
前記センサを構成する素子と同特性の素子を用いて形成されていることを特徴とする請求項１または請求項２に記載のＡ／Ｄ変換回路。

【請求項4】

所定の回路を有する前記センサから前記入力信号が入力され、
前記基準信号生成部は、
前記所定の回路と同構成の回路を用いて形成されていることを特徴とする請求項３に記載のＡ／Ｄ変換回路。

【請求項5】

前記基準信号生成部は、
前記基準信号として、互いに異なる値の第１基準信号と第２基準信号を生成し、
前記制御部は、
第１基準信号と第２基準信号の各々について、第１出力値を得ることを特徴とする請求項１から請求項４の何れかに記載のＡ／Ｄ変換回路。

【請求項6】

前記カウントに用いるクロック信号を生成するクロック生成部を備え、
前記クロック生成部は、
遅延を生じさせる複数個の遅延素子がリング状に結合されたリングオシレータと、
前記遅延素子同士の各結合点から互いに位相がずれた各パルス信号を受け、受けた信号を用いて前記パルス信号より高い周波数の高周波数パルス信号を、前記クロック信号として生成するクロック信号生成回路と、
を備えたことを特徴とする請求項１から請求項５の何れかに記載のＡ／Ｄ変換回路。

【請求項7】

前記クロック信号生成回路は、
前記各パルス信号の立上りおよび立下りに対応してレベルが変わる信号を、前記高周波数パルス信号として生成することを特徴とする請求項６に記載のＡ／Ｄ変換回路。

【請求項8】

前記クロック生成部は、
前記各パルス信号を前記リングオシレータから前記クロック信号生成回路へ伝送する、
複数本の信号伝送ラインを有し、
前記複数本の信号伝送ラインの各々は、同一の長さに形成されていることを特徴とする請求項６または請求項７に記載のＡ／Ｄ変換回路。

【請求項9】

前記複数本の信号伝送ラインのうちの少なくとも一つは、蛇行するように形成されていることを特徴とする請求項８に記載のＡ／Ｄ変換回路。

【請求項10】

請求項１から請求項９の何れかに記載のＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路に前記入力信号を出力するセンサと、
を備えたことを特徴とするセンサ装置。

【請求項11】

請求項１０に記載のセンサ装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、Ａ／Ｄ変換回路およびこれを備えたセンサ装置に関する。

【背景技術】

【0002】

従来、各種センサ等から入力される入力信号をデジタル信号に変換する回路として、Ａ／Ｄ変換回路が利用されている。Ａ／Ｄ変換回路としては、例えば、特許文献１に開示されているような四重積分型のＡ／Ｄ変換回路が挙げられる。

【0003】

四重積分型のＡ／Ｄ変換回路は、二重積分型のＡ／Ｄ変換回路を発展させたものであり、基準信号（例えば基準電圧）を用いた測定結果に基づいて、入力信号の測定時のオフセット補正が行われるように構成されている。四重積分型のＡ／Ｄ変換回路によれば、二重積分型のＡ／Ｄ変換回路に比べて精度の高いＡ／Ｄ変換処理が可能である。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９−３８４３３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上述したように四重積分型のＡ／Ｄ変換回路は、基準信号を用いた測定結果に基づいて、入力信号の測定時におけるオフセット補正を行う。ところでＡ／Ｄ変換回路に入力される入力信号の値は、種々の外的要因によって変動することがある。例えばセンサに抵抗が用いられている場合には、環境温度の変化等によって当該抵抗の特性が変わり、入力信号の値も変動することになる。

【0006】

入力信号と基準信号の間において外的要因による信号値の変動傾向が異なっていると、上述したオフセット補正が適切に行われなくなる虞がある。その結果、Ａ／Ｄ変換回路におけるＡ／Ｄ変換処理の精度が劣化する虞がある。本発明は上述した問題に鑑み、オフセット補正を適切に行うことが容易となるＡ／Ｄ変換回路、およびこれを用いたセンサ装置の提供を目的とする。

【課題を解決するための手段】

【0007】

本発明に係るＡ／Ｄ変換回路は、基準信号を生成する基準信号生成部と、入力にＡ／Ｄ変換処理を行って出力値を出す変換処理部と、前記基準信号を前記入力として第１出力値を得る処理、入力信号を前記入力として第２出力値を得る処理、および第１出力値に基づいて第２出力値をオフセット補正する処理を行う制御部と、を備え、前記入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路であって、前記基準信号生成部は、外的要因による信号値の変動傾向が前記入力信号と合うように、前記基準信号を生成する構成とする。本構成によれば、オフセット補正を適切に行うことが容易となる。

【0008】

また上記構成としてより具体的には、センサから前記入力信号が入力され、前記基準信号生成部は、前記センサを構成する素子と同特性の素子を用いて形成されている構成としても良い。

【0009】

本構成によれば、外的要因による信号値の変動傾向が入力信号と合うように、基準信号を生成することが容易となる。なおここでの「同特性」は、完全に同一の特性である場合に限る意味ではなく、このような効果を奏する範囲内での差異を許容する意味である。

【0010】

また上記構成としてより具体的には、所定の回路を有する前記センサから前記入力信号が入力され、前記基準信号生成部は、前記所定の回路と同構成の回路を用いて形成されている構成としても良い。

【0011】

本構成によれば、外的要因による信号値の変動傾向が入力信号と合うように、基準信号を生成することが容易となる。なおここでの「同構成」は、完全に同一の構成である場合に限る意味ではなく、このような効果を奏する範囲内での差異を許容する意味である。

【0012】

また上記構成としてより具体的には、前記変換処理部は積分回路を有しており、前記Ａ／Ｄ変換処理には、前記入力に応じた充電を既知の設定時間だけ行う充電処理と、前記充電処理により充電された分の放電を行う放電処理と、前記放電に掛かった時間のカウントを行うカウント処理と、が含まれる構成としても良い。

【0013】

また上記構成としてより具体的には、前記基準信号生成部は、前記基準信号として、互いに異なる値の第１基準信号と第２基準信号を生成し、前記制御部は、第１基準信号と第２基準信号の各々について、第１出力値を得る構成としても良い。本構成によれば、オフセットを精度良く検出することが容易となる。

【0014】

また上記構成としてより具体的には、前記制御部は、第１出力値を得る処理を行う前にレンジ調節処理を行い、前記レンジ調節処理は、前記基準信号を前記入力としたときの前記充電処理における充電量を、所定の目標値へ近づける処理である構成としても良い。本構成によれば、充電処理をより適切に行うことが可能となる。

【0015】

また上記構成としてより具体的には、前記レンジ調節処理は、前記基準信号を前記入力としたときに前記充電処理によって充電される量が前記目標値となるまでの時間を計測し、該計測された時間を前記設定時間とする処理である構成としても良い。

【0016】

また上記構成としてより具体的には、前記カウントに用いるクロック信号を生成するクロック生成部を備え、前記クロック生成部は、遅延を生じさせる複数個の遅延素子がリング状に結合されたリングオシレータと、前記遅延素子同士の各結合点から互いに位相がずれた各パルス信号を受け、受けた信号を用いて前記パルス信号より高い周波数の高周波数パルス信号を、前記クロック信号として生成するクロック信号生成回路と、を備えた構成としても良い。

【0017】

また上記構成としてより具体的には、前記クロック信号生成回路は、前記各パルス信号の立上りおよび立下りに対応してレベルが変わる信号を、前記高周波数パルス信号として生成する構成としても良い。

【0018】

また上記構成としてより具体的には、前記クロック生成部は、前記各パルス信号を前記リングオシレータから前記クロック信号生成回路へ伝送する、複数本の信号伝送ラインを有し、前記複数本の信号伝送ラインの各々は、同一の長さに形成されている構成としても良い。本構成によれば、高周波数パルス信号をより精度良く生成することが可能となる。なおここでの「同一の長さ」は、完全に同一の長さである場合に限る意味ではなく、このような効果を奏する範囲内での差異を許容する意味である。

【0019】

また上記構成としてより具体的には、前記複数本の信号伝送ラインのうちの少なくとも一つは、蛇行するように形成されている構成としても良い。本構成によれば、各信号伝送ラインの長さを揃えることが容易となる。

【0020】

また本発明に係るセンサ装置は、上記構成に係るＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路に前記入力信号を出力するセンサと、を備えた構成とする。さらに、本発明に係る電子機器は、上記構成に係るセンサ装置を備えた構成とする。本構成によれば、上記構成に係るＡ／Ｄ変換回路の利点を享受することが可能となる。

【発明の効果】

【0021】

本発明に係るＡ／Ｄ変換回路によれば、オフセット補正を適切に行うことが容易となる。また本発明に係るセンサ装置ないし電子機器によれば、本発明に係るＡ／Ｄ変換回路の利点を享受することが可能となる。

【図面の簡単な説明】

【0022】

【図1】本実施形態に係るセンサ装置の構成図である。

【図2】Ｄレンジ調節処理に関する説明図である。

【図3】Ｄレンジ調節処理に関する説明図である。

【図4】オフセット検出処理に関する説明図である。

【図5】オフセット検出処理に関する説明図である。

【図6】Ａ／Ｄ変換回路が行う一連の各処理に関するタイミングチャートである。

【図7】クロック信号生成回路およびその周辺の構成図である。

【図8】各パルス信号と高周波数パルス信号に関するタイミングチャートである。

【図9】信号伝送ラインの形態に関する説明図である。

【図10】Ｄレンジの調節処理に関する説明図である。

【図11】携帯電話（スマートフォン）の外観図である。

【図12】携帯情報端末（タブレットＰＣ）の外観図である。

【図13】デジタルスチルカメラの外観図である。

【図14】デジタルビデオカメラの外観図である。

【発明を実施するための形態】

【0023】

本発明の実施形態について、各図面を参照しながら以下に説明する。

【0024】

［センサ装置の構成等］
図１は、本実施形態に係るセンサ装置の構成図である。本図に示すように当該センサ装置は、Ａ／Ｄ変換回路１およびセンサ２を備えている。

【0025】

センサ２は、例えば抵抗型センサまたは静電容量型センサであり、検出結果の信号を出力する。センサ２が出力する信号は、入力電圧信号Ｓin（電圧のアナログ信号であり、Ａ／Ｄ変換の対象となる信号）として、Ａ／Ｄ変換回路１に入力される。なおセンサ２の具体的な構成や検出対象等については、様々な形態が採用され得る。

【0026】

またＡ／Ｄ変換回路１は、基準電圧信号生成回路１１、信号選択回路１２、増幅器１３、積分器１４、第１比較器１５、第２比較器１６、制御回路１７、およびＯＳＣ回路１８を備えており、入力電圧信号ＳinをＡ／Ｄ変換する役割を果たす。

【0027】

基準電圧信号生成回路１１は、第１基準電圧信号Ｓr1（電圧のアナログ信号）として所定電圧の信号を生成するとともに、第２基準電圧信号Ｓr2（電圧のアナログ信号）として当該所定電圧の半分の電圧の信号を生成する。これらの基準電圧信号（Ｓr1、Ｓr2）は、信号選択回路１２に入力される。

【0028】

なお基準電圧信号生成回路１１の回路特性は、センサ２の回路特性と極力近くなるように設定されている。例えば基準電圧信号生成回路１１は、センサ２が有する所定の回路と同構成の回路を用いて形成されている。また基準電圧信号生成回路１１は、センサ２を構成する素子と同特性の素子を用いて形成されている。例えばセンサ２が抵抗素子を有する場合に、基準電圧信号生成回路１１は、これと同特性の（抵抗値や抵抗温度係数等の特性が同一の）抵抗素子を用いて形成されている。

【0029】

基準電圧信号生成回路１１の回路特性がセンサ２に合わせて設定されているため、基準電圧信号生成回路１１は、外的要因（温度や電源電圧など）による信号値の変動傾向が入力電圧信号Ｓinと合うように、各基準電圧信号（Ｓr1、Ｓr2）を生成する。例えば、環境温度の変化によって入力電圧信号Ｓinの値が変動するとき、基準電圧信号生成回路１１は、これと同じ傾向で変動した各基準電圧信号（Ｓr1、Ｓr2）を生成する。

【0030】

信号選択回路１２は、センサ２から入力電圧信号Ｓinが入力されるとともに、基準電圧信号生成回路１１から各基準電圧信号（Ｓr1、Ｓr2）が入力される。そして信号選択回路１２は、制御回路１７の指示に従ってこれらの信号のうちの何れかを選択し、選択した信号を増幅器１３へ送出する。また増幅器１３は、信号選択回路１２から受ける信号を増幅させて、積分回路１４へ出力する。

【0031】

積分回路１４は、各抵抗（１４ａ、１４ｂ）、各開閉スイッチ（１４ｃ〜１４ｅ）、オペアンプ１４ｆ、およびコンデンサ１４ｇを有している。抵抗１４ａは、一端が増幅器１３の出力側に接続されており、他端が開閉スイッチ１４ｃを介してオペアンプ１４ｆの反転入力端子に接続されている。また抵抗１４ｂは、一端が接地されており、他端が開閉スイッチ１４ｄを介してオペアンプ１４ｆの反転入力端子に接続されている。

【0032】

またオペアンプ１４ｆの出力端子は、開閉スイッチ１４ｅとコンデンサ１４ｇを並列に介してオペアンプ１４ｆの反転入力端子に接続されており、更に、第１比較器１５と第２比較器１６の各非反転入力端子に接続されている。なおオペアンプ１４ｆの非反転入力端子の電圧、および、第１比較器１５の反転入力端子の電圧は、所定の参照電圧Ｖref1に固定されている。また第２比較器１６の反転入力端子の電圧は、所定の参照電圧Ｖref2に固定されている。

【0033】

第１比較器１５は、各入力端子に入力された信号の比較結果を表す信号Ｓc1を、制御回路１７へ出力する。また第２比較器１６は、各入力端子に入力された信号の比較結果を表す信号Ｓc2を、制御回路１７へ出力する。

【0034】

制御回路１７は、ロジック回路として形成されており、Ａ／Ｄ変換回路１が適切に動作するように各部を制御する。また制御回路１７は、クロック信号生成回路１７ａおよびカウンタ１７ｂを備えている。

【0035】

クロック信号生成回路１７ａはＯＳＣ回路１８と連携し、所定処理に利用される一般クロック信号に加えて、主にカウンタ１７ｂで利用されるカウンタ用クロック信号を生成する。なおクロック信号生成回路１７ａおよびＯＳＣ回路１８の具体的な構成、およびクロック信号の生成手法については、改めて詳細に説明する。またカウンタ１７ｂは、カウンタ用クロック信号を用いて時間のカウントを実行する。

【0036】

上述した構成のＡ／Ｄ変換回路１は、入力電圧信号Ｓinや各基準電圧信号（Ｓr1、Ｓr2）をＡ／Ｄ変換する処理（Ａ／Ｄ変換処理）を行う機能を有している。

【0037】

このＡ／Ｄ変換処理には、（１）積分回路１４へ入力される信号に応じた電流による充電を、既知の設定時間drengだけ行う充電処理、（２）当該充電処理により充電された分の放電を行う放電処理、および（３）当該放電に掛かった時間のカウントを行うカウント処理が含まれる。このカウントの結果（デジタルの出力値）が、積分回路１４へ入力された信号についてのＡ／Ｄ変換済みの信号となる。

【0038】

［Ａ／Ｄ変換回路の動作］
次に、Ａ／Ｄ変換回路１の動作について説明する。Ａ／Ｄ変換回路１は入力電圧信号ＳinのＡ／Ｄ変換を行う際に、Ｄ［Dynamic］レンジ調節処理、オフセット検出処理、および実変換処理を順に実行する。なお、実変換処理より先に実行される各処理は、実変換処理（入力電圧信号ＳinのＡ／Ｄ変換）がより適切に行われるようにするための処理に相当する。以下、これらの各処理についてより詳細に説明する。

【0039】

（１）Ｄレンジ調節処理
先述した通りＡ／Ｄ変換処理には、充電処理（積分回路１４へ入力される信号に応じた電流による充電を、既知の設定時間だけ行う処理）が含まれる。この充電処理における充電量（Ｄレンジに相当する）の適正値は、積分回路１４の仕様（例えばコンデンサ１４ｇの容量）等によって決まる。

【0040】

当該充電量が少な過ぎると、積分回路１４の性能を十分に活かすことが出来ず、逆に多過ぎると、後半の充電が適切に行われず誤差の原因となる。そのため当該充電量は、出来るだけ適正値に近くなることが望ましい。このようにすることで、リークやノイズ等の影響を受け難くすることができ、動作精度の向上が実現される。そこでＡ／Ｄ変換回路１は、以下に説明する内容のＤレンジ調節処理を実行する。

【0041】

まず制御回路１７は、開閉スイッチ１４ｃを閉状態にし、各開閉スイッチ（１４ｄ、１４ｅ）を開状態にし、第１基準電圧信号Ｓr1を選択出力するように信号選択回路１２を制御する。これにより第１基準電圧信号Ｓr1に応じた電流で、積分回路１４への充電が開始される。

【0042】

当該充電が開始されると、制御回路１７は、カウンタ１７ｂを用いた時間のカウントを開始するとともに、比較器１６の出力信号Ｓc2を監視する。なお比較器１６の反転入力端子の電圧Ｖref2は、所定の目標値（具体的には上述した適性値）に対応するよう設定されている。そのため出力信号Ｓc2のレベルが変化するときは、積分回路１４に充電される量が目標値に達したときである。

【0043】

制御回路１７は、出力信号Ｓc2のレベルが変化するまで（積分回路１４に充電される量が目標値となるまで）の時間をカウントする。そして制御回路１７は、このカウントの結果Ｎtが表す時間を、設定時間Ｔdrengとする。これにより、以降のオフセット検出処理や実変換処理における充電処理では、この新たに設けられた設定時間Ｔdrengが有効となる。

【0044】

なお制御回路１７は、出力信号Ｓc2のレベルが変化した後、開閉スイッチ１４ｃを開状態にし、開閉スイッチ１４ｄを閉状態にする。これにより、充電された分の放電が開始される。このとき制御回路１７は、比較器１５の出力信号Ｓc1を監視し、出力信号Ｓc1のレベルが変化するまで放電が行われるようにする。出力信号Ｓc1のレベルが変化するまで放電がなされると、次のオフセット検出処理が開始されることになる。

【0045】

このようにＤレンジ調節処理によれば、設定時間Ｔdrengだけ積分回路１４に第１基準電圧信号Ｓr1を入力するときの充電処理において、充電量が目標値にほぼ一致するようになる。そのためＡ／Ｄ変換回路１によれば、当該設定時間が固定されている場合に比べて、充電処理における充電量を目標値に近づけることができ、充電処理を適切に行うことが可能である。

【0046】

この点について、図２および図３を参照しながらより具体的に説明する。図２および図３は、第１基準電圧信号Ｓr1に対するＡ／Ｄ変換処理の実行時における、積分回路１４の出力電圧Ｖoのタイミングチャートを例示している。電圧Ｖoは、積分回路１４における充電量に対応している。

【0047】

図２は、設定時間が固定されていると仮定したケースのグラフである。Ａ／Ｄ変換回路１は製造時の品質ばらつき等により、積分回路１４におけるＲＣ値がばらつくことがある。図２に示すように、ＲＣ値が通常の場合（図２に示す「ＲＣ通常」の場合）には、Ａ／Ｄ変換処理の際の充電量は目標値（電圧Ｖref2に対応した量）にほぼ一致する。しかしＲＣ値が比較的大きい場合（図２に示す「ＲＣ大」の場合）には、充電量が少な過ぎることになり、逆にＲＣ値が比較的小さい場合（図２に示す「ＲＣ小」の場合）には、充電量が多過ぎることになる。

【0048】

一方で図３は、本実施形態のようにＤレンジ調節処理が行われるケースのグラフである。このケースでは図３に示すように、ＲＣ値がばらついていても、Ａ／Ｄ変換処理の際の充電量が目標値に一致するように、設定時間が決められる。そのため何れの場合にも、充電量が目標値にほぼ一致することになり、充電処理を適切に行うことが可能である。

【0049】

（２）オフセット検出処理
Ａ／Ｄ変換処理では、各種要因によって出力値のオフセットが発生することがある。Ａ／Ｄ変換を精度良く行うためには、このオフセットをキャンセルさせることが重要であり、そのためには、オフセットを精度良く検出しておく必要がある。そこでＡ／Ｄ変換回路１は、以下に説明する内容のオフセット検出処理を実行する。

【0050】

まず制御回路１７は、第２基準電圧信号Ｓr2についてのＡ／Ｄ変換処理（ハーフレンジでのオフセット測定に相当する）が行われるようにし、出力値Ｎaを取得する。

【0051】

すなわち制御回路１７は、開閉スイッチ１４ｃを閉状態にし、各開閉スイッチ（１４ｄ、１４ｅ）を開状態にし、第２基準電圧信号Ｓr2が選択出力されるように信号選択回路１２を制御する。これにより、積分回路１４に第２基準電圧信号Ｓr2が入力され、第２基準電圧信号Ｓr2に応じた電流での充電が開始される。

【0052】

この充電が設定時間Ｔdrengだけ行われると、制御回路１７は、開閉スイッチ１４ｃを開状態にし、開閉スイッチ１４ｄを閉状態にすることにより、充電された分の放電を開始させる。また制御回路１７はカウンタ１７ｂを用いて、当該放電の開始時から信号Ｓc1のレベルが変化するまでの時間をカウントし、このカウント結果を出力値Ｎaとして取得する。

【0053】

次に制御回路１７は、第１基準電圧信号Ｓr1についてのＡ／Ｄ変換処理（フルレンジでのオフセット測定に相当する）が行われるようにし、出力値Ｎbを取得する。

【0054】

すなわち制御回路１７は、開閉スイッチ１４ｃを閉状態にし、各開閉スイッチ（１４ｄ、１４ｅ）を開状態にし、第１基準電圧信号Ｓr1が選択出力されるように信号選択回路１２を制御する。これにより、積分回路１４に第１基準電圧信号Ｓr1が入力され、第１基準電圧信号Ｓr1に応じた電流での充電が開始される。

【0055】

この充電が設定時間Ｔdrengだけ行われると、制御回路１７は、開閉スイッチ１４ｃを開状態にし、開閉スイッチ１４ｄを閉状態にすることにより、充電された分の放電を開始させる。また制御回路１７はカウンタ１７ｂを用いて、当該放電の開始時から信号Ｓc1のレベルが変化するまでの時間をカウントし、このカウント結果を出力値Ｎbとして取得する。

【0056】

制御回路１７は、出力値Ｎaと出力値Ｎbを取得すると、これらの２値に基づいてオフセットを検出する。このように制御回路１７は、異なる値の基準電圧信号（Ｓr1、Ｓr2）を用いて得られる各出力値に基づいてオフセットを検出する。そのため制御回路１７は、一般的な四重積分型のＡ／Ｄ変換器の場合に準じた手法（一つの出力値に基づいてオフセットを検出する手法）に比べて、オフセットを精度良く検出することが可能である。

【0057】

この点について、図４および図５を参照しながらより具体的に説明する。図４および図５は、ＡＤ変換処理の入出力関係のグラフ（横軸が入力を表し、縦軸が出力コードを表す）を例示している。また何れの図においても、実線が実際の入出力関係を表し、破線が認識される入出力関係を表している。

【0058】

図４は、一般的な四重積分型のＡ／Ｄ変換器によってオフセットが検出されるケースのグラフである。入力Ｖinに対して出力値Ｎoutが得られたとすると、当該Ａ／Ｄ変換器は、例えば原点（０,０）と座標（Ｖin,Ｎout）を通る直線を、ＡＤ変換処理の入出力関係として認識する。

【0059】

しかし図４に示すように、実際の入出力関係が原点から離れていると、認識される入出力関係と実際の入出力関係には、比較的大きな誤差が生じる。そのため当該Ａ／Ｄ変換器は、オフセットを精度良く検出することが出来ない。

【0060】

一方で図５は、本実施形態のＡ／Ｄ変換回路１によってオフセットが検出されるケースのグラフである。このケースでは、第２基準電圧信号Ｓr2（電圧Ｖr2とする）の入力に対して出力値Ｎaが得られるとともに、第１基準電圧信号Ｓr1（電圧Ｖr1とする）の入力に対して出力値Ｎbが得られる。そして制御回路１７は、座標（Ｖr2,Ｎa）と座標（Ｖr1,Ｎb）を通る直線を、ＡＤ変換処理の入出力関係として認識する。

【0061】

この場合、実際の入出力関係が原点から離れていても、認識される入出力関係と実際の入出力関係に大きな誤差は生じない。そのため制御回路１７は、オフセットを精度良く検出することが出来る。

【0062】

（３）実変換処理
上述したオフセット検出処理の完了後、制御回路１７は、直ちに実変換処理を実行する。すなわち制御回路１７は、開閉スイッチ１４ｃを閉状態にし、各開閉スイッチ（１４ｄ、１４ｅ）を開状態にし、入力電圧信号Ｓinが選択出力されるように信号選択回路１２を制御する。これにより、積分回路１４に入力電圧信号Ｓinが入力され、入力電圧信号Ｓinに応じた電流での充電が開始される。

【0063】

この充電が設定時間Ｔdrengだけ行われると、制御回路１７は、開閉スイッチ１４ｃを開状態にし、開閉スイッチ１４ｄを閉状態にすることにより、充電された分の放電を開始させる。また制御回路１７はカウンタ１７ｂを用いて、当該放電の開始時から信号Ｓc1のレベルが変化するまでの時間をカウントする。

【0064】

なお制御回路１７は、このカウント結果を出力値Ｎmとして取得する。そして制御回路１７は、出力値Ｎm（デジタル信号）に対し、オフセット（事前にオフセット検出処理によって検出されているオフセット）をキャンセルさせるためのオフセット補正が行われるようにする。制御回路１７は、このオフセット補正が行われた出力値Ｎmを、Ａ／Ｄ変換済みの入力電圧信号Ｓinとして取得する。Ａ／Ｄ変換済みの入力電圧信号Ｓinは、例えば外部回路に出力されてセンサ２の検出情報として利用される。

【0065】

以上に説明した通りＡ／Ｄ変換回路１は、入力電圧信号ＳinのＡ／Ｄ変換を行う際に、一連の各処理を実行する。ここでＡ／Ｄ変換回路１の動作をより理解容易とするため、一連の各処理が行われるときの積分回路１４の出力電圧Ｖo、カウンタ１７ｂによるカウント、第１比較器１５の出力信号Ｓc1、および第２比較器１６の出力信号Ｓc2に関するタイミングチャートを、図６に例示する。以下、図６を参照しながら各処理の流れについて説明する。

【0066】

制御回路１７は、開閉スイッチ１４ｅを閉状態として電圧Ｖoを電圧Ｖref1に調節した後、Ｄレンジ調節処理、オフセット検出処理、および実変換処理を順に実行する。Ｄレンジ調節処理では、第１基準電圧信号Ｓr1を用いて電圧Ｖoが電圧Ｖref2になるまで充電が行われた後、電圧Ｖoが電圧Ｖref1に戻るまで放電が行われる。そしてこの充電に掛かった時間が、設定時間Ｔdrengに設定される。

【0067】

オフセット検出処理では、まず第２基準電圧信号Ｓr2を用いて設定時間Ｔdrengだけ充電が行われた後、電圧Ｖoが電圧Ｖref1に戻るまで放電が行われる。次に第１基準電圧信号Ｓr1を用いて設定時間Ｔdrengだけ充電が行われた後、電圧Ｖoが電圧Ｖref1に戻るまで放電が行われる。そしてこれらの放電に掛かった時間の各カウント結果（出力値Ｎa、Ｎb）に基づいて、オフセットが検出される。

【0068】

実変換処理では、入力電圧信号Ｓinを用いて設定時間Ｔdrengだけ充電が行われた後、電圧Ｖoが電圧Ｖref1に戻るまで放電が行われる。そしてこの放電に掛かった時間のカウント結果（出力値Ｎm）にオフセット補正が行われたものが、Ａ／Ｄ変換済みの入力電圧信号Ｓinとして得られる。

【0069】

このようにＡ／Ｄ変換回路１は、入力電圧信号ＳinのＡ／Ｄ変換を行うごとに、オフセット検出処理およびオフセット補正を実行する。そのためＡ／Ｄ変換回路１は、その時の条件により変動し得るオフセットを検出し、このオフセットをキャンセルすることが可能である。

【0070】

［クロック信号の生成］
先述した通りクロック信号生成回路１７ａは、ＯＳＣ回路１８と連携し、所定周波数のクロック信号を生成する。以下、クロック信号の生成に関わる回路構成および生成手法について、各図を参照しながら説明する。

【0071】

図７は、クロック信号生成回路１７ａおよびその周辺に関する構成図である。本図に示すようにＯＳＣ回路１８は、５個のＮＯＴゲート（１８ａ〜１８ｅ）により形成されたリングオシレータとなっている。各ＮＯＴゲート（１８ａ〜１８ｅ）は遅延素子（遅延を生じさせる素子）であり、リング状に結合されている。

【0072】

このリングオシレータは、所定周波数ｆのパルス信号を、各ＮＯＴゲート（１８ａ〜１８ｅ）において遅延させつつ循環させるように動作する。なお遅延素子の個数は５個に限られず、複数かつ奇数個であれば同様に扱うことが出来る。

【0073】

またこれらのＮＯＴゲート（１８ａ〜１８ｅ）同士の各結合点には、信号伝送ライン（１９ａ〜１９ｅ）が接続されている。信号伝送ライン１９ａは、ＮＯＴゲート１８ａとＮＯＴゲート１８ｂの結合点に接続されている。信号伝送ライン１９ｂは、ＮＯＴゲート１８ｂとＮＯＴゲート１８ｃの結合点に接続されている。信号伝送ライン１９ｃは、ＮＯＴゲート１８ｃとＮＯＴゲート１８ｄの結合点に接続されている。信号伝送ライン１９ｄは、ＮＯＴゲート１８ｄとＮＯＴゲート１８ｅの結合点に接続されている。信号伝送ライン１９ｅは、ＮＯＴゲート１８ｅとＮＯＴゲート１８ａの結合点に接続されている。

【0074】

これらの信号伝送ライン（１９ａ〜１９ｅ）は、リングオシレータからクロック信号生成回路１７ａへ、パルス信号を伝送する役割を果たす。なお信号伝送ライン１９ａが伝送するパルス信号Ｐａ、信号伝送ライン１９ｂが伝送するパルス信号Ｐｂ、信号伝送ライン１９ｃが伝送するパルス信号Ｐｃ、信号伝送ライン１９ｄが伝送するパルス信号Ｐｄ、および信号伝送ライン１９ｅが伝送するパルス信号Ｐｅは、ＮＯＴゲートにおける遅延により互いに位相がずれている。この位相のずれ量は、後述する高周波数クロック信号Ｐｈの生成（図８を参照）が適切に行われるように設定されている。

【0075】

またクロック信号生成回路１７ａは、ＦＦ（フリップフロップ）回路等を有しているとともに、各信号伝送ライン（１９ａ〜１９ｅ）が接続されている。クロック信号生成回路１７ａは、例えばパルス信号Ｐａを用いて、所定処理に利用される一般クロック信号（周波数ｆの信号）を生成する。

【0076】

そして更にクロック信号生成回路１７ａは、各信号伝送ライン（１９ａ〜１９ｅ）を介して受取る各パルス信号（Ｐａ〜Ｐｅ）を用いて、周波数ｆより高い周波数の高周波数パルス信号Ｐｈを、カウンタ用クロック信号として生成する。

【0077】

より具体的に説明するとクロック信号生成回路１７ａは、ＦＦ回路を用いて、各パルス信号（Ｐａ〜Ｐｅ）の立上りおよび立下りに対応してレベルが変わる信号を、高周波数パルス信号Ｐｈとして生成する。

【0078】

図８は、各パルス信号（Ｐａ〜Ｐｅ）と高周波数パルス信号Ｐｈのタイミングチャートを示している。本図に示すように高周波数パルス信号Ｐｈは、各パルス信号（Ｐａ〜Ｐｅ）の立上りおよび立下りの全てのタイミングに対応して、ＨレベルとＬレベルが切替わるように生成される。その結果、各パルス信号（Ｐａ〜Ｐｅ）の５倍の周波数（周波数５ｆ）となるパルス信号が、高周波数パルス信号Ｐｈとして生成される。

【0079】

このようにＡ／Ｄ変換回路１は、リングオシレータを利用して、高い周波数のカウンタ用クロック信号を得ることが可能である。カウンタ１７ｂは、カウンタ用クロック信号を用いて高精度のカウントを行うことでき、これによりＡＤ変換処理の精度向上が実現される。

【0080】

なお本実施形態の構成によれば、ＯＳＣ回路１８で用いられるパルス信号の周波数を低くしたまま、高い周波数のカウンタ用クロック信号を得ることが可能である。ＯＳＣ回路１８で用いられるパルス信号の周波数が低いと、高い場合に比べて、ＯＳＣ回路１８の設計が容易となる点、ＯＳＣ回路１８がノイズ源となり難い点、およびＯＳＣ回路１８の消費電力が抑えられる点などにおいて有利となる。

【0081】

また高周波数パルス信号Ｐｈを出来るだけ精度良く生成するためには、ＯＳＣ回路１８からクロック信号生成回路１７ａへの各パルス信号（Ｐａ〜Ｐｅ）の伝送時間を、出来るだけ均一にすることが重要である。そのため各信号伝送ライン（１９ａ〜１９ｅ）は、同一の長さに形成されていることが望ましい。

【0082】

図９は、各信号伝送ライン（１９ａ〜１９ｅ）が同一の長さに形成された例を示している。本図の例では、各信号伝送ライン（１９ａ〜１９ｅ）の長さを揃えるため、４本の信号伝送ライン（１９ｂ〜１９ｅ）が蛇行するように形成されている。このように全部または一部の信号伝送ラインを蛇行させる形態を採用すれば、蛇行させる回数や蛇行した部分の幅を調節すること等により、各信号伝送ラインの長さを揃えることが容易となる。

【0083】

［他のＤレンジ調節手法］
先述した通りＡ／Ｄ変換回路１は、Ｄレンジ調節処理を行うことにより、Ｄレンジ（充電処理における充電量）を調節することが可能である。ここでＤレンジを調節する手法としては、Ｄレンジ調節処理のように設定時間を変える手法の他、積分回路１４におけるＲＣ値を変える手法が挙げられる。

【0084】

具体的には、抵抗１４ａの抵抗値を可変とする手段、或いは、コンデンサ１４ｇの容量値を可変とする手段を設けておき、Ｄレンジが適正となるようにＲＣ値を調整する手法が挙げられる。例えば、抵抗１４ａの抵抗値を変えるためのトリミング回路、或いは、コンデンサ１４ｇの容量値を変えるためのトリミング回路を設けておけば、トリミング処理によってＲＣ値を調整することが可能となる。

【0085】

この手法を利用するときは図１０に示すように、ＲＣ値が大き過ぎる場合には、適正となるまでＲＣ値を小さくし、ＲＣ値が小さ過ぎる場合には、適正となるまでＲＣ値を大きくすれば良い。これによりＤレンジが改善され、充電処理をより適切に行うことが可能となる。

【0086】

［各種電子機器への適用］
本実施形態に係るＡ／Ｄ変換回路１を有したセンサ装置は、各種電子機器に適用され得る。当該電子機器の具体例としては、図１１〜１４の各図に示すように、携帯電話（スマートフォン）Ａ、携帯情報端末（タブレットＰＣ）Ｂ、デジタルスチルカメラＣ、およびデジタルビデオカメラＤ等が挙げられる。

【0087】

図１１は、携帯電話Ａの外観図である。携帯電話Ａは、外観的には、本体の前面や背面に搭載される撮像部Ａ１と、ユーザ操作を受け付ける操作部Ａ２（各種ボタンなど）と、文字や映像を表示する表示部Ａ３と、を有する。なお、表示部Ａ３には、ユーザのタッチ操作を受け付けるためのタッチパネル機能が搭載されている。

【0088】

図１２は、携帯情報端末Ｂの外観図である。携帯情報端末Ｂは、外観的には、本体の前面や背面に搭載される撮像部Ｂ１と、ユーザ操作を受け付ける操作部Ｂ２（各種ボタンなど）と、文字や映像を表示する表示部Ｂ３と、を有する。なお、表示部Ｂ３には、ユーザのタッチ操作を受け付けるためのタッチパネル機能が搭載されている。携帯情報端末としては、タブレットＰＣのほかにも、ノートＰＣや携帯ゲーム機などを挙げることができる。

【0089】

図１３は、デジタルスチルカメラＣの外観図である。デジタルスチルカメラＣは、外観的には、静止画を撮影する撮像部Ｃ１と、ユーザ操作を受け付ける操作部Ｃ２（レリーズボタンやズームレバーなど）と、撮影画像やメニュー画面を表示する表示部Ｃ３と、を有する。

【0090】

図１４は、デジタルビデオカメラの外観図である。デジタルビデオカメラＤは、外観的には、動画を撮影する撮像部Ｄ１と、ユーザ操作を受け付ける操作部Ｄ２（撮影開始／停止ボタンやズームレバーなど）と、撮影画像やメニュー画面を表示する表示部Ｄ３と、を有する。

【0091】

上記いずれの電子機器Ａ〜Ｄについても、先に説明したＡ／Ｄ変換回路１を有するセンサ装置が搭載されることにより、その利点を享受することが可能となる。

【0092】

［その他］
以上に説明した通りＡ／Ｄ変換回路１は、各基準電圧信号（Ｓr1、Ｓr2）を生成する基準電圧信号生成回路１１と、入力にＡ／Ｄ変換処理を行って出力値を出す機能部（変換処理部）を備えている。またＡ／Ｄ変換回路１は、基準電圧信号（Ｓr1、Ｓr2）を当該入力として第１出力値（出力値Ｎaと出力値Ｎb）を得るオフセット検出処理、入力電圧信号Ｓinを当該入力として第２出力値（出力値Ｎm）を得る実変換処理、および第１出力値に基づいて第２出力値をオフセット補正する処理を行う機能部（制御部）を備えており、入力電圧信号ＳinをＡ／Ｄ変換する。

【0093】

そして更に基準電圧信号生成回路１１は、外的要因による信号値の変動傾向が入力電圧信号Ｓinと合うように、各基準電圧信号（Ｓr1、Ｓr2）を生成する。そのためＡ／Ｄ変換回路１によれば、オフセット補正を適切に行うことが容易となっている。

【0094】

すなわちＡ／Ｄ変換回路１によれば、外的要因により入力電圧信号Ｓinが変動しても、同様の傾向で変化させた各基準電圧信号（Ｓr1、Ｓr2）が生成される。そのため、例えばオフセット補正において当該変動をキャンセルすることができ、その分、オフセット補正を適切に行うことが容易である。

【0095】

また本発明のＡ／Ｄ変換回路およびセンサを有するセンサ装置は、先述した通り、様々な電子機器に適用することが可能である。また本発明のＡ／Ｄ変換回路は、各種センサの出力信号に限られず、様々なアナログ信号に対してＡ／Ｄ変換を行うように構成することが可能である。

【0096】

なお本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【産業上の利用可能性】

【0097】

本発明は、各種用途のＡ／Ｄ変換回路に利用することができる。

【符号の説明】

【0098】

１ Ａ／Ｄ変換回路
１１ 基準電圧信号生成回路
１２ 信号選択回路
１３ 増幅器
１４ 積分器
１４ａ、１４ｂ 抵抗
１４ｃ〜１４ｅ 開閉スイッチ
１４ｆ オペアンプ
１４ｇ コンデンサ
１５ 第１比較器
１６ 第２比較器
１７ 制御回路
１７ａ クロック信号生成回路
１７ｂ カウンタ
１８ ＯＳＣ回路
１８ａ〜１８ｅ ＮＯＴゲート
１９ａ〜１９ｅ 信号伝送ライン
２ センサ
Ａ 携帯電話（スマートフォン）
Ｂ 携帯情報端末（タブレットＰＣ）
Ｃ デジタルスチルカメラ
Ｄ デジタルビデオカメラ
Ａ１、Ｂ１、Ｃ１、Ｄ１ 撮像部
Ａ２、Ｂ２、Ｃ２、Ｄ２ 操作部
Ａ３、Ｂ３、Ｃ３、Ｄ３ 表示部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】