特許 6260169 セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6260169

(24)【登録日】2017年12月22日

(45)【発行日】2018年1月17日

(54)【発明の名称】セラミック電子部品

(51)【国際特許分類】

   H01G 4/232 20060101AFI20180104BHJP

   H01G 4/30 20060101ALI20180104BHJP

   H01C 7/10 20060101ALI20180104BHJP

   H01F 27/29 20060101ALI20180104BHJP

【ＦＩ】

   H01G4/12 361

   H01G4/30 301B

   H01C7/10

   H01F15/10 C

【請求項の数】3

【全頁数】13

(21)【出願番号】特願2013-198759(P2013-198759)

(22)【出願日】2013年9月25日

(65)【公開番号】特開2015-65331(P2015-65331A)

(43)【公開日】2015年4月9日

【審査請求日】2016年6月9日

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(72)【発明者】

【氏名】北上 雅敬

(72)【発明者】

【氏名】柳田 みゆき

(72)【発明者】

【氏名】阿部 寿之

【審査官】 田中 晃洋

(56)【参考文献】

【文献】 特開平０５−０４７５８５（ＪＰ，Ａ）

【文献】 特開平０３−０９４４０９（ＪＰ，Ａ）

【文献】 特開２００１−１１８４２４（ＪＰ，Ａ）

【文献】 特開平０２−２４８０２２（ＪＰ，Ａ）

【文献】 特開２０１２−００４１８９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｇ ４／２３２

Ｈ０１Ｃ ７／１０

Ｈ０１Ｆ ２７／２９

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

内部電極をスルーホール導体で電気的に接続し、且つ、内部電極とセラミック層とを交互に積層させてセラミック素体を形成すると共に、その内部電極とスルーホール導体で電気的に接続する端子電極をセラミック素体に設けるセラミック素体の表面に設けられるセラミック電子部品であって、前記端子電極がＣｕとＺｎとを含み、Ｃｕ含有量を１００原子％とした時、Ｚｎ含有量が２０〜４０原子％の範囲にあり、さらにＮｉを含み、該Ｎｉ含有量が２０〜４０原子％含まれることを特徴とする端子電極を有するセラミック電子部品。

【請求項2】

前記端子電極において、Ｚｎの含有量がＮｉの含有量よりも多いことを特徴とする請求項１に記載のセラミック電子部品。

【請求項3】

前記端子電極が１５体積％以下のガラス成分を含むことを特徴とする請求項１または請求項２に記載のセラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、端子電極を備えるセラミック電子部品に関する。

【背景技術】

【0002】

近年、電子デバイスはその高性能化に伴って、より多くのセラミック電子部品が回路基板に実装されている。セラミック電子部品を基板に実装するため、セラミック電子部品にはそれぞれ、回路との接続のために例えば銅（Ｃｕ）端子電極を有している。この端子電極は、例えば銅（Ｃｕ）の金属粉末およびガラスフリット等を混合した外部電極ペーストを焼き付けて形成する。

【0003】

そして、セラミック電子部品の基板への実装には、はんだによりその端子電極を接合している。このはんだによる接合には、はんだの溶融に伴ってセラミック電子部品の端子電極の一部がはんだの錫（Ｓｎ）に溶解するいわゆるはんだ食われが生じ、セラミック電子部品と基板との接合強度が低下してしまうことがあった。

【0004】

このため、セラミック電子部品を回路基板等に実装する際のはんだ食われを抑えることを目的として、端子電極の外表面にニッケル（Ｎｉ）の金属層をめっきにより形成する手段が、特許文献１に提案されている。

【0005】

さらに、めっき液に素体の成分が溶出し特性が劣化を生じるバリスタでは、めっきにより金属層を形成する場合には、素体の表面にガラス等を表面に塗布する手段が特許文献２に提案されている。

【0006】

このように、はんだ接合によりセラミック電子部品を回路基板等に実装する場合には、セラミック電子部品の端子電極の外表面にＮｉの金属層を形成することが必要であり、特に、めっき液に対する耐性が低い素体を用いる場合には、さらに、その素体の保護も必要であり、工程を煩雑にしなければならなかった。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開平８−２９８０１８号公報

【特許文献2】特開２００１−１４３９１０号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

このため、セラミック電子部品には、端子電極表面にＮｉめっきのような金属層がなくても、はんだ耐熱性（耐はんだ食われ性）を有し、はんだによる基板との接合の強度が高い端子電極が求められている。

【0009】

本発明は、上記事情に鑑みてなされたものであり、セラミック電子部品の端子電極と基板とのはんだによる接合において、高い接合強度を有する端子電極を備えるセラミック電子部品を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成するため本発明のセラミック電子部品は、セラミック素体の表面に端子電極を備えたセラミック電子部品であって、端子電極が銅（Ｃｕ）と亜鉛（Ｚｎ）とを含み、Ｃｕ含有量を１００原子％とした時、Ｚｎ含有量が２０〜４０原子％の範囲にあることを特徴とする端子電極を有する。

【0011】

これによって、セラミック電子部品の端子電極と基板とのはんだによる接合において、高い接合強度を有する端子電極を備えるセラミック電子部品を得ることができる。

【0012】

さらに、前記セラミック電子部品の端子電極にニッケル（Ｎｉ）を含み、Ｃｕ含有量を１００原子％とした時、Ｎｉ含有量が０を含まずに４０原子％以下の範囲にあることが好ましい。

【0013】

さらに、前記セラミック電子部品の端子電極において、Ｚｎの含有量がＮｉの含有量よりも多いことが好ましい。

【0014】

さらに、セラミック電子部品は、前記端子電極が１５体積％以下のガラス成分を含むことが好ましい。これによって、さらにセラミック素体と良好な接着性を有する端子電極を備えるセラミック電子部品を提供することができる。

【発明の効果】

【0015】

本発明は、セラミック電子部品の端子電極と基板とのはんだ接合において、高い接合強度を有する端子電極を備えるセラミック電子部品を提供することができる。

【図面の簡単な説明】

【0016】

【図1】本実施形態のセラミック電子部品の好適な一実施形態を模式的に示す断面図である。

【発明を実施するための形態】

【0017】

以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。また、特に断らない限り、上下左右等の位置関係は、図面の位置関係に基づくものとする。

【0018】

本発明に係る実施形態のセラミック電子部品は、特に限定されないが、コンデンサ、圧電素子、インダクタ、バリスタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他のセラミック電子部品が例示される。

【0019】

本実施形態では、図１に端子電極１０を備えるセラミック電子部品１００を例示して説明する。図１に示すように、本実施形態のセラミック電子部品１００は、セラミック素体２０（以下、素体２０）と、素体２０の主面２０ａの上に設けられた端子電極１０とを有する。素体２０は、セラミック層２１，２２，２３がこの順で積層された積層構造を有している。各セラミック層２１，２２，２３に設けられたスルーホールには、スルーホール電極３１が形成されている。素体２０の実装面となる主面２０ａ側に配置されたセラミック層２１に設けられたスルーホール電極３１は、端子電極１０と電気的に接触している。そして、端子電極１０は、セラミック層２１，２２，２３の間に埋設された内部電極３２を介して、セラミック層２１，２２，２３のスルーホール電極３１と電気的に接続されている。

【0020】

セラミック電子部品１００の端子電極１０は、基板のパッド等とはんだにより接合することができる。なお、接合に用いるはんだは特に限定されないが、例えば鉛系のＳｎ−Ｐｂ（鉛）系はんだやＳｎ−Ａｇ（銀）系やＳｎ−Ｃｕ（銅）系の鉛フリーはんだ等を用いることができる。鉛フリーはんだで接合する際には、その接合のための溶融温度が、鉛系のはんだに比べ高く、はんだ食われを抑制する観点で、本発明の端子電極１０の効果がより得られる。

【0021】

本実施形態の端子電極１０は、ＣｕとＺｎとを含み、Ｃｕ含有量を１００原子％とした時、Ｚｎ含有量が２０〜４０原子％の範囲である。これによってセラミック電子部品の端子電極１０と基板とのはんだによる接合において、高い接合強度を得ることができる。これは、端子電極１０がＺｎを含有すると、はんだによる接合の際に、Ｚｎとはんだとの反応が進みにくく、その結果端子電極１０のＣｕとの反応を抑制することができる。このため、はんだ食われを抑制する効果を得ることが出来ると発明者らは考えている。

【0022】

換言すると従来の端子電極を有するセラミック電子部品を基板にはんだで実装する際には、端子電極の外表面にはんだでの接合時の耐熱性を向上させる目的の金属層(例えばＮｉめっき層)がないと、はんだの溶融に伴ってセラミック電子部品の端子電極が溶解してしまういわゆるはんだ食われが生じ、セラミック電子部品と基板との接合強度が低下してしまっていた。これは、従来の端子電極に含まれるＡｇやＣｕが、はんだ溶融に伴うはんだへの溶解が進みやすい元素であるためである。それに対して、本実施形態の端子電極１０の電極として機能する元素が、ＣｕとＺｎのうち、Ｚｎがはんだ成分のＳｎ、Ｐｂ、ＡｇおよびＣｕよりもイオン化傾向が大きいため、結果、端子電極１０のＣｕとはんだの反応を抑制する効果を得られると考えている。このため、本実施形態に係るセラミック電子部品１００は、めっきによる端子電極１０の表面にＮｉめっき層のような金属層がなくても、はんだ耐熱性（耐はんだ喰われ性）を有し、はんだによる基板との接合の強度が高い端子電極１０を有することができる。

【0023】

さらに、端子電極１０に、Ｎｉを含み、Ｃｕ含有量を１００原子％とした時、Ｎｉ含有量が０を含まずに４０原子％以下の範囲にあることが好ましい。これは、端子電極１０がＮｉを含むことにより、セラミック電子部品の端子電極１０と基板とのはんだによる接合においてより高い接合強度が得られる観点で好ましい。端子電極１０のＮｉは、はんだによる接合の際に端子電極１０のＣｕやＺｎの溶融したはんだへの拡散のスピードを抑制する。このため、はんだ食われの抑制にさらに効果を発揮すると発明者らは考えている。

【0024】

さらに、端子電極１０のＺｎの含有量は、Ｎｉの含有量よりも多いことが好ましい。これは、Ｚｎの方がＮｉよりイオン化傾向が大きいためはんだと反応しやすい。このため、端子電極１０へのはんだの濡れ広がりの観点で好ましい。さらに端子電極１０のＣｕとＮｉとＺｎの３つの元素の組成比率は、Ｃｕが一番多く、次いでＺｎ、Ｎｉの順に多い比率であると、セラミック電子部品１００をはんだにより基板上のパッドとの接合したときの接合性の観点からより好ましい。

【0025】

さらに、端子電極１０のＣｕとＺｎとＮｉの３つの元素量を調整することで、端子電極１０の表面にめっき等の金属層などがなくとも端子電極１０の耐酸化性も有し、高い導電性を維持することができる。

【0026】

端子電極１０の組成において、Ｃｕ含有量を１００原子％とした時Ｚｎの比率は、はんだにより基板上のパッドと接合した場合に、より高い接合性を有する端子電極１０を形成する観点から、好ましくは２０〜４０原子％である。さらに、端子電極１０が耐酸化性を有し高い導電性を維持することができる観点から、２０〜３５原子％の範囲がより好ましい範囲である。

【0027】

端子電極１０の組成において、Ｃｕ含有量を１００原子％とした時Ｎｉの比率は、はんだにより基板上のパッドと接合した場合に、より高い接合性を有する端子電極１０を形成する観点から、好ましくは０を含まない４０原子％以下である。さらに、溶融温度が高い鉛フリーのはんだを用いた場合でも高い接合性を得ることができる観点から、１０〜２５原子％の範囲がより好ましい範囲である。

【0028】

本実施形態に係るセラミック電子部品１００の素体２０の外形や寸法には特に制限はなく、用途に応じて適宜設定することができ、通常外形はほぼ直方体形状とし、寸法は縦（０．２〜５．６ｍｍ）×横（０．１〜５．０ｍｍ）×高さ（０．１〜１．９ｍｍ）程度とすることができる。

【0029】

本実施形態に係る端子電極１０の厚さは用途等に応じて適宜決定すればよいが、通常、１〜５０μｍ程度であることが好ましい。

【0030】

なお、図示したセラミック電子部品１００は、２つの端子電極１０を同一面上に備える多端子型のものであるが、この発明は二端子型のセラミック電子部品にも適用することができる。

【0031】

次に、図１に示したセラミック電子部品１００の製造方法は、手順により、素体２０を作製し、素体２０の主面２０ａの上に端子電極１０を形成し、実施形態のセラミック電子部品１００となる。

【0032】

セラミック電子部品１００は、
複数のセラミックグリーンシート（セラミック層２１，２２，２３）と、隣接するセラミックグリーンシートの間に埋設された電極層（内部電極層３２）と、を有するグリーン積層体を形成、スルーホールを形成しそこに電極を注入しスルーホール電極３１を形成し、焼成し、素体２０を形成する第１工程と、
得られた素体２０の実装面となる主面２０ａに端子電極１０を形成する第２工程とを有する。以下、各工程の詳細を説明する。

【0033】

第１工程は、素体２０の準備工程である。ここでの素体２０には、特に限定されないが、バリスタ特性を得るために、例えば、酸化亜鉛を主成分として用いることができる。

【0034】

次に、所望の内部電極層３２となる各種電極パターンが形成されたセラミックグリーンシートを所定の順序で重ねる。また、電極パターンが形成されていないセラミックグリーンシートを適宜挿入して重ねてもよい。そして、その過程で、スルーホールを形成しそこに電極を注入しスルーホール電極３１を形成する。このようにして、複数のセラミックグリーンシートと、隣接するセラミックグリーンシートの間に埋設された電極層と、スルーホール電極３１を有するグリーン積層体を得ることができる。このときの電極には、特に限定されず、内部電極層３２とスルーホール電極３１で同じものを用いてもよく、違うものでもよい。

【0035】

次に得られたグリーン積層体を、１８０〜４００℃で０．５〜２４時間加熱して、脱バインダを行う。その後、８５０〜１４００℃で０．５〜８時間焼成することによって、素体２０が得られる。

【0036】

第２工程は、素体２０の主面２０ａに端子電極１０を形成する工程である。端子電極１０の形成方法は特に限定されず、塗布電極形成法、スパッタリング法、蒸着法およびこれらを組み合わせても形成することができる。

【0037】

このとき、例えば、塗布電極焼付により端子電極１０の形成を行う場合は、組成範囲に入るよう各元素の金属粉末を秤量した後、混合して外部電極用ペーストを作製する。このとき各元素の金属粉末を用いる代わりに合金粉末を用いても良い。作製した外部電極用ペーストを印刷または浸漬により、素体２０の主面２０ａに塗布し焼成し、端子電極１０を形成する。外部電極の焼成条件は、例えば、６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。

【0038】

他に、例えばスパッタリング法や蒸着法で端子電極１０を形成する場合は、Ｃｕ、ＺｎおよびＮｉの各ターゲットおよび、それぞれの元素からなる合金ターゲットを用いることができる。

【0039】

さらに、端子電極１０を塗布電極形成する際に用いる外部電極用ペーストにＳｉＯ_２やＢ_２Ｏ_３を含有するガラス成分を含んでもよい。端子電極１０に対するガラス成分の割合は、素体と端子電極１０との接着性の観点から、好ましくは１５体積％以下である。さらに、端子電極１０のはんだで接合する表面でのガラス浮きがなくさらに良好な接合が得られるという観点から、５〜１０体積％の範囲がより好ましい範囲である。

【0040】

さらに、端子電極１０がガラス成分を有する構造である場合は、ガラス成分にＣｕやＺｎおよびＮｉが含まれていても良い。この場合、ガラス成分に含まれるＣｕやＺｎおよびＮｉは、導電性を有しておらず端子電極１０のＣｕとＺｎとＮｉとは区別され、端子電極１０におけるＣｕとＺｎとＮｉのそれぞれの含有量には含まれない。換言すると、端子電極１０のＣｕとＺｎとＮｉはいずれも金属あり、ガラス成分とは区別される。ガラス成分のＣｕ、Ｚｎ及びＮｉと、端子電極１０のＣｕ、Ｚｎ及びＮｉを区別する方法としては、ＥＰＭＡ（Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｍｉｃｒｏ Ａｎａｌｙｚｅｒ）で端子電極１０の断面を観察し、元素の分布を判断する方法が例示される。この場合、ＳｉＯ_２あるいはＢ_２Ｏ_３が共析していればガラス成分、ＣｕとＺｎとＮｉの各成分およびそれらの混合物であれば端子電極１０として判断し区別することができる。

【0041】

ちなみに、ここでいう成分とは単体および酸化物であり、例えばＣｕ成分とは、Ｃｕ元素を含む、Ｃｕ、Ｃｕ_２Ｏ、およびＣｕＯなどのことを示す。Ｚｎ成分とは、Ｚｎ元素を含むＺｎおよびＺｎＯなどのことを示す。Ｎｉ成分とは、Ｎｉ元素を含む、ＮｉおよびＮｉＯなどのことを示す。ガラス成分とは、ＳｉＯ_２とあるいはＢ_２Ｏ_３を主成分とする酸化物のことを示す。

【0042】

このようにして製造された本発明の実施形態のセラミック電子部品は、はんだ等によりプリント基板上などに実装され、各種電子機器等に使用することができる。

【実施例】

【0043】

以下、本発明の実施形態を実施例に基づき、図面を参照しつつ詳細に説明する。

【0044】

（実施例１）
バリスタ素体形成用のスラリーを次の手順で調整した。酸化亜鉛の粉末と、有機バインダ、有機溶剤、および添加剤を配合し、ボールミルを用いて２４時間混合して、バリスタ素体用のスラリーを得た。

【0045】

外部電極を形成するための導電性ペーストを以下の手順で調整した。導電粉末として、Ｃｕ粉とＺｎ粉末を準備した。これらの粉末を表１に示す元素割合になるように混ぜその合計の粉末８０質量部に対し、アクリル樹脂、ターピネオールを合計で２０質量部配合し、３本ロールミルを用いて混合して、端子電極１０用の導電性ペーストを調整した。

【0046】

上述の導電性ペーストには、さらに端子電極１０と素体との接着性を向上させるため、導電粉末に対して１０体積％のガラスフリットを添加した。

【0047】

バリスタ素体用のスラリーおよび導電性ペーストを用いて、図１に示すセラミック電子部品と同じ構造のバリスタ（セラミック電子部品）を作製した。具体的には、まずバリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍの膜のグリーンシートを形成した。

【0048】

次に、グリーンシートに、内部電極３２およびスルーホール電極３１に対応する電極パターンを形成した。電極パターンはパラジウム粉末を含む導電性ペーストをスクリーン印刷法によって塗布またはスルーホールに充填し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートを積み重ねてシート積層体を形成した。こうして得られたシート積層体に、加熱処理を施して脱バインダを行なった後、焼成して素体２０を得た。

【0049】

スルーホール電極３１の端面が露出した素体２０の主面上２０ａ上に、スルーホール電極３１の端面を覆うようにして導電性ペーストをスクリーン印刷法によって塗布した。塗布した導電性ペーストを、熱風乾燥した後、焼付けを行い、端子電極１０を作製し実施例１のバリスタを得た。

【0050】

（実施例２〜９、比較例１〜８）
導電性ペーストを導電粉末としてＣｕ粉末とＺｎ粉末さらにＮｉ粉末を用い表１に示す割合に混ぜたこと以外は、実施例１と同様にして実施例２〜９、および比較例１〜８に示すサンプルを作製した。元素同士の元素比で示すために、Ｃｕを１００とした時の、ＺｎとＮｉの含有量を表１に示した。

【0051】

＜端子電極の成分評価＞
得られたバリスタを図１に示すような端子電極１０と素体２０両方の断面が観察できるように研磨し、ＥＰＭＡにより端子電極１０の断面全体の金属元素の分布の確認と元素の定量を行ない、その定量の結果を平均した評価結果を表１に示す。また、端子電極１０の表面領域、端子電極の中央領域、素体との界面付近に分けて元素の定量を行ったが、いずれも元素量は同等であり、端子電極１０の断面全体で組成が均一に分布していることを確認した。ガラスの主成分であるＳｉＯ_２あるいはＢ_２Ｏ_３が共析している部分をガラス相と区別し、金属元素とは独立してガラス相が存在していることを確認した。

【0052】

＜接合強度評価＞
作製したバリスタの端子電極１０を、基板のパッド（電極）に鉛フリーはんだ（９６．５Ｓｎ／３．０Ａｇ０．５Ｃｕ）で２３０℃および２６０℃のリフローにより接合し強度評価用サンプルを作製した。はんだとの接合強度の評価するため、このサンプルのバリスタに２５Ｎおよび５０Ｎのせん断力を加え、はんだとの接合部を目視で観察した。その結果接合部のはんだ部やバリスタの端子電極１０に割れや変形が無かったものを十分な接合強度を有するとして「Ａ」とし、２５Ｎのせん断力では接合部のはんだ部やバリスタの端子電極１０に割れや変形がなかったが、５０Ｎのせん断力で接合部のはんだ部やバリスタの端子電極１０に割れや変形があったものを「Ｂ」とし、２５Ｎのせん断力で接合部のはんだ部やバリスタの端子電極１０に割れや変形があったものを「Ｃ」とし、その結果を表１、２に示した。

【0053】

＜端子電極の導電性評価＞
＜耐酸化性評価＞
表１、２の「耐酸化性」では、作製したバリスタをＡｉｒ雰囲気１５０℃の恒温槽に２４ｈ熱処理し、熱処理前後の端子電極１０の導電性評価を行い、比抵抗の変化率から耐酸化性評価を行った。バリスタの端子電極１０の両端部の間の抵抗値を、デジタルマルチメーターを用いて測定し、得られた抵抗値と測定間距離から比抵抗を算出した。比抵抗の変化率が１０％未満のものを耐酸化性が良好で「良」とし、比抵抗の変化率が１０％以上のものを耐酸化性が「不良」と評価した。

【0054】

＜判定＞
表１、２の「判定」では、端子電極１０のはんだとの２３０℃および２６０℃における接合強度評価が「Ａ」または「Ｂ」であり、端子電極１０の耐酸化性評価で「良」であったサンプルを最終的に「良」とした。また、接合強度評価で「Ｃ」、または耐酸化性評価で「不良」となったサンプルは、最終的に「不良」判定とした。

【0055】

【表1】

【0056】

ＣｕとＺｎを含む場合、Ｃｕ含有量を１００原子％としたとき、Ｚｎ含有量が２０〜４０原子％の範囲にある組成範囲では、鉛フリーはんだを用い２３０℃で基板上のパッドと接合した場合、良好な接合性が得られる。ＣｕとＺｎおよびＮｉを含む場合、Ｃｕ含有量を１００原子％としたとき、Ｎｉ含有量が０を含まずに４０原子％以下の範囲にある組成範囲では、より高温の２６０℃で鉛フリーはんだを用い基板上のパッドと接合した場合、良好な接合性が得られる。さらに、ＣｕとＺｎおよびＮｉを含む場合、Ｚｎ含有量がＮｉ含有量より多い組成範囲では、２６０℃接合においてより一層強い接合性が得られ、良好な端子電極としての特性を示すことが確認された。

【0057】

（実施例１０〜１８、比較例９〜１６）
スパッタリング法で端子電極１０を作製した以外は実施例１と同様にバリスタのサンプルを作製し実施例１０〜１８および比較例９〜１６とした。スパッタリングには、表２に示すＣｕ、ＺｎおよびＮｉの成分の元素比の割合となる合金のターゲットを使用した。チャンバ内を高真空にしてＡｒガスを導入し、バリスタ表面に端子電極１０を形成した。使用したターゲットの元素比を表２に示す。

【0058】

実施例１と同様に端子電極１０の表面領域、中央領域、素体との界面付近に分けて元素の定量を行い、端子電極１０の成分評価を行なった。その定量の結果を平均した評価結果を表２に示す。いずれのサンプルも端子電極１０の組成が使用したターゲットと同じ組成であることを確認した。また、端子電極１０のはんだとの２３０℃および２６０℃における接合強度および端子電極１０の導電性の評価を行なった結果を表２に示す。

【0059】

【表2】

【0060】

スパッタリング法で作製した端子電極１０は、塗布電極形成法で作製した端子電極１０と同様に、ＣｕとＺｎを含む場合、Ｃｕ含有量を１００原子％としたとき、Ｚｎ含有量が２０〜４０原子％の範囲にある組成範囲では、鉛フリーはんだを用い２３０℃で基板上のパッドと接合した場合、良好な接合性が得られる。ＣｕとＺｎおよびＮｉを含む場合、Ｃｕ含有量を１００原子％としたとき、Ｎｉ含有量が０を含まずに４０原子％以下の範囲にある組成範囲では、より高温の２６０℃で鉛フリーはんだを用い基板上のパッドと接合した場合、良好な接合性が得られる。さらに、ＣｕとＺｎおよびＮｉを含む場合、Ｚｎ含有量がＮｉ含有量より多い組成範囲では、２６０℃接合においてより一層強い接合性が得られ、良好な端子電極としての特性を示すことが確認された。

【0061】

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。

【0062】

例えば、上述した実施形態では、本発明に係るセラミック電子部品として積層バリスタを例示したが、本発明に係るセラミック電子部品としては、積層セラミックコンデンサ、コンデンサ、圧電素子、インダクタ、サーミスタ、抵抗、トランジスタ、ダイオード、水晶発振素子およびこれらの複合素子、その他の表面実装型電子部品が例示される。

【産業上の利用可能性】

【0063】

本発明は、外表面に端子電極が形成される任意のセラミック電子部品に適用が可能である。

【符号の説明】

【0064】

１０ 端子電極
２０ 素体（セラミック素体）
２０ａ 主面
２１，２２，２３ セラミック層
３１ スルーホール電極
３２ 内部電極
１００ セラミック電子部品

【図1】