特許 6260435 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6260435

(24)【登録日】2017年12月22日

(45)【発行日】2018年1月17日

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20180104BHJP

   H01L 29/812 20060101ALI20180104BHJP

   H01L 29/778 20060101ALI20180104BHJP

   H01L 21/336 20060101ALI20180104BHJP

   H01L 29/786 20060101ALI20180104BHJP

   H01L 29/78 20060101ALI20180104BHJP

   H01L 29/788 20060101ALI20180104BHJP

   H01L 29/792 20060101ALI20180104BHJP

【ＦＩ】

   H01L29/80 F

   H01L29/80 H

   H01L29/78 617J

   H01L29/78 618E

   H01L29/78 617N

   H01L29/78 301B

   H01L29/78 301G

   H01L29/78 301X

   H01L29/78 371

【請求項の数】10

【全頁数】16

(21)【出願番号】特願2014-91098(P2014-91098)

(22)【出願日】2014年4月25日

(65)【公開番号】特開2015-211103(P2015-211103A)

(43)【公開日】2015年11月24日

【審査請求日】2016年11月10日

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003609

【氏名又は名称】株式会社豊田中央研究所

(74)【代理人】

【識別番号】110001128

【氏名又は名称】特許業務法人ゆうあい特許事務所

(72)【発明者】

【氏名】小山 和博

(72)【発明者】

【氏名】樽見 浩幸

(72)【発明者】

【氏名】大澤 青吾

(72)【発明者】

【氏名】成田 哲生

(72)【発明者】

【氏名】冨田 一義

【審査官】 杉山 芳弘

(56)【参考文献】

【文献】 特開２０１１−１９２９４４（ＪＰ，Ａ）

【文献】 特開昭５７−１５７５７３（ＪＰ，Ａ）

【文献】 特開２００７−２１４４８３（ＪＰ，Ａ）

【文献】 特開２００８−３０５８１９（ＪＰ，Ａ）

【文献】 特開昭６１−２９４８７０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／７８８

Ｈ０１Ｌ ２９／７９２

(57)【特許請求の範囲】

【請求項1】

第１半導体層（３）と、前記第１半導体層とヘテロ接合されることによって前記第１半導体層に２次元電子ガス層（６ａ）を生成する第２半導体層（４ａ）と、を有する基板（５）と、
前記基板上に形成された第１絶縁膜（７）と、
前記第１絶縁膜上に形成され、負の電荷を蓄積するフローティングゲート電極（８）と、
前記フローティングゲート電極を覆う第２絶縁膜（９）と、
前記第２絶縁膜を介して前記フローティングゲート電極上に配置されたコントロールゲート電極（１０）と、
前記基板上に形成された第１電極（１１）と、
前記基板上に形成された第２電極（１２）と、を備えるノーマリオフ型の半導体装置において、
前記フローティングゲート電極に前記第１絶縁膜または前記第２絶縁膜を介して負の電荷を注入する電荷注入電極（１３）を有し、
前記第１絶縁膜のうちの前記第１電極と前記第２電極との間の電流経路となる前記２次元電子ガス層を生成する前記第２半導体層と前記フローティングゲート電極との間に位置する部分の厚さ（Ｔ２）は、前記電荷注入電極から前記第１絶縁膜または前記第２絶縁膜のうちの前記フローティングゲート電極に蓄積させる負の電荷が通過する電荷注入領域（７ｂ、９ｅ）の厚さ（Ｔ１、Ｔ４）より厚くされており、
前記第２半導体層は、前記第１電極と前記第２電極との間の電流経路となる前記２次元電子ガス層を前記第１半導体層に生成する第１領域（４ａ）と、当該２次元電子ガス層と分離された２次元電子ガス層（６ｂ）を前記第１半導体層に生成する第２領域（４ｂ）とを有し、
前記第１絶縁膜は、前記第２領域上に位置する部分に凹部（７ａ）が形成され、前記凹部の底面と前記第２領域との間に位置する部分にて前記電荷注入領域（７ｂ）を構成しており、
前記フローティングゲート電極は、前記凹部を埋め込むように配置されており、
前記電荷注入電極は、前記第２領域と電気的に接続されることにより、前記第２領域にて生成された前記２次元電子ガス層および前記電荷注入領域を介して前記フローティングゲート電極に負の電荷を蓄積させることを特徴とする半導体装置。

【請求項2】

前記第２領域にて生成された前記２次元電子ガス層は、ダメージ領域（１４）によって分断されていることを特徴とする請求項１に記載の半導体装置。

【請求項3】

第１半導体層（３）と、前記第１半導体層とヘテロ接合されることによって前記第１半導体層に２次元電子ガス層（６ａ）を生成する第２半導体層（４ａ）と、を有する基板（５）と、
前記基板上に形成された第１絶縁膜（７）と、
前記第１絶縁膜上に形成され、負の電荷を蓄積するフローティングゲート電極（８）と、
前記フローティングゲート電極を覆う第２絶縁膜（９）と、
前記第２絶縁膜を介して前記フローティングゲート電極上に配置されたコントロールゲート電極（１０）と、
前記基板上に形成された第１電極（１１）と、
前記基板上に形成された第２電極（１２）と、を備えるノーマリオフ型の半導体装置において、
前記フローティングゲート電極に前記第１絶縁膜または前記第２絶縁膜を介して負の電荷を注入する電荷注入電極（１３）を有し、
前記第１絶縁膜のうちの前記第１電極と前記第２電極との間の電流経路となる前記２次元電子ガス層を生成する前記第２半導体層と前記フローティングゲート電極との間に位置する部分の厚さ（Ｔ２）は、前記電荷注入電極から前記第１絶縁膜または前記第２絶縁膜のうちの前記フローティングゲート電極に蓄積させる負の電荷が通過する電荷注入領域（７ｂ、９ｅ）の厚さ（Ｔ１、Ｔ４）より厚くされており、
前記基板の上方から視たとき、前記フローティングゲート電極は前記コントロールゲート電極から突出しており、
前記第２絶縁膜は、前記フローティングゲート電極のうちの前記コントロールゲート電極から突出する部分を覆う部分に凹部（９ｄ）が形成され、前記凹部の底面と前記フローティングゲート電極との間に位置する部分にて前記電荷注入領域（９ｅ）を構成しており、
前記電荷注入電極は、前記凹部を埋め込むように配置され、前記電荷注入領域を介して前記フローティングゲート電極に負の電荷を蓄積させることを特徴とする半導体装置。

【請求項4】

前記第２絶縁膜は、前記フローティングゲート電極と前記コントロールゲート電極との間に位置する部分の厚さ（Ｔ３）が前記電荷注入領域の厚さより厚くされていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。

【請求項5】

前記基板の上方から視たとき、前記電荷注入領域の面積は、前記第１絶縁膜のうちの前記第１電極と前記第２電極との間の電流経路となる前記２次元電子ガス層を生成する前記第２半導体層と前記フローティングゲート電極との間に位置する部分の面積より小さくされていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。

【請求項6】

前記基板の上方から視たとき、前記電荷注入領域の面積は、前記第２絶縁膜のうちの前記フローティングゲート電極と前記コントロールゲート電極との間に位置する部分の面積より小さくされていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。

【請求項7】

第１半導体層（３）と、前記第１半導体層とヘテロ接合されることによって前記第１半導体層に２次元電子ガス層（６ａ）を生成する第２半導体層（４ａ）と、を有する基板（５）を用意する工程と、
前記基板上に前記第１絶縁膜（７）を形成する工程と、
前記第１絶縁膜上にフローティングゲート電極（８）を形成する工程と、
前記フローティングゲート電極を覆う第２絶縁膜（９）を形成する工程と、
前記第２絶縁膜上にコントロールゲート電極（１０）を形成する工程と、
前記フローティングゲート電極に負の電荷を蓄積させる電荷注入電極（１３）を形成する工程と、
前記電荷注入電極から前記フローティングゲート電極に負の電荷を蓄積させる工程と、を行い、
前記第１絶縁膜を形成する工程および前記第２絶縁膜を形成する工程では、前記第１絶縁膜のうちの前記第１電極と前記第２電極との間の電流経路となる前記２次元電子ガス層を生成する前記第２半導体層と前記フローティングゲート電極との間に位置する部分の厚さ（Ｔ２）が前記電荷注入電極から前記第１絶縁膜または前記第２絶縁膜のうちの前記フローティングゲート電極に蓄積させる負の電荷が通過する電荷注入領域（７ｂ、９ｅ）の厚さ（Ｔ１、Ｔ４）より厚くなるように、前記第１、第２絶縁膜を形成し、
前記基板として、前記第１電極と前記第２電極との間の電流経路となる前記２次元電子ガス層を前記第１半導体層に生成する前記第２半導体層としての第１領域（４ａ）と、当該２次元電子ガス層と分離された２次元電子ガス層（６ｂ）を前記第１半導体層に生成する第２領域（４ｂ）とを有するものを用意し、
前記第１絶縁膜を形成する工程では、前記第１絶縁膜を形成した後、前記第２領域上に位置する部分に凹部（７ａ）を形成することにより、前記凹部の底面と前記第２領域との間に位置する部分にて前記電荷注入領域（７ｂ）を構成し、
前記フローティングゲート電極を形成する工程では、前記凹部を埋め込むように前記フローティングゲート電極を形成し、
前記電荷注入電極を形成する工程では、前記第２領域を介して前記第２領域にて生成された前記２次元電子ガス層と電気的に接続されるように前記電荷注入電極を形成し、
前記フローティングゲート電極に負の電荷を蓄積させる工程では、前記電荷注入電極から前記第２領域にて生成された前記２次元電子ガス層および前記電荷注入領域を介して前記フローティングゲート電極に負の電荷を蓄積し、
前記フローティングゲート電極に負の電荷を蓄積させる工程の後、前記フローティングゲート電極と前記電荷注入電極とを分離する工程を行うことを特徴とする半導体装置の製造方法。

【請求項8】

前記分離する工程では、前記第２領域にて生成された前記２次元電子ガス層が分断されるように、前記第１半導体層にダメージ領域（１４）を形成することを特徴とする請求項７に記載の半導体装置の製造方法。

【請求項9】

前記分離する工程では、前記電荷注入電極を除去することを特徴とする請求項７に記載の半導体装置の製造方法。

【請求項10】

第１半導体層（３）と、前記第１半導体層とヘテロ接合されることによって前記第１半導体層に２次元電子ガス層（６ａ）を生成する第２半導体層（４ａ）と、を有する基板（５）を用意する工程と、
前記基板上に前記第１絶縁膜（７）を形成する工程と、
前記第１絶縁膜上にフローティングゲート電極（８）を形成する工程と、
前記フローティングゲート電極を覆う第２絶縁膜（９）を形成する工程と、
前記第２絶縁膜上にコントロールゲート電極（１０）を形成する工程と、
前記フローティングゲート電極に負の電荷を蓄積させる電荷注入電極（１３）を形成する工程と、
前記電荷注入電極から前記フローティングゲート電極に負の電荷を蓄積させる工程と、を行い、
前記第１絶縁膜を形成する工程および前記第２絶縁膜を形成する工程では、前記第１絶縁膜のうちの前記第１電極と前記第２電極との間の電流経路となる前記２次元電子ガス層を生成する前記第２半導体層と前記フローティングゲート電極との間に位置する部分の厚さ（Ｔ２）が前記電荷注入電極から前記第１絶縁膜または前記第２絶縁膜のうちの前記フローティングゲート電極に蓄積させる負の電荷が通過する電荷注入領域（７ｂ、９ｅ）の厚さ（Ｔ１、Ｔ４）より厚くなるように、前記第１、第２絶縁膜を形成し、
前記フローティングゲート電極を形成する工程および前記コントロールゲート電極を形成する工程では、前記基板の上方から視たとき、前記フローティングゲート電極が前記コントロールゲート電極から突出するように前記フローティングゲート電極および前記コントロールゲート電極を形成し、
前記第２絶縁膜を形成する工程では、前記第２絶縁膜を形成した後、前記第２絶縁膜のうちの前記フローティングゲート電極における前記コントロールゲート電極から突出する部分を覆う部分に凹部（９ｄ）を形成することにより、前記凹部の底面と前記フローティングゲート電極との間に位置する部分にて前記電荷注入領域（９ｅ）を構成し、
前記電荷注入電極を形成する工程では、前記凹部を埋め込むように前記電荷注入電極を構成し、
前記フローティングゲート電極に負の電荷を蓄積させる工程では、前記電荷注入電極から前記電荷注入領域を介して前記フローティングゲート電極に負の電荷を蓄積し、
前記フローティングゲート電極に負の電荷を蓄積させる工程の後、前記電荷注入電極を除去することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高電子移動度トランジスタ（High Electron Mobility Transistor：HEMT）を備えた半導体装置およびその製造方法に関するものである。

【背景技術】

【0002】

従来より、ノーマリオフ型のＨＥＭＴを備えた半導体装置が提案されている（例えば、特許文献１参照）。

【0003】

具体的には、この半導体装置は、電子走行層上に電子供給層がヘテロ接合されて積層された基板を備えている。そして、この基板上には、第１絶縁膜を介して負の電荷（電子）が蓄積されるフローティングゲート電極が形成され、フローティングゲート電極上に第２絶縁膜を介してコントロールゲート電極が形成されている。また、第１、第２絶縁膜には、電子供給層の一部を露出させる開口部が形成されており、当該開口部にソース電極およびドレイン電極が形成されている。

【0004】

このような半導体装置では、ヘテロ接合面に電流経路（チャネル）としての２次元電子ガス層（以下では、２ＤＥＧ層という）が形成されるが、フローティングゲート電極に蓄積された負の電荷による電界効果作用によって２ＤＥＧ層が分断される。つまり、上記半導体装置では、コントロールゲート電極に所定の電圧を印加しなくてもソース電極とドレイン電極との間に電流が流れないオフ状態にすることができ、ノーマリオフ特性を得ることができる。

【0005】

なお、フローティングゲート電極に負の電荷（電子）を蓄積させる方法として、次の方法が提案されている。すなわち、ドレイン電極、ソース電極、コントロールゲート電極に所定の電圧を印加し、電子を第１絶縁膜を介してフローティングゲート電極にトンネルさせて注入することにより、当該フローティングゲート電極に負の電荷を蓄積させる。つまり、上記半導体装置では、第１絶縁膜を薄く形成している。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００７−２１４４８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、上記半導体装置では、電子注入のために第１絶縁膜を薄くしているため、フローティングゲート電極に蓄積された電子が２ＤＥＧ層に漏れ易い。このため、蓄積された電子が時間と共に少なくなり、コントロールゲート電極によって２ＤＥＧ層を分断することができなくなる。すなわち、上記半導体装置では、長期間経過した後では、ノーマリオフ特性を得ることができなくなる可能性がある。特に、電力用半導体装置では、ゲート１つあたりの面積がフローティングゲート電極を有するメモリ等に比べて非常に大きいため、比較的短時間でノーマリオフ特性を得ることができなくなる可能性がある。

【0008】

本発明は上記点に鑑みて、フローティングゲート電極から２ＤＥＧ層に電荷が抜けることを抑制できる半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するため、請求項１および３に記載の発明では、第１半導体層（３）と、第１半導体層とヘテロ接合されることによって第１半導体層に２ＤＥＧ層（６ａ）を生成する第２半導体層（４ａ、４ｂ）と、を有する基板（５）と、基板上に形成された第１絶縁膜（７）と、第１絶縁膜上に形成され、負の電荷を蓄積するフローティングゲート電極（８）と、フローティングゲート電極を覆う第２絶縁膜（９）と、第２絶縁膜を介してフローティングゲート電極上に配置されたコントロールゲート電極（１０）と、基板上に形成された第１電極（１１）と、基板上に形成された第２電極（１２）と、を備えるノーマリオフ型の半導体装置において、以下の点を特徴としている。

【0010】

すなわち、請求項１に記載の発明では、フローティングゲート電極に第１絶縁膜または第２絶縁膜を介して負の電荷（電子）を注入する電荷注入電極（１３）を有し、第１絶縁膜のうちの第１電極と第２電極との間の電流経路となる２ＤＥＧ層を生成する第２半導体層とフローティングゲート電極との間に位置する部分の厚さ（Ｔ２）は、電荷注入電極から第１絶縁膜または第２絶縁膜のうちのフローティングゲート電極に蓄積させる負の電荷が通過する電荷注入領域（７ｂ、９ｅ）の厚さ（Ｔ１、Ｔ４）より厚くされており、第２半導体層は、第１電極と第２電極との間の電流経路となる２次元電子ガス層を第１半導体層に生成する第１領域（４ａ）と、当該２次元電子ガス層と分離された２次元電子ガス層（６ｂ）を第１半導体層に生成する第２領域（４ｂ）とを有し、第１絶縁膜は、第２領域上に位置する部分に凹部（７ａ）が形成され、凹部の底面と第２領域との間に位置する部分にて電荷注入領域（７ｂ）を構成しており、フローティングゲート電極は、凹部を埋め込むように配置されており、電荷注入電極は、第２領域と電気的に接続されることにより、第２領域にて生成された２次元電子ガス層および電荷注入領域を介してフローティングゲート電極に負の電荷を蓄積させることを特徴としている。
また、請求項３に記載の発明では、基板の上方から視たとき、フローティングゲート電極はコントロールゲート電極から突出しており、第２絶縁膜は、フローティングゲート電極のうちのコントロールゲート電極から突出する部分を覆う部分に凹部（９ｄ）が形成され、凹部の底面とフローティングゲート電極との間に位置する部分にて電荷注入領域（９ｅ）を構成しており、電荷注入電極は、凹部を埋め込むように配置され、電荷注入領域を介してフローティングゲート電極に負の電荷を蓄積させることを特徴としている。

【0011】

これによれば、第１絶縁膜のうちの第１電極と第２電極との間の電流経路となる２ＤＥＧ層を生成する第２半導体層とフローティングゲート電極との間に位置する部分の厚さが電荷注入領域より厚くされている。このため、フローティングゲート電極に蓄積された電荷が第１電極と第２電極との間の電流経路となる２ＤＥＧ層に抜けることを抑制できる。

【0012】

また、請求項７および１０に記載の発明では、第１半導体層（３）と、第１半導体層とヘテロ接合されることによって第１半導体層に２ＤＥＧ層（６ａ）を生成する第２半導体層（４ａ、４ｂ）と、を有する基板（５）を用意する工程と、基板上に第１絶縁膜（７）を形成する工程と、第１絶縁膜上にフローティングゲート電極（８）を形成する工程と、フローティングゲート電極を覆う第２絶縁膜（９）を形成する工程と、第２絶縁膜上にコントロールゲート電極（１０）を形成する工程と、フローティングゲート電極に負の電荷を蓄積させる電荷注入電極（１３）を形成する工程と、電荷注入電極からフローティングゲート電極に負の電荷を蓄積させる工程と、を行い、第１絶縁膜を形成する工程および第２絶縁膜を形成する工程では、第１絶縁膜のうちの第１電極と第２電極との間の電流経路となる２ＤＥＧ層を生成する第２半導体層とフローティングゲート電極との間に位置する部分の厚さ（Ｔ２）が電荷注入電極から第１絶縁膜または第２絶縁膜のうちのフローティングゲート電極に蓄積させる負の電荷が通過する電荷注入領域（７ｂ、９ｅ）の厚さ（Ｔ１、Ｔ４）より厚くなるように形成することを特徴としている。
さらに、請求項７に記載の発明では、基板として、第１電極と第２電極との間の電流経路となる２次元電子ガス層を第１半導体層に生成する第２半導体層としての第１領域（４ａ）と、当該２次元電子ガス層と分離された２次元電子ガス層（６ｂ）を第１半導体層に生成する第２領域（４ｂ）とを有するものを用意し、第１絶縁膜を形成する工程では、第１絶縁膜を形成した後、第２領域上に位置する部分に凹部（７ａ）を形成することにより、凹部の底面と第２領域との間に位置する部分にて電荷注入領域（７ｂ）を構成し、フローティングゲート電極を形成する工程では、凹部を埋め込むようにフローティングゲート電極を形成し、電荷注入電極を形成する工程では、第２領域を介して第２領域にて生成された２次元電子ガス層と電気的に接続されるように電荷注入電極を形成し、フローティングゲート電極に負の電荷を蓄積させる工程では、電荷注入電極から第２領域にて生成された２次元電子ガス層および電荷注入領域を介してフローティングゲート電極に負の電荷を蓄積し、フローティングゲート電極に負の電荷を蓄積させる工程の後、フローティングゲート電極と電荷注入電極とを分離する工程を行うことを特徴としている。
また、請求項１０に記載の発明では、フローティングゲート電極を形成する工程およびコントロールゲート電極を形成する工程では、基板の上方から視たとき、フローティングゲート電極がコントロールゲート電極から突出するようにフローティングゲート電極およびコントロールゲート電極を形成し、第２絶縁膜を形成する工程では、第２絶縁膜を形成した後、第２絶縁膜のうちのフローティングゲート電極におけるコントロールゲート電極から突出する部分を覆う部分に凹部（９ｄ）を形成することにより、凹部の底面とフローティングゲート電極との間に位置する部分にて電荷注入領域（９ｅ）を構成し、電荷注入電極を形成する工程では、凹部を埋め込むように電荷注入電極を構成し、フローティングゲート電極に負の電荷を蓄積させる工程では、電荷注入電極から電荷注入領域を介してフローティングゲート電極に負の電荷を蓄積し、フローティングゲート電極に負の電荷を蓄積させる工程の後、電荷注入電極を除去することを特徴としている。

【0013】

これによれば、第１絶縁膜のうちの第１電極と第２電極との間の電流経路となる２ＤＥＧ層を生成する第２半導体層とフローティングゲート電極との間に位置する部分の厚さを電荷注入領域より厚くしている。このため、フローティングゲート電極に負の電荷を蓄積させる工程の後、フローティングゲート電極に蓄積された電荷が第１電極と第２電極との間の電流経路となる２ＤＥＧ層に抜けることを抑制できる。

【0014】

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

【図面の簡単な説明】

【0015】

【図1】本発明の第１実施形態におけるＨＥＭＴを備えた半導体装置の断面図である。

【図2】図１に示す半導体装置の別の断面図である。

【図3】図１に示す半導体装置の平面図である。

【図4】半導体装置の製造工程を示す断面図である。

【図5】図４に続く半導体装置の製造工程を示す断面図である。

【図6】本発明の第２実施形態におけるＨＥＭＴを備えた半導体装置の断面図である。

【図7】図６に示す半導体装置の平面図である。

【図8】本発明の第３実施形態における半導体装置の断面図である。

【図9】図８に示す半導体装置の製造工程を示す平面図である。

【図10】本発明の他の実施形態におけるＨＥＭＴを備えた半導体装置の断面図である。

【発明を実施するための形態】

【0016】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0017】

（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１および図２に示されるように、本実施形態のＨＥＭＴを備えた半導体装置は、支持基板１、バッファ層２、電子走行層３、第１、第２電子供給層４ａ、４ｂが順に積層された基板５を備えている。

【0018】

なお、図１は図３中のI−I線に沿った断面に相当しており、図２は図３中のII−II線に沿った断面に相当している。また、本実施形態では、電子走行層３が本発明の第１半導体層に相当し、第１、第２電子供給層４ａ、４ｂが本発明の第２半導体層に相当している。そして、第１電子供給層４ａが本発明の第１領域に相当し、第２電子供給層４ｂが本発明の第２領域に相当している。

【0019】

支持基板１は、Ｓｉ基板やＳｉＣ基板、ＧａＮ基板、サファイア基板等が用いられ、バッファ層２は、支持基板１の格子定数と電子走行層３の格子定数とを合わせるための化合物層等が用いられる。なお、バッファ層２は、ＨＥＭＴの動作に直接関係するものではないため、特に支持基板１がＧａＮ基板のような自立基板やサファイア基板等の場合には備えられていなくてもよい。

【0020】

電子走行層３は、電流経路（チャネル）として機能する電子密度の高い２ＤＥＧ層６ａ、６ｂが生成されるものであり、窒化ガリウム（ＧａＮ）等で構成されている。

【0021】

第１、第２電子供給層４ａ、４ｂは、電子走行層３よりも大きいバンドキャップを有する窒化アルミニウムガリウム（ＡｌＧａＮ）等で構成され、電子走行層３とヘテロ接合されている。これにより、電子走行層３には、自発分極およびピエゾ分極により、第１、第２電子供給層４ａ、４ｂとの界面近傍に２ＤＥＧ層６ａ、６ｂが生成されている。

【0022】

なお、第１電子供給層４ａは、後述するフローティングゲート電極８における一端部側（図２中紙面左側）に形成され、第２電子供給層４ｂは、当該フローティングゲート電極８における他端部側（図２中紙面右側）に形成されている。そして、これら第１、第２電子供給層４ａ、４ｂは、厚さが一定とされている。また、具体的には後述するが、第１電子供給層４ａの下方に形成される２ＤＥＧ層６ａにて後述するソース電極１１とドレイン電極１２との間の電流経路が構成され、第２電子供給層４ｂの下方に形成される２ＤＥＧ層６ｂにてフローティングゲート電極８に電子（負の電荷）を蓄積させる際の経路が構成されている。

【0023】

そして、上記基板５上には第１絶縁膜７が形成され、第１絶縁膜７上には電子を蓄積する複数のフローティングゲート電極８が形成されている。本実施形態では、図３に示されるように、各フローティングゲート電極８は、それぞれ一方向に延設され、延設方向における他端部側（図３中紙面右側）において互いに接続されている。なお、第１絶縁膜７は酸化膜等で構成され、フローティングゲート電極８はポリシリコン等で構成されている。

【0024】

また、図２に示されるように、第１絶縁膜７には、第２電子供給層４ｂ上に位置する部分に凹部７ａが形成されることにより、凹部７ａの底面と第２電子供給層４ｂとの間に位置する部分にて電荷注入領域７ｂが構成されている。そして、フローティングゲート電極８は、当該凹部７ｂに埋め込まれるように、第１絶縁膜７上に形成されている。

【0025】

電荷注入領域７ｂは、凹部７ａの底面と第２電子供給層４ｂとの間の長さである厚さＴ１がトンネル効果によって電子が通過することのできる厚さとされている。また、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の厚さＴ２は、電荷注入領域７ｂの厚さＴ１より厚くされている。具体的には、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の厚さＴ２は、トンネル効果によって電子が通過し難い厚さとされている。つまり、フローティングゲート電極８に蓄積された電子が２ＤＥＧ層６ａに抜け難い厚さとされている。

【0026】

さらに、図２および図３に示されるように、基板５の上方から視たとき、第１絶縁膜７のうちの電荷注入領域７ｂの面積は、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の面積より小さくされている。

【0027】

そして、第１絶縁膜７上にはフローティングゲート電極８を覆うように第２絶縁膜９が形成され、第２絶縁膜９上には複数のコントロールゲート電極１０が形成されている。各コントロールゲート電極１０は、図３に示されるように、フローティングゲート電極８の延設方向に沿って延設され、幅（図３中紙面上下方向の長さ）がフローティングゲート電極８と等しくされている。また、本実施形態では、コントロールゲート電極１０の他端部（図２、図３中紙面右側の端部）は、フローティングゲート電極８の他端部よりも内側で終端するように形成されている。そして、各コントロールゲート電極１０は、他端部において互いに接続されている。なお、第２絶縁膜９は酸化膜等で構成され、コントロールゲート電極１０はポリシリコン等で構成されている。

【0028】

ここで、第２絶縁膜９のうちのフローティングゲート電極８とコントロールゲート電極１０との間に位置する部分の厚さＴ３は、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の厚さＴ２と等しくされている。つまり、第２絶縁膜９のうちのフローティングゲート電極８とコントロールゲート電極１０との間に位置する部分の厚さＴ３は、フローティングゲート電極８に蓄積された電子がコントロールゲート電極１０に抜け難い厚さとされている。

【0029】

そして、図２および図３に示されるように、基板５の上方から視たとき、第１絶縁膜７のうちの電荷注入領域７ｂの面積は、第２絶縁膜９のうちのフローティングゲート電極８とコントロールゲート電極１０との間に位置する部分の面積より小さくされている。

【0030】

また、図１および図３に示されるように、基板５（第１電子供給層４ａ）上には、フローティングゲート電極８およびコントロールゲート電極１０を挟むようにソース電極１１およびドレイン電極１２が形成されている。これらソース電極１１およびドレイン電極１２は、フローティングゲート電極８の延設方向に沿って延設されている。そして、第１電子供給層４ａとオーミック接触して当該第１電子供給層４ａを介して第１電子供給層４ａの下方に形成された２ＤＥＧ層６ａと電気的に接続されるように、第１、第２絶縁膜７、９に形成された開口部７ｃ、７ｄ、９ａ、９ｂに配置されている。

【0031】

なお、本実施形態では、ソース電極１１が本発明の第１電極に相当し、ドレイン電極１２が本発明の第２電極に相当している。そして、ソース電極１１およびドレイン電極１２は、例えば、Ｔｉ／Ａｌ層にて形成される。

【0032】

また、図２に示されるように、第１、第２絶縁膜７、９に形成された開口部７ｅ、９ｃには、第２電子供給層４ｂとオーミック接触するように配置されることで第２電子供給層４ｂの下方に形成された２ＤＥＧ層６ｂと電気的に接続される電荷注入電極１３が形成されている。この電荷注入電極１３は、外部回路と接続されることにより、第２電子供給層４ｂおよび第２電子供給層４ｂの下方に形成される２ＤＥＧ層６ｂを介してフローティングゲート電極８に電子を注入するものである。言い換えると、第２電子供給層４ｂおよび第２電子供給層４ｂの下方に形成される２ＤＥＧ層６ｂを介してフローティングゲート電極８に電子を蓄積させるものである。このため、電荷注入電極１３は、フローティングゲート電極８に電子を注入した後（半導体装置の通常使用時）には、外部回路と接続されず、フローティング状態になっている。なお、電荷注入電極１３は、フローティングゲート電極８よりも体積が小さくされていることが好ましい。

【0033】

以上が本実施形態における半導体装置の構成である。なお、図１および図２では特に図示していないが、コントロールゲート電極１０を覆うように保護膜等が形成されていてもよい。

【0034】

このような半導体装置では、電荷注入電極１３が外部回路と接続されると、電荷注入電極１３から第２電子供給層４ｂの下方に形成された２ＤＥＧ層６ｂを介してフローティングゲート電極８に電子が蓄積される。これにより、ソース電極１１とドレイン電極１２との間に電流を流す際の電流経路となる第１電子供給層４ａの下方に形成された２ＤＥＧ層６ａは、フローティングゲート電極８による電界効果作用によって分断される。このため、コントロールゲート電極１０に所定の電圧を印加しなくてもソース電極１１とドレイン電極１２との間に電流が流れないオフ状態にすることができ、ノーマリオフ特性を得ることができる。

【0035】

そして、コントロールゲート電極１０に所定の閾値電圧以上の電圧が印加されると、コントロールゲート電極１０によって分断された部分に電子が誘起されて電流経路が形成される。これにより、ソース電極１１とドレイン電極１２との間に電流が流れる。

【0036】

次に、上記半導体装置の製造方法について図４および図５を参照しつつ説明する。なお、図４および図５は、図３中のII−II線に沿った断面に相当している。

【0037】

まず、図４（ａ）に示されるように、支持基板１、バッファ層２、電子走行層３、第１、第２電子供給層４ａ、４ｂを有し、２ＤＥＧ層６ａ、６ｂが生成されている基板５を用意する。

【0038】

そして、図４（ｂ）に示されるように、基板５上に、ＣＶＤ（Chemical Vapor Deposition）法やＡＬＤ（Atomic Layer Deposition）法等によって第１絶縁膜７を形成する。そして、マスクを用いたドライエッチング等により、第１絶縁膜７のうちの第２電子供給層４ｂ上に位置する部分に凹部７ａを形成することで電荷注入領域７ｂを構成する。なお、凹部７ａは、上記のように、電荷注入領域７ｂの厚さＴ１がトンネル効果によって電子が通過することのできる厚さとなるように形成する。

【0039】

次に、図４（ｃ）に示されるように、ＣＶＤ法やスパッタ法等により、凹部７ａが埋め込まれるように、第１絶縁膜７上にフローティングゲート電極８を形成する。

【0040】

続いて、図５（ａ）に示されるように、ＣＶＤ法やＡＬＤ法等により、フローティングゲート電極８を覆うように、第１絶縁膜７上に第２絶縁膜９を形成する。

【0041】

そして、図５（ｂ）に示されるように、マスクを用いたドライエッチング等により、第１、第２絶縁膜７、９に開口部７ｅ、９ｃを形成する。その後、ＣＶＤ法やスパッタ法等で開口部７ｅ、９ｃに電荷注入電極１３を形成する。

【0042】

なお、図５（ｂ）とは別断面において、第１、第２絶縁膜７、９には開口部７ｃ、７ｄ、９ａ、９ｂが形成される。そして、開口部７ｃ、９ａにソース電極１１が形成され、開口部７ｄ、９ｂにドレイン電極１２が形成される。

【0043】

次に、特に図示しないが、電荷注入電極１３に外部回路を接続することにより、第２電子供給層４ｂ、２ＤＥＧ層６ｂ、第２電子供給層４ｂ、電荷注入領域７ｂを介してフローティングゲート電極８に電子を蓄積する。これにより、ソース電極１１とドレイン電極１２との間に電流を流す際の電流経路となる２ＤＥＧ層６ａがフローティングゲート電極８によって分断された半導体装置が製造される。

【0044】

以上説明したように、本実施形態では、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の厚さＴ２は、電荷注入領域７ｂの厚さＴ１より厚くされている。このため、フローティングゲート電極８に蓄積された電子が第１電子供給層４ａの下方に形成される２ＤＥＧ層６ａに抜けることを抑制できる。

【0045】

なお、本実施形態においても、フローティングゲート電極８に蓄積された電子が電荷注入領域７ｂを介して電荷注入電極１３に抜ける可能性がある。しかしながら、第１絶縁膜７のうちの電荷注入領域７ｂの面積は、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の面積より小さくされている。このため、従来の半導体装置と比較して、フローティングゲート電極８から電荷注入領域７ｂを介して電荷注入電極１３に抜ける電子（電荷）を少なくできる。

【0046】

また、電荷注入電極１３は、電荷注入時以外は外部回路と接続されておらず、フローティング状態とされている。このため、フローティングゲート電極８に蓄積された電子（電荷）が電荷注入電極１３に抜けたとしても当該電子（電荷）は電荷注入電極１３に蓄積されて消滅しない。この場合、電荷注入電極１３の体積がフローティングゲート電極８の体積より小さくされている場合には、フローティングゲート電極８に蓄積された電子（電荷）が電荷注入電極１３に抜ける総量を少なくできる。

【0047】

そして、電荷注入電極１３に所定の電子（電荷）が蓄積された場合（フローティングゲート電極８から所定量の電子が抜けた場合）には、フローティングゲート電極８と電荷注入電極１３との間で電子（電荷）の移動が発生しなくなる。つまり、フローティングゲート電極８に蓄積された電子（電荷）が全て抜けることを抑制できる。このため、フローティングゲート電極８に蓄積させる電子（電荷）を適宜調整することにより、フローティングゲート電極８に蓄積された電子（電荷）が電荷注入電極１３に抜けるとしても、２ＤＥＧ層６ａを分断するのに十分な電子（電荷）を残すことができる。言い換えると、２ＤＥＧ層６ａを分断するのに十分な電位にフローティングゲート電極８を維持することができる。

【0048】

さらに、本実施形態では、第２絶縁膜９のうちのフローティングゲート電極８とコントロールゲート電極１０との間に位置する部分の厚さＴ３は、電荷注入領域７ｂより厚くされている。そして、第１絶縁膜７のうちの電荷注入領域７ｂの面積は、第２絶縁膜９のうちのフローティングゲート電極８とコントロールゲート電極１０との間に位置する部分の面積より小さくされている。このため、フローティングゲート電極８からコントロールゲート電極１０に電子（電荷）が抜けることも抑制できる。

【0049】

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して電荷注入電極１３を形成する場所を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

【0050】

本実施形態では、図６および図７に示されるように、電荷注入電極１３は第２絶縁膜９上に形成されている。なお、図６は、図７中のVI−VI線に沿った断面に相当している。

【0051】

具体的には、第２絶縁膜９には、フローティングゲート電極８のうちのコントロールゲート電極１０から突出する部分を覆う部分に凹部９ｄが形成されている。そして、第２絶縁膜９のうちの凹部９ｄとフローティングゲート電極８との間に位置する部分にて電荷注入領域９ｅが形成されている。また、電荷注入電極１３は、凹部９ｄに埋め込まれるように、第２絶縁膜９上に形成されている。

【0052】

なお、電荷注入領域９ｅは、上記第１実施形態と同様に、凹部９ｄの底面とフローティングゲート電極８との間の長さである厚さＴ４が電荷注入電極１３からの電子がトンネル効果によって通過することのできる厚さとされている。そして、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の厚さＴ２は、電荷注入領域９ｅの厚さＴ４より厚くされている。同様に、第２絶縁膜９のうちのフローティングゲート電極８とコントロールゲート電極１０との間に位置する部分の厚さＴ３は、電荷注入領域９ｅの厚さＴ４より厚くされている。

【0053】

また、図６および図７に示されるように、基板５の上方から視たとき、第２絶縁膜９のうちの電荷注入領域９ｅの面積は、第１絶縁膜７のうちのフローティングゲート電極８と第１電子供給層４ａとの間に位置する部分の面積より小さくされている。同様に、電荷注入領域９ｅの面積は、第２絶縁膜７のうちのフローティングゲート電極８とコントロールゲート電極１０との間に位置する部分の面積より小さくされている。

【0054】

このように、第２絶縁膜９上に電荷注入電極１３を形成し、電荷注入電極１３から第２絶縁膜９の電荷注入領域９ｅを介してフローティングゲート電極８に電子を蓄積するようにしても、上記第１実施形態と同様の効果を得ることができる。

【0055】

なお、本実施形態では、電荷注入電極１３から第２絶縁膜９にて構成される電荷注入領域９ｅを介してフローティングゲート電極８に電子が蓄積されるため、第２電子供給層４ｂは形成されていない。

【0056】

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して第２電子供給層４ｂの下方に形成される２ＤＥＧ層６ｂを分断したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

【0057】

本実施形態では、図８に示されるように、第２電子供給層４ｂの下方に形成される２ＤＥＧ層６ｂは、ダメージ領域１４によって分断されている。そして、基板５（第２電子供給層４ｂ）のうちのダメージ領域１４上の部分には、第３絶縁膜１５が形成されている。

【0058】

このような半導体装置は、例えば、次のように製造される。すなわち、上記第１実施形態と同様の工程を行った後（フローティングゲート電極８に電子を蓄積した後）、図９に示されるように、マスクを用いたドライエッチング等により、第１、第２絶縁膜７、９に開口部７ｆ、９ｆを形成して第２電子供給層４ｂの一部を露出させる。そして、基板５の上方からＮ、Ａｒ等をイオン注入してダメージ領域１４を形成することにより、２ＤＥＧ層６ｂを分断する。その後、当該開口部７ｆ、９ｆにＣＶＤ法やＡＬＤ法等によって第３絶縁膜１５を配置することにより、上記半導体装置が製造される。

【0059】

これによれば、フローティングゲート電極８に電子を蓄積した後に２ＤＥＧ層６ｂが分断されるため、フローティングゲート電極８から電荷注入電極１３に電子が抜け難くなる。このため、さらに、フローティングゲート電極８から電子が抜けることを抑制できる。

【0060】

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

【0061】

例えば、上記各実施形態では、電子走行層３として窒化ガリウム、第１、第２電子供給層４ａ、４ｂとして窒化アルミニウムガリウムを例に挙げて説明した。しかしながら、電子走行層３および第１、第２電子供給層４ａ、４ｂの組み合わせは、２ＤＥＧ層６ａ、６ｂが生成されるものであれば適宜変更可能であり、窒化インジウムガリウム（ＩｎＧａＮ）や窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）等を用いてもよい。

【0062】

また、上記各実施形態において、第１、第２電子供給層４ａ、４ｂとして窒化アルミニウムガリウムを用いる場合には、第１、第２電子供給層４ａ、４ｂをＡｌとＧａの混晶比の異なる複数の窒化アルミニウムガリウム層を複数積層して構成してもよい。

【0063】

そして、上記各実施形態では、各フローティングゲート電極８が延設方向の他端部側で接続されているものを説明したが、各フローティングゲート電極８が分離されていてもよい。この場合、各フローティングゲート電極８と対応するように電荷注入電極１３を形成すればよい。

【0064】

さらに、上記各実施形態において、図１０に示されるように、第１電子供給層４ａに電子走行層３に達するゲートリセス１６が形成されていてもよい。このような半導体装置では、ゲートリセス１６によって２ＤＥＧ層６ａが分断されてノーマリオフ特性を得ることができるが、上記のようにフローティングゲート電極８を備えることにより、コントロールゲート電極１０に印加する閾値電圧を適宜変更できる。

【0065】

そして、上記各実施形態において、第１電子供給層４ａは、フローティングゲート電極８と対向する部分の厚さが部分的に薄くされていてもよい。言い換えると、図１０において、ゲートリセス１６は、電子走行層３に達しないように形成されていてもよい。つまり、フローティングゲート電極８と対向する部分の２ＤＥＧ層６ａの濃度が予め薄くされた半導体装置としてもよい。

【0066】

また、上記第３実施形態の変形例として、フローティングゲート電極８に電子を蓄積させた後、マスクを用いたドライエッチング等により、電荷注入電極１３を除去するようにしてもよい。そして、上記第２実施形態においても、フローティングゲート電極８に電子を蓄積させた後に電荷注入電極１３を除去するようにしてもよい。

【符号の説明】

【0067】

３ 電子走行層（第１半導体層）
４ａ、４ｂ 第１、第２電子走行層（第１、第２領域）
５ 基板
６ａ、６ｂ ２ＤＥＧ層
７ 第１絶縁膜
７ｂ 電荷注入領域
８ フローティングゲート電極
９ 第２絶縁膜
９ｅ 電荷注入領域
１０ コントロールゲート電極
１１ ソース電極（第１電極）
１２ ドレイン電極（第２電極）
１３ 電荷注入電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】