特許 6261882 電流源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】6261882

(24)【登録日】2017年12月22日

(45)【発行日】2018年1月17日

(54)【発明の名称】電流源回路

(51)【国際特許分類】

   G05F 3/26 20060101AFI20180104BHJP

   G05F 3/24 20060101ALI20180104BHJP

【ＦＩ】

   G05F3/26

   G05F3/24 A

【請求項の数】4

【全頁数】11

(21)【出願番号】特願2013-113632(P2013-113632)

(22)【出願日】2013年5月30日

(65)【公開番号】特開2014-232467(P2014-232467A)

(43)【公開日】2014年12月11日

【審査請求日】2016年4月7日

(73)【特許権者】

【識別番号】000233273

【氏名又は名称】株式会社 日立パワーデバイス

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール特許業務法人

(72)【発明者】

【氏名】家坂 聡

(72)【発明者】

【氏名】桜井 健司

(72)【発明者】

【氏名】内海 智之

【審査官】 坂東 博司

(56)【参考文献】

【文献】 特開平０５−２４１６７２（ＪＰ，Ａ）

【文献】 特開平１１−２９６２４５（ＪＰ，Ａ）

【文献】 特開２０１２−２１６０３４（ＪＰ，Ａ）

【文献】 特開２０００−２１４８２４（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１２／０２４９１８７（ＵＳ，Ａ１）

【文献】 特開２００７−２０６９７２（ＪＰ，Ａ）

【文献】 特開２００１−３１２３２１（ＪＰ，Ａ）

【文献】 特開２０１３−１５８１４０（ＪＰ，Ａ）

【文献】 米国特許出願公開第２０１０／００６６４３４（ＵＳ，Ａ１）

【文献】 特開平５−２７２１９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０５Ｆ ３／２６

Ｇ０５Ｆ ３／２４

(57)【特許請求の範囲】

【請求項1】

第１と第２のＭＯＳＦＥＴで構成された第１のカレントミラー回路と、第３と第４のＭＯＳＦＥＴで構成された第２のカレントミラー回路と、第５と第６のＭＯＳＦＥＴの直列回路で構成され第５と第６のＭＯＳＦＥＴのゲート端子に発振回路からの矩形信号が与えられるパルス生成回路とを備え、
電源と接地間に前記第１のＭＯＳＦＥＴと前記第３のＭＯＳＦＥＴと定電流回路を直列接続し、電源と接地間に前記第４のＭＯＳＦＥＴと前記第５と第６のＭＯＳＦＥＴの直列回路を直列接続し、前記第２のＭＯＳＦＥＴと第７のＭＯＳＦＥＴを直列接続して前記第７のＭＯＳＦＥＴのゲート端子に前記パルス生成回路からの矩形信号が印加されているとともに、
前記パルス生成回路は、前記第５と第６のＭＯＳＦＥＴの直列回路の接続点と接地との間に設けたコンデンサと、前記第５と第６のＭＯＳＦＥＴのゲート端子に矩形信号を与えて前記第５と第６のＭＯＳＦＥＴの一方を導通状態、他方を非導通状態とする発振回路と、前記コンデンサの端子電圧を敷居電位と比較した結果と前記発振回路からの矩形信号により前記第７のＭＯＳＦＥＴのゲート端子に与える前記矩形信号を定める論理回路で構成されており、前記パルス生成回路の前記矩形信号は温度により矩形波のパルス時間が変化するものであることを特徴とする電流源回路。

【請求項2】

請求項１に記載の電流源回路であって、
第１のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｐチャネルＭＯＳＦＥＴで構成し、第２のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｎチャネルＭＯＳＦＥＴで構成したことを特徴とする電流源回路。

【請求項3】

請求項１に記載の電流源回路であって、
第１のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｎチャネルＭＯＳＦＥＴで構成し、第２のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｐチャネルＭＯＳＦＥＴで構成したことを特徴とする電流源回路。

【請求項4】

請求項１から請求項３のいずれか１項に記載の電流源回路であって、
前記定電流回路は抵抗で構成されていることを特徴とする電流源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は温度補償された電流源回路に関する。

【背景技術】

【0002】

ＭＯＳＦＥＴを用いた電流源回路の基本形として図７の回路構成などが知られている。図７の回路において、Ｍ１１はデプレッション型ｎチャネルＭＯＳＦＥＴ、Ｖｄｄは電源電圧であり、ＭＯＳＦＥＴのソースとゲートを接続した構成のものである。

【0003】

しかしこの回路は温度変化が生じた場合、ＭＯＳＦＥＴのドレイン電流が正の温度特性を持つため、設定された電流値が変化してしまう。そこでこの問題を解消するために特許文献１のような回路構成が提案されている。図８に特許文献１の回路構成を示す。

【0004】

この回路は、２つのエンハンスメント型ｐチャネルＭＯＳＦＥＴＭ１２、Ｍ１３から構成されたカレントミラー回路と、カレントミラー回路の入力側のＭＯＳＦＥＴＭ１２のドレインに接続され、定電流源として機能するデプレッション型ｎチャネルＭＯＳＦＥＴＭ１４と、カレントミラー回路の入力側のＭＯＳＦＥＴＭ１２のソースに接続された負の温度特性を有する抵抗Ｒ２とで構成されている。係る回路構成により、正の温度特性を持つＭＯＳＦＥＴのドレイン電流を負の温度特性を持つ抵抗によって相殺して温度変化に対して電流値の変化を低減している。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１１−１５０６７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１は正の温度特性を持つＭＯＳＦＥＴのドレイン電流と、負の温度特性を持つ抵抗という二つの異なる部品の温度特性を組み合わせることで、それらの温度特性を相殺させ、温度変化に対して電流源回路の設定電流値を一定としている。このような回路構成の場合、二つの部品の温度特性が相殺するように各々の部品の温度特性を調整する必要がある。別な言い方をすると、特許文献１の方法では温度特性の調整に手間がかかり、温度特性が揃わない場合には十分な特性を出せないことになる。

【0007】

本発明は、複数の部品の温度特性に頼ることなく十分な性能を発揮することが可能な電流原回路を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の電流源回路は、第１と第２のＭＯＳＦＥＴで構成された第１のカレントミラー回路と、第３と第４のＭＯＳＦＥＴで構成された第２のカレントミラー回路と、第５と第６のＭＯＳＦＥＴの直列回路で構成され第５と第６のＭＯＳＦＥＴのゲート端子に発振回路からの矩形信号が与えられるパルス生成回路とを備え、
電源と接地間に前記第１のＭＯＳＦＥＴと前記第３のＭＯＳＦＥＴと定電流回路を直列接続し、電源と接地間に前記第４のＭＯＳＦＥＴと前記第５と第６のＭＯＳＦＥＴの直列回路を直列接続し、前記第２のＭＯＳＦＥＴと第７のＭＯＳＦＥＴを直列接続して前記第７のＭＯＳＦＥＴのゲート端子に前記パルス生成回路からの矩形信号が印加されているとともに、
前記パルス生成回路は、前記第５と第６のＭＯＳＦＥＴの直列回路の接続点と接地との間に設けたコンデンサと、前記第５と第６のＭＯＳＦＥＴのゲート端子に矩形信号を与えて前記第５と第６のＭＯＳＦＥＴの一方を導通状態、他方を非導通状態とする発振回路と、前記コンデンサの端子電圧を敷居電位と比較した結果と前記発振回路からの矩形信号により前記第７のＭＯＳＦＥＴのゲート端子に与える前記矩形信号を定める論理回路で構成されており、前記パルス生成回路の前記矩形信号は温度により矩形波のパルス時間が変化するものであることを特徴とする。

【発明の効果】

【0009】

本発明により、温度補償された電流源回路を実現できる。

【図面の簡単な説明】

【0010】

【図1】実施例１の電流源回路の構成を示す図。

【図2】図１の電流源回路の各部電圧、電流波形を示す図。

【図3】実施例２の電流源回路の構成を示す図。

【図4】図３の電流源回路の各部電圧、電流波形を示す図。

【図5】実施例３の電流源回路の構成を示す図。

【図6】実施例４の電流源回路の構成を示す図。

【図7】ＭＯＳＦＥＴを用いた電流源回路の基本形を示す図。

【図8】特許文献１の電流源回路の構成を示す図。

【発明を実施するための形態】

【0011】

以下、本発明の詳細を図面に基づいて説明する。

【実施例1】

【0012】

図１は、本実施例の電流源回路の回路図である。この電流原回路は、図７に基本形を示した定電流回路と、定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路と、電源側と接地側のカレントミラー回路の間に形成されたパルス生成回路などで構成されている。いずれの回路も基本的にＭＯＳＦＥＴにより構成されている。図示のＭＯＳＦＥＴのうち、Ｍ８はデプレッション型ｎチャネルＭＯＳＦＥＴ、Ｍ３、Ｍ４、Ｍ６はエンハンスメント型ｎチャネルＭＯＳＦＥＴであり、Ｍ１、Ｍ２、Ｍ５、Ｍ７はエンハンスメント型ｐチャネルＭＯＳＦＥＴであるが、特に必要がない限り単にＭＯＳＦＥＴとして説明する。

【0013】

まず図７に基本形を示した定電流回路は、ＭＯＳＦＥＴ（Ｍ８）により構成されている。また定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路についてみると、電源側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ１とＭ２）により構成され、接地側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ３とＭ４）により構成されている。

【0014】

このうち、電源側カレントミラー回路のＭＯＳＦＥＴ（Ｍ１）と、定電流回路のＭＯＳＦＥＴ（Ｍ８）と、接地側カレントミラー回路のＭＯＳＦＥＴ（Ｍ３）は直列接続されているので、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流をＩ１とすると、ＭＯＳＦＥＴ（Ｍ１及びＭ３）にも電流Ｉ１が流れる。

【0015】

電源側カレントミラー回路の他方のＭＯＳＦＥＴ（Ｍ２）は、ＭＯＳＦＥＴ（Ｍ７）と直列に接続されており、この場合にＭＯＳＦＥＴ（Ｍ２）のドレイン電流をＩ３とする。

【0016】

また電源側カレントミラー回路の共通ソース端子側と接地との間に、パルス生成回路のＭＯＳＦＥＴ（Ｍ５、Ｍ６）、接地側カレントミラー回路のＭＯＳＦＥＴ（Ｍ４）が直列に接続されている。この場合にＭＯＳＦＥＴ（Ｍ４）のドレイン電流をＩ２とする。

【0017】

カレントミラー回路を用いた上記回路構成によれば、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流Ｉ１は、カレントミラー回路の動作によりＭＯＳＦＥＴ（Ｍ４）を流れるドレイン電流Ｉ２、ＭＯＳＦＥＴ（Ｍ２）流れるドレイン電流Ｉ３と比例関係になる。これらの関係は、以下の（１）式、（２）式に示すように表すことができる。ただし、ａ、ｂは比例定数である。
［数１］
Ｉ２＝ａ×Ｉ１・・・（１）
Ｉ３＝ｂ×Ｉ１・・・（２）
ところで、ＭＯＳＦＥＴのドレイン電流は正の温度特性を持つため電流Ｉ１は温度上昇につれて増加する。このため（１）式、（２）式の関係を持つ電流Ｉ２とＩ３も温度上昇により増加することになる。

【0018】

図１においてパルス生成回路は、方形波発振回路と、ＭＯＳＦＥＴ（Ｍ５、Ｍ６）の直列回路と、コンデンサＣ１と、ＮＡＮＤ素子（ＮＡＮＤ１）で構成されている。このパルス生成回路における各部電圧は、方形波発振回路の出力電圧Ｖ１、コンデンサＣ１の端子電圧Ｖ２、ＮＡＮＤ素子ＮＡＮＤ１の出力電圧Ｖ３であり、最終的にＭＯＳＦＥＴ（Ｍ７）のドレイン電流Ｉ４が決定される。

【0019】

図２は、パルス生成回路における各部電圧とＭＯＳＦＥＴ（Ｍ７）のドレイン電流Ｉ４の時間的推移を示した図である。この図の上段には方形波発振回路の出力電圧Ｖ１を示しており、これは電位Ｖｄｄ（Ｈｉレベル）と接地電位ＧＮＤ（Ｌｏ）の間で周期的に変動（周期Ｔ）する矩形状信号である。

【0020】

図２の２段目にはコンデンサＣ１の端子電圧Ｖ２の時系列変化を示している。これによれば、方形波発振回路の出力電圧Ｖ１がＨｉからＬｏに変化した時、ＭＯＳＦＥＴ（Ｍ５）が導通し、コンデンサＣ１を充電する。この時、ＭＯＳＦＥＴ（Ｍ５）のオン抵抗以外に電流値を低下させるものはないため、コンデンサＣ１は高速に電源電圧Ｖｄｄまで充電される。

【0021】

他方、方形波発振回路の出力電圧Ｖ１がＬｏからＨｉに変化した時、ＭＯＳＦＥＴ（Ｍ６）が導通し、コンデンサＣ１を放電する。この時、放電電流はＭＯＳＦＥＴ（Ｍ４）により電流Ｉ２に制限されるため放電速度が低下する。これらの動作により、コンデンサＣ１の端子電圧Ｖ２の波形は立ち上がりが早く、立下りが遅い波形となる。

【0022】

図２の３段目には、ＮＡＮＤ素子ＮＡＮＤ１の出力波形電圧Ｖ３を記載している。ＮＡＮＤ１は敷居電圧Ｖｔｈでスイッチングし、その２つの入力（Ｖ１とＶ２）がともに敷居電圧Ｖｔｈ以上となる期間のみ接地電位ＧＮＤを与え、それ以外の期間では電源電位Ｖｄｄを与える。この結果、ＮＡＮＤ素子ＮＡＮＤ１の出力波形電圧Ｖ３は、方形波発振回路の出力電圧Ｖ１がＬｏからＨｉに変化した時点から、コンデンサ電圧Ｖ２が放電により敷居電圧Ｖｔｈ以下となる時点までの期間、接地電位ＧＮＤを与えることになる。電圧Ｖ３は、このようにして定まるパルス状の波形となる。電圧Ｖ３のパルス時間ｔはコンデンサＣ１とＭＯＳＦＥＴ（Ｍ４）のドレイン電流Ｉ２に依存し、次の（３）式で表すことができる。
［数２］
ｔ＝Ｃ１×（Ｖｄｄ―Ｖｔｈ）／Ｉ２・・・（３）
この（３）式において、電流Ｉ２は温度上昇により増加するため、パルス時間ｔは温度上昇により低下することになる。図２の電圧波形Ｖ３において、実線と破線で示すように、高温である時には低温である時に比べて電圧Ｖ３のパルス時間ｔは短くなるという関係にある。

【0023】

図２の４段目には、ＭＯＳＦＥＴ（Ｍ７）のドレイン電流Ｉ４を示している。図１の回路では、パルス電圧Ｖ３を受けてＭＯＳＦＥＴ（Ｍ７）はＭＯＳＦＥＴ（Ｍ２）が発生する電流Ｉ３をスイッチングする。スイッチングにより電流Ｉ４は、パルス状になる。電流Ｉ４の時間平均値Ｉｏｕｔは（１）〜（３）式を用いて（４）式のように表すことができる。
［数３］
Ｉｏｕｔ＝Ｉ３×ｔ／Ｔ
＝ｂ／ａ×Ｃ１×（Ｖｄｄ−Ｖｔｈ）／Ｔ・・・（４）
（４）式によれば、出力電流の時間平均値Ｉｏｕｔは温度依存性のない定数のみで与えられる。これは温度上昇により増加する電流Ｉ３と、温度上昇につれて低下するパルス時間ｔが相殺し温度変化に対して一定となるためである。

【0024】

以上より本実施例の電流源回路は温度変化の影響を受けないことが示された。

【実施例2】

【0025】

図３は、第２の実施例の電流源回路の回路図である。この電流原回路は、図７に基本形を示した定電流回路と、定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路と、電源側と接地側のカレントミラー回路の間に形成されたパルス生成回路などで構成されている。いずれの回路も基本的にＭＯＳＦＥＴにより構成されている。図示のＭＯＳＦＥＴのうち、Ｍ８はデプレッション型ｎチャネルＭＯＳＦＥＴ、Ｍ３、Ｍ４、Ｍ６、Ｍ９はエンハンスメント型ｎチャネルＭＯＳＦＥＴであり、Ｍ１、Ｍ２、Ｍ５はエンハンスメント型ｐチャネルＭＯＳＦＥＴであるが、特に必要がない限り単にＭＯＳＦＥＴとして説明する。

【0026】

まず図７に基本形を示した定電流回路は、ＭＯＳＦＥＴ（Ｍ８）により構成されている。また定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路についてみると、電源側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ１とＭ２）により構成され、接地側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ３とＭ４）により構成されている。

【0027】

このうち、電源側カレントミラー回路のＭＯＳＦＥＴ（Ｍ１）と、定電流回路のＭＯＳＦＥＴ（Ｍ８）と、接地側カレントミラー回路のＭＯＳＦＥＴ（Ｍ３）は直列接続されているので、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流をＩ１とすると、ＭＯＳＦＥＴ（Ｍ１及びＭ３）にも電流Ｉ１が流れる。

【0028】

電源側カレントミラー回路の他方のＭＯＳＦＥＴ（Ｍ２）は、パルス生成回路のＭＯＳＦＥＴ（Ｍ５、Ｍ６）を経由して、接地されている。この場合にＭＯＳＦＥＴ（Ｍ２）のドレイン電流をＩ３とする。

【0029】

また接地側カレントミラー回路の他方のＭＯＳＦＥＴ（Ｍ４）は、ＭＯＳＦＥＴ（Ｍ９）と直列に接続されている。この場合にＭＯＳＦＥＴ（Ｍ４）のドレイン電流をＩ２とする。

【0030】

カレントミラー回路を用いた上記回路構成によれば、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流Ｉ１は、カレントミラー回路の動作によりＭＯＳＦＥＴ（Ｍ４）を流れるドレイン電流Ｉ２、ＭＯＳＦＥＴ（Ｍ２）流れるドレイン電流Ｉ３と比例関係になる。これらの関係は、先述の（１）式、（２）式と同じであり、これを（５）式、（６）式で表す。ただし、ａ、ｂは比例定数である。
［数４］
Ｉ２＝ａ×Ｉ１・・・（５）
Ｉ３＝ｂ×Ｉ１・・・（６）
ところで、ＭＯＳＦＥＴのドレイン電流は正の温度特性を持つため電流Ｉ１は温度上昇につれて増加する。このため（５）式、（６）式の関係を持つ電流Ｉ２とＩ３も温度上昇により増加することになる。

【0031】

図３においてパルス生成回路は、方形波発振回路と、ＭＯＳＦＥＴ（Ｍ５、Ｍ６）の直列回路と、コンデンサＣ１と、ＮＯＲ素子（ＮＯＲ１）で構成されている。このパルス生成回路における各部電圧は、方形波発振回路の出力電圧Ｖ１、コンデンサＣ１の端子電圧Ｖ２、ＮＯＲ素子ＮＯＲ１の出力電圧Ｖ３であり、最終的にＭＯＳＦＥＴ（Ｍ９）のドレイン電流Ｉ４が決定される。

【0032】

図４は、パルス生成回路における各部電圧とＭＯＳＦＥＴ（Ｍ９）のドレイン電流Ｉ４の時間的推移を示した図である。この図の上段には方形波発振回路の出力電圧Ｖ１を示しており、これは電位Ｖｄｄ（Ｈｉレベル）と接地電位ＧＮＤ（Ｌｏ）の間で周期的に変動（周期Ｔ）する矩形状信号である。

【0033】

図２の２段目にはコンデンサＣ１の端子電圧Ｖ２の時系列変化を示している。これによれば、方形波発振回路の出力電圧Ｖ１がＬｏからＨｉに変化した時、ＭＯＳＦＥＴ（Ｍ６）が導通し、コンデンサＣ１を放電する。この時、ＭＯＳＦＥＴ（Ｍ６）のオン抵抗以外に電流値を低下させるものはないため、コンデンサＣ１は高速に接地電圧ＧＮＤまで放電される。

【0034】

他方、方形波発振回路の出力電圧Ｖ１がＨｉからＬｏに変化した時、ＭＯＳＦＥＴ（Ｍ５）が導通し、コンデンサＣ１を充電する。この時、充電電流はＭＯＳＦＥＴ（Ｍ２）により電流Ｉ３に制限されるため充電速度が低下する。これらの動作により、コンデンサＣ１の端子電圧Ｖ２の波形は立ち上がりが遅く、立下りが早い波形となる。

【0035】

図４の３段目には、ＮＯＲ素子ＮＯＲ１の出力波形電圧Ｖ３を記載している。ＮＯＲ１は敷居電圧Ｖｔｈでスイッチングし、その２つの入力（Ｖ１とＶ２）がともに敷居電圧Ｖｔｈ以下となる期間のみ電源電圧Ｖｄｄを与え、それ以外の期間では接地電位ＧＮＤを与える。この結果、ＮＯＲ素子ＮＯＲ１の出力波形電圧Ｖ３は、方形波発振回路の出力電圧Ｖ１がＨｉからＬｏに変化した時点から、コンデンサ電圧Ｖ２が敷居電圧Ｖｔｈ以上となる時点までの期間、電源電圧Ｖｄｄを与えることになる。電圧Ｖ３は、このようにして定まるパルス状の波形となる。電圧Ｖ３のパルス時間ｔはコンデンサＣ１とＭＯＳＦＥＴ（Ｍ２）のドレイン電流Ｉ３に依存し、次の（３）式で表すことができる。
［数５］
ｔ＝Ｃ１×Ｖｔｈ／Ｉ３・・・（７）
この（７）式において、電流Ｉ３は温度上昇により増加するため、パルス時間ｔは温度上昇により低下することになる。図４の電圧波形Ｖ３において、実線と破線で示すように、高温である時には低温である時に比べて電圧Ｖ３のパルス時間ｔは短くなるという関係にある。

【0036】

図４の４段目には、ＭＯＳＦＥＴ（Ｍ９）のドレイン電流Ｉ４を示している。図３の回路では、パルス電圧Ｖ３を受けてＭＯＳＦＥＴ（Ｍ９）はＭＯＳＦＥＴ（Ｍ４）が発生する電流Ｉ２をスイッチングする。スイッチングにより電流Ｉ４は、パルス状になる。電流Ｉ４の時間平均値Ｉｏｕｔは（５）〜（７）式を用いて（８）式のように表すことができる。
［数６］
Ｉｏｕｔ＝Ｉ２×ｔ／Ｔ
＝ａ／ｂ×Ｃ１×Ｖｔｈ／Ｔ・・・（８）
（８）式によれば、出力電流の時間平均値Ｉｏｕｔは温度依存性のない定数のみで与えられる。これは温度上昇により増加する電流Ｉ２と、温度上昇につれて低下するパルス時間ｔが相殺し温度変化に対して一定となるためである。

【0037】

以上より本実施例の電流源回路は温度変化の影響を受けないことが示された。

【実施例3】

【0038】

図５は第３の実施例の電流源回路の回路図である。図１に示した実施例１の電流源回路において定電流回路部であるＭＯＳＦＥＴ（Ｍ８）を抵抗Ｒ１に置換したものである。

【0039】

図１の実施例１では電流Ｉ１をＭＯＳＦＥＴ（Ｍ８）で構成した定電流回路により生成していたが、図５では抵抗Ｒ１とＭＯＳＦＥＴ（Ｍ１とＭ３）の敷居電圧のバランスにより電流Ｉ１が決定される。本実施例においても（１）〜（４）式の関係は成立し、出力電流の平均電流値Ｉｏｕｔは（４）式で与えられる。よって、温度依存性のない電流源回路として機能する。

【実施例4】

【0040】

図６は図１の電流源回路を用いたタイマー回路の回路図である。図１の実施例１の電流源回路に、コンデンサＣ２、ＭＯＳＦＥＴ（Ｍ１０）、コンパレータＣＭ１、基準電圧Ｖｒｅｆを追加し、その他は図１の実施例１と同様である。なおＭ１０はエンハンスメント型ｎチャネルＭＯＳＦＥＴである。

【0041】

この回路構成では、電流源回路によりコンデンサＣ２を充電し、設定した基準電圧Ｖｒｅｆを超えた時点で信号がＶｏｕｔから出力される。信号出力までの時間Ｔｔｍは電流源回路の出力電流平均値ＩｏｕｔとコンデンサＣ２、基準電圧Ｖｒｅｆを用いて（９）式により与えられる。
［数７］
Ｔｔｍ＝Ｃ２×Ｖｒｅｆ／Ｉｏｕｔ・・・（９）

【符号の説明】

【0042】

Ｍ８、Ｍ１１、Ｍ１４：デプレッション型ｎチャネルＭＯＳＦＥＴ
Ｍ３、Ｍ４、Ｍ６、Ｍ９、Ｍ１０：エンハンスメント型ｎチャネルＭＯＳＦＥＴ
Ｍ１、Ｍ２、Ｍ５、Ｍ７、Ｍ１２、Ｍ１３：エンハンスメント型ｐチャネルＭＯＳＦＥＴ
Ｃ１、Ｃ２：コンデンサ
Ｒ１、Ｒ２：抵抗
ＮＡＮＤ１：ＮＡＮＤ素子
ＮＯＲ１：ＮＯＲ素子
ＣＭ１：コンパレータ
Ｖｄｄ：電源電圧
Ｖｔｈ：ＮＡＮＤ素子またはＮＯＲ素子の動作敷居電圧
Ｖｒｅｆ：基準電圧
Ｖ１：方形波発振回路の出力する電圧
Ｖ２：コンデンサＣ１の電圧
Ｖ３：ＮＡＮＤ素子またはＮＯＲ素子の出力電圧
ＧＮＤ：接地電圧
Ｉ１：ＭＯＳＦＥＴのＭ８、Ｍ１、Ｍ３を流れる電流
Ｉ２：ＭＯＳＦＥＴのＭ４を流れる電流
Ｉ３：ＭＯＳＦＥＴのＭ２を流れる電流
Ｉ４：ＭＯＳＦＥＴのＭ７またはＭ９を流れる電流
Ｔ：方形波発振回路の出力波形の周期
ｔ：Ｖ３の出力電圧のパルス時間幅
Ｔｔｍ：タイマー回路の設定時間

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】