特許第6263498号(P6263498)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社豊田中央研究所の特許一覧 ▶ トヨタ自動車株式会社の特許一覧

<>
  • 特許6263498-半導体装置とその製造方法 図000002
  • 特許6263498-半導体装置とその製造方法 図000003
  • 特許6263498-半導体装置とその製造方法 図000004
  • 特許6263498-半導体装置とその製造方法 図000005
  • 特許6263498-半導体装置とその製造方法 図000006
  • 特許6263498-半導体装置とその製造方法 図000007
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】6263498
(24)【登録日】2017年12月22日
(45)【発行日】2018年1月17日
(54)【発明の名称】半導体装置とその製造方法
(51)【国際特許分類】
   H01L 21/8232 20060101AFI20180104BHJP
   H01L 27/06 20060101ALI20180104BHJP
   H01L 21/822 20060101ALI20180104BHJP
   H01L 27/04 20060101ALI20180104BHJP
   H01L 21/8234 20060101ALI20180104BHJP
   H01L 21/338 20060101ALI20180104BHJP
   H01L 29/812 20060101ALI20180104BHJP
   H01L 29/778 20060101ALI20180104BHJP
   H01L 21/337 20060101ALI20180104BHJP
   H01L 29/808 20060101ALI20180104BHJP
【FI】
   H01L27/06 F
   H01L27/04 P
   H01L27/06 102A
   H01L29/80 E
   H01L29/80 H
   H01L29/80 C
【請求項の数】9
【全頁数】13
(21)【出願番号】特願2015-103942(P2015-103942)
(22)【出願日】2015年5月21日
(65)【公開番号】特開2016-219632(P2016-219632A)
(43)【公開日】2016年12月22日
【審査請求日】2016年5月25日
(73)【特許権者】
【識別番号】000003609
【氏名又は名称】株式会社豊田中央研究所
(73)【特許権者】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(74)【代理人】
【識別番号】110000110
【氏名又は名称】特許業務法人快友国際特許事務所
(72)【発明者】
【氏名】兼近 将一
(72)【発明者】
【氏名】上田 博之
(72)【発明者】
【氏名】富田 英幹
(72)【発明者】
【氏名】長里 喜隆
(72)【発明者】
【氏名】大川 峰司
【審査官】 綿引 隆
(56)【参考文献】
【文献】 特表2009−524798(JP,A)
【文献】 特開2004−311913(JP,A)
【文献】 特表平08−506665(JP,A)
【文献】 特開2012−244087(JP,A)
【文献】 国際公開第2010/032423(WO,A1)
【文献】 特開平03−034360(JP,A)
【文献】 特開2014−053554(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/329
H01L 21/334−338
H01L 21/822−8249
H01L 27/04−098
H01L 29/778
H01L 29/80−812
H01L 29/86−94
G01K 7/01
G01K 7/16
(57)【特許請求の範囲】
【請求項1】
温度センサとHEMTを有する半導体装置であって、
前記温度センサと前記HEMTが共通の半導体基板に形成されおり、
前記温度センサが、p型の第1窒化物半導体層と、前記第1窒化物半導体層を介して間に電流を流すことができるように配置されている第1センス電極と第2センス電極を有し、
前記HEMTが、
第2窒化物半導体層と、
前記第2窒化物半導体層上に配置されており、前記第2窒化物半導体層よりもバンドギャップが大きい第3窒化物半導体層と、
前記第3窒化物半導体層に対して電気的に接続されているソース電極と、
前記第3窒化物半導体層に対して電気的に接続されているドレイン電極と、
前記第3窒化物半導体層上に配置されており、前記第3窒化物半導体層の表面を平面視したときに前記ソース電極と前記ドレイン電極の間の範囲内に配置されているp型の第4窒化物半導体層と、
前記第4窒化物半導体層の表面側に配置されているゲート電極、
を有し、
前記第1窒化物半導体層が、前記第3窒化物半導体層上に配置されており、前記第3窒化物半導体層の前記表面を平面視したときに前記範囲外に配置されている、
半導体装置。
【請求項2】
前記第1センス電極と前記第2センス電極が、前記第1窒化物半導体層上に配置されている請求項1の半導体装置。
【請求項3】
前記第1窒化物半導体層上において、前記第2センス電極が、前記第1センス電極を囲むように環状に伸びている請求項2の半導体装置。
【請求項4】
前記第1センス電極と前記第2センス電極の間に位置する前記第1窒化物半導体層の少なくとも一部の幅が、前記第1センス電極の幅及び前記第2センス電極の幅よりも小さい請求項2の半導体装置。
【請求項5】
前記第1センス電極が、前記第1窒化物半導体層上に配置されており、
前記第2センス電極が、前記第3窒化物半導体層上に配置されている、
請求項1の半導体装置。
【請求項6】
前記第1窒化物半導体層の組成が、前記第4窒化物半導体層の組成と等しい、
請求項1または5の半導体装置。
【請求項7】
ショットキーバリアダイオードをさらに有し、
前記ショットキーバリアダイオードが、前記第3窒化物半導体層にショットキー接触しているアノード電極と、前記第3窒化物半導体層にオーミック接触しているカソード電極を有している、
請求項1または5の半導体装置。
【請求項8】
共通の半導体基板に形成されたHEMTと温度センサを有する半導体装置の製造方法であって、
第2窒化物半導体層上に、前記第2窒化物半導体層よりもバンドギャップが大きい第3窒化物半導体層を成長させる工程と、
前記第3窒化物半導体層上に、p型窒化物半導体層を成長させる工程と、
前記p型窒化物半導体層を部分的にエッチングすることによって、前記p型窒化物半導体層を、第4窒化物半導体層と第1窒化物半導体層に分離させる工程と、
前記第4窒化物半導体層の表面側にゲート電極を形成する工程と、
前記第3窒化物半導体層に対して電気的に接続されているソース電極とドレイン電極を形成する工程であって、前記第3窒化物半導体層の表面を平面視したときに、前記第4窒化物半導体層が前記ソース電極とドレイン電極の間の範囲内に配置されるとともに前記第1窒化物半導体層が前記範囲外に配置されるように前記ソース電極と前記ドレイン電極を形成する工程と、
前記第1窒化物半導体層を介して間に電流を流すことができるように第1センス電極と第2センス電極を形成する工程、
を有する製造方法。
【請求項9】
温度センサを有する半導体装置であって、
前記温度センサが、
i型窒化物半導体層上に配置されていると共に前記i型窒化物半導体層に接しているp型の第1窒化物半導体層と、
前記第1窒化物半導体層上に配置されていると共に前記第1窒化物半導体層に接している第1センス電極と、
前記第1センス電極から離れた位置で前記第1窒化物半導体層上に配置されていると共に前記第1窒化物半導体層に接している第2センス電極
を有する
半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
特許文献1には、HEMT(High Electron Mobility Transistor)と温度センサを備える半導体装置が開示されている。この半導体装置では、HEMTが形成されている半導体基板(窒化物半導体基板)と、温度センサが形成されている半導体基板(シリコン基板)が、共通のリードフレームに接続されている。HEMTには大電流が流れるので、HEMTは動作中に発熱する。この半導体装置は温度センサを有するので、温度センサにより検出される温度に応じて、HEMTを制御することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2014−99535号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1の半導体装置では、シリコン基板(すなわち、制御用ICチップ)に温度センサが搭載されている。他方、上述したHEMTのように、窒化物半導体基板に搭載されている半導体素子が存在する。窒化物半導体基板に搭載されている半導体素子の温度をシリコン基板に搭載されている温度センサで検出する場合には、半導体素子と温度センサとが別の半導体基板に搭載されているので、温度センサを半導体素子の近くに配置することができない。このため、温度センサで半導体素子の温度を正確に検出することができないという問題があった。
【課題を解決するための手段】
【0005】
本明細書が開示する半導体装置は、温度センサを有する。前記温度センサが、p型の第1窒化物半導体層と、前記第1窒化物半導体層を介して間に電流を流すことができるように配置されている第1センス電極と第2センス電極を有する。
【0006】
この半導体装置の温度センサで温度を測定する際には、第1センス電極と第2センス電極の間に電流を流す。電流は、第1窒化物半導体層を介して第1センス電極と第2センス電極の間を流れる。p型の窒化物半導体層である第1窒化物半導体層中のキャリア濃度は、温度依存性が高い。このため、第1窒化物半導体層の電気抵抗は、温度によって変化する。したがって、第1センス電極と第2センス電極の間の電流‐電圧特性が温度によって変化する。このため、第1センス電極と第2センス電極の間に電流を流すことで、温度を検出することができる。また、この温度センサは第1窒化物半導体層の電気抵抗を利用するので、窒化物半導体層によって構成されている半導体基板に搭載することができる。したがって、窒化物半導体層を利用する他の半導体素子(例えば、HEMT)と温度センサを共通の半導体基板に搭載することができる。したがって、温度センサをその半導体素子の近くに配置することができ、その半導体素子の温度を正確に検出することができる。
【0007】
また、本明細書は、半導体装置の製造方法を提供する。この製造方法では、共通の半導体基板に形成されたHEMTと温度センサを有する半導体装置を製造する。この製造方法は、第3窒化物半導体層成長工程、p型窒化物半導体層成長工程、分離工程、ゲート電極形成工程、ソース‐ドレイン電極形成工程及びセンス電極形成工程を有する。第3窒化物半導体層成長工程では、第2窒化物半導体層上に、前記第2窒化物半導体層よりもバンドギャップが大きい第3窒化物半導体層を成長させる。p型窒化物半導体層成長工程では、前記第3窒化物半導体層上に、p型窒化物半導体層を成長させる。分離工程では、前記p型窒化物半導体層を部分的にエッチングすることによって、前記p型窒化物半導体層を、第4窒化物半導体層と第1窒化物半導体層に分離させる。ゲート電極形成工程では、前記第4窒化物半導体層の表面側にゲート電極を形成する。ソース‐ドレイン電極形成では、前記第3窒化物半導体層に対して電気的に接続されているソース電極とドレイン電極を形成する。ソース‐ドレイン電極形成では、前記第3窒化物半導体層の表面を平面視したときに、前記第4窒化物半導体層が前記ソース電極とドレイン電極の間の範囲内に配置されるとともに前記第1窒化物半導体層が前記範囲外に配置されるように前記ソース電極と前記ドレイン電極を形成する。センス電極形成工程では、前記第1窒化物半導体層を介して間に電流を流すことができるように第1センス電極と第2センス電極を形成する。
【0008】
なお、上記の製造方法において、ゲート電極、ソース電極、ドレイン電極、第1センス電極及び第2センス電極は、どのような順序で形成されてもよい。また、これらの電極のいくつかを、同時に形成してもよい。
【0009】
上記の製造方法によれば、1つの半導体基板にHEMTと温度センサを形成することができる。このため、温度センサによってHEMTの温度を正確に検出することができる。
【図面の簡単な説明】
【0010】
図1】半導体装置10の縦断面図。
図2】温度センサ領域94を上側から見た平面図。
図3】温度センサ領域94の等価回路図。
図4】実施例2の温度センサ領域94を上側から見た平面図。
図5】実施例3の温度センサ領域94を上側から見た平面図。
図6】実施例4の温度センサ領域94の縦断面図。
【発明を実施するための形態】
【実施例1】
【0011】
図1に示す実施例の半導体装置10は、半導体基板11を有している。半導体基板11の表面11aを平面視したときに、半導体基板11は、HEMT領域90、ダイオード領域92及び温度センサ領域94に区画されている。ダイオード領域92は、HEMT領域90に隣接している。温度センサ領域94は、ダイオード領域92に隣接している。また、半導体基板11は、下地基板12、バッファ層14、電子走行層16及び電子供給層18が積層された構造を有している。下地基板12、バッファ層14、電子走行層16及び電子供給層18は、半導体基板11の平面方向(すなわち、半導体基板11の厚み方向に直交する方向)に沿って伸びている。したがって、HEMT領域90、ダイオード領域92及び温度センサ領域94のそれぞれで、下地基板12、バッファ層14、電子走行層16及び電子供給層18の積層構造が形成されている。
【0012】
下地基板12は、シリコンにより構成されている。但し、下地基板12は、表面に窒化物半導体層を結晶成長させることが可能な別の材料(例えば、サファイア、SiC、GaN等)により構成されていてもよい。
【0013】
バッファ層14は、下地基板12上に配置されている。バッファ層14は、GaNにより構成されている。但し、バッファ層14は、AlGaN、AlN等の別の材料により構成されていてもよい。
【0014】
電子走行層16は、バッファ層14上に配置されている。電子走行層16は、i型(すなわち、アンドープ型)のGaNにより構成されている。
【0015】
電子供給層18は、電子走行層16上に配置されている。電子供給層18は、i型のInAlGaNにより構成されている。より詳細には、電子供給層18は、Inx1Aly1Ga1−x1−y1N(0≦x1≦1、0≦y1≦1、0≦1−x1−y1≦1)により構成されている。電子供給層18のバンドギャップは、電子走行層16のバンドギャップよりも大きい。電子供給層18(すなわち、GaN)と電子走行層16(すなわち、InAlGaN)の界面に、ヘテロ接合界面18aが形成されている。ヘテロ接合界面18a近傍の電子走行層16に、2DEG(2次元電子ガス)が形成されている。
【0016】
半導体基板11の表面11aには、トレンチ60が形成されている。トレンチ60は、表面11aから電子供給層18を貫通して電子走行層16に達している。表面11aを平面視したときに、トレンチ60は、HEMT領域90、ダイオード領域92及び温度センサ領域94を区画するように伸びている。トレンチ60によって、HEMT領域90内の電子供給層18、ダイオード領域92内の電子供給層18及び温度センサ領域94内の電子供給層18が互いから分離されている。トレンチ60内には、分離絶縁層62が配置されている。
【0017】
HEMT領域90内には、ソース電極30、ドレイン電極32、p型ゲート層34及びゲート電極36が形成されている。
【0018】
ソース電極30は、電子供給層18上に配置されている。ソース電極30は、TiとAlを積層させた電極である。Tiが電子供給層18に接しており、AlがTi上に積層されている。ソース電極30は、電子供給層18にオーミック接触している。
【0019】
ドレイン電極32は、電子供給層18上に配置されている。ドレイン電極32は、TiとAlを積層させた電極である。Tiが電子供給層18に接しており、AlがTi上に積層されている。ドレイン電極32は、電子供給層18にオーミック接触している。ドレイン電極32は、ソース電極30から分離されている。
【0020】
p型ゲート層34は、電子供給層18上に配置されている。p型ゲート層34は、電子供給層18に接している。p型ゲート層34は、p型のInAlGaNにより構成されている。より詳細には、p型ゲート層34は、p型のInx2Aly2Ga1−x2−y2N(0≦x2≦1、0≦y2≦1、0≦1−x2−y2≦1)により構成されている。なお、一例では、x2=x1及びy2=y1に設定してもよい。p型ゲート層34は、半導体基板11の表面11a(すなわち、電子供給層18の表面)を平面視したときに、ソース電極30とドレイン電極32の間の範囲内に配置されている。
【0021】
ゲート電極36は、p型ゲート層34上に配置されている。ゲート電極36は、Niにより構成されている。ゲート電極36は、p型ゲート層34にオーミック接触している。但し、ゲート電極36を別の材料により構成することで、ゲート電極36をp型ゲート層34にショットキー接触させてもよい。
【0022】
HEMT領域90内には、電子走行層16、電子供給層18、ソース電極30、ドレイン電極32、p型ゲート層34及びゲート電極36等によって、ノーマリオフ型のHEMTが形成されている。ゲート電極36の電位が閾値未満である状態では、p型ゲート層34からその下側の電子供給層18に空乏層が広がっている。空乏層の下端は、ヘテロ接合界面18aまで達している。このため、この状態では、p型ゲート層34の直下のヘテロ接合界面18aには、2DEGが形成されていない。空乏層によって、ソース電極30側とドレイン電極32側とに2DEGが分離されている。この状態では、ソース電極30とドレイン電極32の間に電圧が印加されても、電流が流れない。ゲート電極36の電位を閾値以上に上昇させると、空乏層がp型ゲート層34側に退避し、p型ゲート層34の直下のヘテロ接合界面18aに2DEGが形成される。すなわち、HEMT領域90内のヘテロ接合界面18aの全体に2DEGが形成された状態となる。このため、ソース電極30とドレイン電極32の間に電圧が印加されると、図1の矢印80に示すように、2DEGを通ってソース電極30からドレイン電極32に向かって電子が流れる。すなわち、HEMTがオンする。HEMTがオンすると、HEMT領域90の温度が上昇する。
【0023】
ダイオード領域92内には、アノード電極40とカソード電極42が形成されている。
【0024】
アノード電極40は、電子供給層18上に配置されている。アノード電極40は、Niにより構成されている。アノード電極40は、電子供給層18にショットキー接触している。
【0025】
カソード電極42は、電子供給層18上に配置されている。カソード電極42は、TiとAlを積層させた電極である。Tiが電子供給層18に接しており、AlがTi上に積層されている。カソード電極42は、電子供給層18にオーミック接触している。カソード電極42は、アノード電極40から分離されている。
【0026】
ダイオード領域92内には、電子走行層16、電子供給層18、アノード電極40及びカソード電極42によって、ショットキーバリアダイオード(以下、SBDという)が形成されている。アノード電極40と電子供給層18の間の界面(ショットキー接合面)は、電子供給層18からアノード電極40に向かって流れる電子に対しては障壁とはならない。このため、アノード電極40の電位がカソード電極42の電位よりも高い場合には、電子が、図1の矢印82に示すように、ヘテロ接合界面18aの2DEGを通ってカソード電極42からアノード電極40へ流れる。すなわち、SBDがオンする。他方、アノード電極40と電子供給層18の間の界面(ショットキー接合面)は、アノード電極40から電子供給層18に向かって流れる電子に対しては障壁となる。したがって、カソード電極42の電位がアノード電極40の電位よりも高い場合には、電子がショットキー接合面を通過することができず、カソード電極42とアノード電極40の間にほとんど電流が流れない。すなわち、SBDはオンしない。
【0027】
温度センサ領域94内には、p型抵抗層50、第1センス電極51及び第2センス電極52が形成されている。
【0028】
p型抵抗層50は、電子供給層18上に配置されている。p型抵抗層50は、電子供給層18に接している。p型抵抗層50は、p型のInAlGaNにより構成されている。より詳細には、p型抵抗層50は、p型のInx2Aly2Ga1−x2−y2N(0≦x2≦1、0≦y2≦1、0≦1−x2−y2≦1)により構成されている。すなわち、p型抵抗層50は、p型ゲート層34と同じ組成を有している。また、p型抵抗層50の厚みは、p型ゲート層34の厚みと等しい。p型抵抗層50は、HEMT領域90の外部である温度センサ領域94内に配置されている。したがって、p型抵抗層50は、半導体基板11の表面11a(すなわち、電子供給層18の表面)を平面視したときに、ソース電極30とドレイン電極32の間の範囲外に配置されている。
【0029】
第1センス電極51は、p型抵抗層50上に配置されている。第1センス電極51は、Niにより構成されている。第1センス電極51は、p型抵抗層50にオーミック接触している。
【0030】
第2センス電極52は、p型抵抗層50上に配置されている。第2センス電極52は、Niにより構成されている。第2センス電極52は、p型抵抗層50にオーミック接触している。第2センス電極52は、第1センス電極51から分離されている。
【0031】
図2は、温度センサ領域94を上側から平面視したときの平面図を示している。p型抵抗層50は、略長方形の平面形状を有している。p型抵抗層50の長手方向の両端部近傍の表面に、第1センス電極51と第2センス電極52がそれぞれ形成されている。
【0032】
第1センス電極51と第2センス電極52の間に一定電圧を印加すると、p型抵抗層50を介して電流が流れる。p型抵抗層50の電気抵抗が温度に応じて変化するので、第1センス電極51と第2センス電極52の間に流れる電流も温度に応じて変化する。したがって、第1センス電極51と第2センス電極52の間に流れる電流を検出することで、温度を検出することができる。すなわち、温度センサ領域94内には、p型抵抗層50、第1センス電極51及び第2センス電極52によって温度センサが形成されている。なお、第1センス電極51と第2センス電極52の間に一定電流を流して、その時の第1センス電極51と第2センス電極52の間の電圧を検出することで、温度を検出してもよい。
【0033】
以上に説明したように、この半導体装置10では、共通の半導体基板11に、HEMTと温度センサが形成されている。このため、温度センサがHEMTの近くに配置されている。したがって、温度センサによって、HEMTの温度をより正確に検出することができる。特に、この半導体装置10では、温度センサのp型抵抗層50が、HEMTのp型ゲート層34と同じp型のInAlGaNによって構成されている。このため、半導体装置10を、以下のように製造することができる。まず、下地基板12上に、バッファ層14、電子走行層16及び電子供給層18を順に成長させる。次に、電子供給層18の表面の全域に、p型のInAlGaN層(より詳細には、p型のInx2Aly2Ga1−x2−y2N(0≦x2≦1、0≦y2≦1、0≦1−x2−y2≦1))をエピタキシャル成長させる。次に、フォトリソグラフィを用いてInAlGaN層をエッチングすることで、InAlGaN層をp型ゲート層34とp型抵抗層50とに分離する。その後、トレンチ60、分離絶縁層62、ソース電極30、ドレイン電極32、ゲート電極36、アノード電極40、カソード電極42、第1センス電極51及び第2センス電極を形成することで、半導体装置10が完成する。フォトリソグラフィによれば、極めて高い精度でp型ゲート層34とp型抵抗層50を形成することができる。このため、p型抵抗層50をp型ゲート層34の近くに配置することができる。すなわち、HEMTの近くに温度センサを配置することができる。このため、この半導体装置10では、温度センサによってHEMTの温度を極めて正確に検出することができる。また、このようにHEMTの近くに温度センサを配置することで、半導体装置10の小型化が可能である。また、このようにHEMTの近くに温度センサを配置すると、HEMTと温度センサの間の配線が短くなり、配線の寄生抵抗、寄生容量及び寄生インダクタンスが低くなる。したがって、HEMTの応答速度を向上させることができる。また、特許文献1のようにHEMTと温度センサを別の半導体基板に形成すると、HEMTと温度センサを個別に製造する必要がある。これに対し、本実施形態の半導体装置10では、上記の通り、p型ゲート層34とp型抵抗層50を共通の工程で製造することができる。また、第1センス電極51及び第2センス電極52を、ゲート電極36と共通の工程で製造することができる。したがって、従来に比べて効率よくHEMTと温度センサを有する半導体装置を製造することができる。また、p型抵抗層50(すなわち、p型のInAlGaN)の抵抗は、温度依存性が高い。このため、p型抵抗層50を用いた温度センサによれば、高い精度で温度を検出することができる。特に、上記のようにp型抵抗層50をエピタキシャル成長によって形成すれば、p型抵抗層50の結晶性、p型不純物濃度及び厚みを極めて高い精度で制御することができる。このため、温度センサの特性を高精度で制御することができる。したがって、この温度センサによれば、より高い精度で温度を検出することができる。
【0034】
図2の抵抗R、R及びRは、温度センサが有する電気抵抗をそれぞれ表している。抵抗Rは、第1センス電極51及び第2センス電極52のp型抵抗層50に対するコンタクト抵抗を表している。抵抗Rは、p型抵抗層50の抵抗(すなわち、p型抵抗層50の内部を流れる電流に対する抵抗)を表している。また、第1センス電極51と第2センス電極52の間を流れる電流の一部は、p型抵抗層50の加工エッジ50a(すなわち、p型抵抗層50の側面)を伝わって流れる。抵抗Rは、加工エッジ50aを伝わって流れる電流に対する抵抗を表している。第1センス電極51と第2センス電極52の間の電気抵抗は、抵抗R、R及びRを用いて図3のように表すことができる。抵抗R、R及びRの中で、温度に応じて抵抗値が大きく変化するのは、抵抗Rである。したがって、温度センサの感度を向上させるためには、抵抗R及び抵抗Rの影響を小さくする必要がある。このような観点に基づいて、温度センサの感度をより向上させることが可能な実施例2及び実施例3の構成を以下に説明する。
【実施例2】
【0035】
実施例2の半導体装置では、図4に示すように、温度センサ領域94を上側から平面視したときに、第2センス電極52が第1センス電極51を囲むように伸びる環状の形状を有している。このため、第2実施例では、第1センス電極51と第2センス電極52の間を流れる電流が、p型抵抗層50の加工エッジ50aを通ることが無い。すなわち、実施例2の半導体装置では、図3の抵抗Rが存在しない。このため、実施例2の半導体装置では、温度センサの感度が高い。
【実施例3】
【0036】
実施例3の半導体装置では、図5に示すように、第1センス電極51と第2センス電極52の間に位置するp型抵抗層50の幅W3が狭い。すなわち、p型抵抗層50の幅W3が、第1センス電極51の幅W1と第2センス電極52の幅W2よりも狭い。なお、幅W1、W2、W3は、図5のように温度センサ領域94を上側から平面視したときに、第1センス電極51の中心から第2センス電極52の中心に向かう方向に直交する方向における寸法である。このようにp型抵抗層50の幅W3が狭いので、p型抵抗層50の抵抗が大きい。すなわち、実施例3の半導体装置では、図3の抵抗Rの抵抗値が高く、したがって、抵抗Rの影響が相対的に小さい。このため、実施例3の半導体装置では、温度センサの感度が高い。
【0037】
なお、上述した実施例1〜3では、第1センス電極51及び第2センス電極52がNiにより構成されていた。しかしながら、第1センス電極51及び第2センス電極52が、Pd、Ag、Pt等により構成されていてもよい。これらの材料も、p型抵抗層50に対してオーミック接触することができる。
【実施例4】
【0038】
上述した実施例1〜3では、p型抵抗層50上に第1センス電極51と第2センス電極52の両方が配置されていた。これに対し、実施例4の半導体装置では、図6に示すように、第2センス電極52が、電子供給層18上に配置されている。すなわち、第2センス電極52が、電子供給層18に直接接触している。第2センス電極52は、電子供給層18にオーミック接触している。第1センス電極51は、p型抵抗層50上に配置されている。
【0039】
実施例4の半導体装置では、第1センス電極51、第2センス電極52、p型抵抗層50、電子供給層18及び電子走行層16によって温度センサが構成されている。第1センス電極51の電位を第2センス電極52の電位よりも高くすると、図6の矢印に示すように電流が流れる。すなわち、p型抵抗層50とヘテロ接合界面18aの2DEGを通って、第1センス電極51から第2センス電極52に電流が流れる。実施例4の構成でも、p型抵抗層50を介して第1センス電極51から第2センス電極52の間に電流が流れるので、この電流はp型抵抗層50の抵抗(すなわち、温度)に応じて変化する。したがって、実施例4の半導体装置でも、温度センサによって温度を検出することができる。また、第2センス電極52の電子供給層18(すなわち、i型InAlGaN)に対するコンタクト抵抗は容易に小さくすることができる。このため、第2センス電極52のコンタクト面積を小さくすることができる。したがって、実施例4の構成によれば、温度センサ領域94をより小型化することができる。
【0040】
なお、上述した実施例1〜4では、第1センス電極51がp型抵抗層50に接しており、第2センス電極52がp型抵抗層50または電子供給層18に接していた。しかしながら、第1センス電極51と第2センス電極52は、p型抵抗層50に電流を流すことが可能であれば、どのように配置されていてもよい。例えば、第1センス電極51が他の層を介してp型抵抗層50に接続されていてもよい。
【0041】
また、上述した実施例1〜4では、p型ゲート層34に対してゲート電極36が直接接触していた。しかしながら、ゲート電極36とp型ゲート層34の間に他の層(例えば、n型層や絶縁層等)が配置されていてもよい。ゲート電極36によってp型ゲート層34の電位を制御できれば、ゲート電極36はどのような構成であってもよい。
【0042】
また、上述した実施例1〜4では、ソース電極30とドレイン電極32が、電子供給層18に直接接触していた。しかしながら、ソース電極30とドレイン電極32が、他の層を介して電子供給層18に接続されていてもよい。ソース電極30と電子供給層18の間に電流が流れることが可能であれば、ソース電極30はどのような構成であってもよい。また、ドレイン電極32と電子供給層18の間に電流が流れることが可能であれば、ドレイン電極32はどのような構成であってもよい。
【0043】
また、上記の実施例1〜4では、HEMT領域90と温度センサ領域94の間にダイオード領域92が形成されていた。しかしながら、温度センサ領域94をHEMT領域90に隣接させてもよい。
【0044】
また、上記の実施例1〜4では、アノード電極40がNiにより構成されていた。しかしながら、アノード電極40が、Pt、Pd、Mo、W、TiN、WSiなどの他の材料により構成されていてもよい。
【0045】
また、上記の実施例1〜4では、トレンチ60内の分離絶縁層62によって、HEMT領域90、ダイオード領域92及び温度センサ領域94が区画されていた。しかしながら、N、Al、C、B、Zn、Fなどをイオン注入した領域によって、各領域が区画されてもよい。
【0046】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【0047】
本明細書が開示する一例の半導体装置は、HEMTをさらに有する。温度センサとHEMTが共通の半導体基板に形成されている。HEMTが、第2窒化物半導体層と、第3窒化物半導体層と、ソース電極と、ドレイン電極と、第4窒化物半導体層と、ゲート電極を有している。第3窒化物半導体層は、前記第2窒化物半導体層上に配置されており、前記第2窒化物半導体層よりもバンドギャップが大きい。ソース電極は、前記第3窒化物半導体層に対して電気的に接続されている。ドレイン電極は、前記第3窒化物半導体層に対して電気的に接続されている。第4窒化物半導体層は、前記第3窒化物半導体層上に配置されており、前記第3窒化物半導体層の表面を平面視したときに前記ソース電極と前記ドレイン電極の間の範囲内に配置されているp型の窒化物半導体層である。ゲート電極は、前記第4窒化物半導体層の表面側に配置されている。第1窒化物半導体層が、前記第3窒化物半導体層上に配置されており、前記第3窒化物半導体層の前記表面を平面視したときに前記範囲外に配置されている。
【0048】
この構造によれば、1つの半導体基板にHEMTと温度センサが形成されているので、温度センサをHEMTに近い位置に配置することができる。このため、温度センサによってHEMTの温度を正確に検出することができる。
【0049】
本明細書が開示する一例の半導体装置では、第1センス電極と第2センス電極が、第1窒化物半導体層上に配置されていてもよい。
【0050】
第1センス電極と第2センス電極が第1窒化物半導体層上に配置されている場合には、第1窒化物半導体層上において、第2センス電極が、第1センス電極を囲むように環状に伸びていてもよい。
【0051】
この構成によれば、第1窒化物半導体層の加工エッジの抵抗の影響を最小化することできる。このため、温度センサによって、より正確に温度を検出することができる。
【0052】
第1センス電極と第2センス電極が第1窒化物半導体層上に配置されている場合には、第1センス電極と第2センス電極の間に位置する第1窒化物半導体層の少なくとも一部の幅が、第1センス電極の幅及び第2センス電極の幅よりも小さくてもよい。なお、上記の「幅」は、第1窒化物半導体層の表面を平面視したときに、第1センス電極の中心から第2センス電極の中心に向かう方向に直交する方向における寸法を意味する。
【0053】
この構成によれば、第1センス電極及び第2センス電極の第1窒化物半導体層に対するコンタクト抵抗の影響を抑制することができる。このため、温度センサによって、より正確にHEMTの温度を検出することができる。
【0054】
本明細書が開示する一例の半導体装置は、ショットキーバリアダイオードをさらに有していてもよい。ショットキーバリアダイオードが、第3窒化物半導体層にショットキー接触しているアノード電極と、第3窒化物半導体層にオーミック接触しているカソード電極を有していてもよい。
【0055】
このような構成によれば、ショットキーバリアダイオードをさらに有する半導体装置を得ることができる。HEMTとショットキーバリアダイオードを1チップ化することで温度上昇が生じやすくなる場合でも、温度センサによって高精度に温度を検出することができる。
【0056】
本明細書が開示する一例の半導体装置では、第1センス電極が第1窒化物半導体層上に配置されており、第2センス電極が第3窒化物半導体層上に配置されていてもよい。
【0057】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【0058】
10 :半導体装置
11 :半導体基板
12 :基板
14 :バッファ層
16 :電子走行層
18 :電子供給層
18a :ヘテロ接合界面
30 :ソース電極
32 :ドレイン電極
34 :p型ゲート層
36 :ゲート電極
40 :アノード電極
42 :カソード電極
50 :p型抵抗層
51 :第1センス電極
52 :第2センス電極
60 :トレンチ
62 :分離絶縁層
90 :HEMT領域
92 :ダイオード領域
94 :温度センサ領域
図1
図2
図3
図4
図5
図6